JPH02145446U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の第一の実施例を示すす構成
図、第２図は第１図の実施例の動作を示すタイム
チヤート、第３図は排他的論理和回路の機能表を
示す図、第４図はこの考案の第二の実施例を示す
構成図である。 １…第一の表示制御手段、２…第二の表示制御
手段、２Ｅ…表示制御手段、３…排他的論理和回
路、４…駆動回路、５…発光素子（表示素子）、
１ａ，２ａ…ＣＰＵ、２ｂ…ウオツチ・ドツグ・
タイマ、２ｃ…繰り返しタイマ。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) コンピユータ応用機器の状態を表示素子の
   駆動状態により表示する状態表示装置であって、 (イ) コンピユータ応用機器と、割込み表示制
   御手段と、排他的論理和回路と、表示手段とを有
   し、 (ロ) 前記コンピユータ応用機器のＣＰＵは、
   正常動作時はＬレベル、正常不動作時はＨレベル
   で、又はその逆のレベルで出力する表示制御手段
   を備え、 (ハ) 前記割込み表示制御手段は、前記コンピ
   ユータ応用機器のＣＰＵ暴走などによる異常の有
   無を検査し、異常検知時は一定周期でＨベルとＬ
   レベルを繰返す割込み制御信号を出力するもので
   あり、 (ニ) 前記排他的論理和回路は、前記コンピユ
   ータ応用機器の表示制御手段の出力と、前記割込
   み表示制御手段の出力とを入力とし、いずれか一
   方のみがＨレベルのとき出力するものであり、 (ホ) 前記表示手段は、前記排他的論理和回路
   の出力により駆動される表示素子を有するもので
   ある、 状態表示装置。 (2) 割込み表示制御手段は、第二のコンピユー
   タ応用機器のＣＰＵで構成され、第一と第二のコ
   ンピユータ応用機器のＣＰＵが互に他のＣＰＵ暴
   走による異常を検出するものである、 請求項１に記載の状態表示装置。 (3) コンピユータ応用機器は、一定周期でリセ
   ツトを指令するコマンドを実行し、割込み表示制
   御手段は、前記コマンドにより一定時間内にリセ
   ツトされないときはタイムアウトして出力するウ
   オツチ・ドツグ・タイマと、そのウオツチ・ドツ
   グ・タイマからの出力を受けた時は、Ｈレベルと
   Ｌレベルの出力を繰返す繰返しタイマとで構成さ
   れ、その繰返しタイマの出力が排他的論理和回路
   に入力される、 請求項１に記載の状態表示装置。