JPH02146090A - 強調表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ ビットマツプメモリ上に描画されたパターンの表示と非
表示との繰り返しによる強調表示を行う表示装置におい
て、反転表示されたパターンの強調表示を行う際に、該
パターンも表示と非表示とを操り返すようにした強調表
示方式に関し、強調性を高めることを目的とし、 ビットマツプメモリ上に描画されたパターンを読出し、
該続出したパターンの表示と非表示とを繰り返すことに
より強調表示を行う表示装置であって、表示すべきパタ
ーンが描画される第１のビットマツプメモリと、強調表
示を行うパターンが描画される第２のビットマツプメモ
リと、該第２のビットマツプメモリから読出されたパタ
ーン信号を所定の間隔で一定時間送出する間歇送出手段
と、該第１のビットマツプメモリから読出されたパター
ン信号と、該間歇送出手段から送出されたパターン信号
との排他的論理和をとる排他的論理和回路とを設け、該
排他的論理和回路の出力信号を表示することにより、強
調表示を行う開成とする。

〔産業上の利用分野〕

本発明はビットマツプメモリ上に描画されたパターンの
表示と非表示との繰り返しによる強調表示を行う表示装
置に係り、特に反転表示されたパターンの強調表示を行
う際に、該パターンも表示と非表示とを繰り返すように
した強調表示方式に関する。

表示装置においては、文字や図形等のパターンを表示す
る場合、通常は該パターンを形成する領域を発光させ、
該パターンの周辺領域は発光させないようにして、パタ
ーンの表示を行うが、該パターンの周辺領域を発光させ
て、該パターンを形成する領域は発光させないようにし
た反転表示を行うことがある。

そして、パターンの表示と非表示との繰り返しにより、
パターンの強調表示を行うが、この時、反転表示された
パターンも表示と非表示との繰り返しによる強調表示が
行われる。

ところで、この反転表示されたパターンの強調表示にお
いて、該パターンの周辺領域のみ表示と非表示の繰り返
しが行われるのでは無く、パターン自身も表示と非表示
の繰り返しにより強調されることが望ましい。

〔従来の技術〕

第５図は反転表示された文字の強調表示を説明する図で
ある。

第５図は反転表示された文字Ａを示し、−文字分の文字
表示領域内の斜線部分が発光しており、文字Ａは発光し
ていない。従来の文字パターンを表示する表示装置にお
いては、反転表示された文字を強調表示する場合、第５
図の斜線部分の表示と非表示を繰り返していた。即ち、
斜線部分の発光と非発光とが繰り返されていた。

従って、反転表示された文字領域が強調表示されると、
非表示の時、文字表示領域内には何も表示されないこと
となる。

〔発明が解決しようとする課題〕

表示と非表示との繰り返しによる強調表示においては、
反転表示されない文字、即ち、通常表示の文字は非表示
の時、その文字表示領域内には何も表示されない、又、
反転表示されていた文字領域も非表示の時は、前記の如
く、その文字表示領域内には何も表示されない。

従って、非表示の時、反転表示された文字表示領域も、
反転表示していない文字表示領域も区別することが出来
ないため、不自然な強調表示となり強調性が不足すると
いう問題がある。

本発明はこのような問題点に鑑み、反転表示されている
パターン表示領域は、非表示の時に表示されるようにし
て、オペレータに対し、反転表示領域の強調されたパタ
ーンであることを認識させ、強調性を高めることを目的
としている。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

ビットマツプメモリ１には常時表示するパターンが端子
Ｂを経て書込まれ、ビットマツプメモリ２には強調表示
するパターンが端子Ｃを経て書込まれる。間歇送出手段
３は、端子りから強調表示が指示されない場合、ビット
マツプメモリ２から読出されたパターン信号を送出せず
、“０”を送出している。

従って、ビットマツプメモリ１から読出されたパターン
信号は、排他的ＯＲ回路４を経て表示部５に送出され、
ビットマツプメモリ１上に“ｌ”で書込まれたビットに
より構成されるパターンが表示される。

間歇送出手段３は、端子りから強調表示が指示されると
、所定の間隔で一定時間ビットマンプメモリ２から読出
されたパターン信号を排他的ＯＲ回路４に送出する。

従って、ビットマツプメモリ１上に“１”で書込まれた
パターンと、ビットマツプメモリ２に“１”で書込まれ
たパターンとは、夫々読出されたパターン信号が排他的
ＯＲ回路４により“０”となって表示部５に送出される
ため、表示部５には表示されないが、ビットマツプメモ
リ１上に“θ″で書込まれたパターンと、ビットマツプ
メモリ２上に“１”で書込まれたパターンは、夫々読出
されたパターン信号が排他的ＯＲ回路４により“ｌ”と
して表示部５に送出されるため表示される。

第２図は第１図の動作を説明する図である。

ビットマツプメモリ１には第２図（ａ）の■と■に示す
如く、例えば、文字Ｃと文字Ｂが書込まれており、更に
、第２図（ａ）の■に示す如く、反転表示する文字Ａが
書込まれている。

又、ビットマツプメモリ２には第２図（ｂ）の■と■に
示す如く、強調表示する文字Ｃと文字Ａが、ビットマツ
プメモリｌの文字ＣとＡが書込まれているアドレス領域
に対応するアドレス領域に書込まれている。

上記の如く、間歇送出手段３が一定時間ビン１〜マツプ
メモリ２に書込まれている文字Ｃ■と文字Ａ■を読出し
、排他的ＯＲ回路４に送出すると、ビットマツプメモリ
ｌから読出された文字Ｃ■を構成する“１″のビットと
、ビットマツプメモリ２から続出された文字Ｃ■を構成
する“１″のビットとは、排他的ＯＲ回路４において“
０″に変換されるため、第２ビツト（Ｃ）の■に示す如
く、表示部５には何も表示されない。

しかし、ビットマツプメモリ１の反転表示する文字Ａ■
は、文字Ａを構成するビットが“０”であり、ビットマ
ツプメモリ２から読出された文字■を構成するビットは
“ｌ”であるため、排他的ＯＲ回路４で“１”に変換さ
れ、表示部５には第２図（Ｃ）の■に示す如く、文字Ａ
を表示する領域が総て表示される。

又、強調表示されない文字■は、第２図（Ｃ）の■に示
す如く、そのまま表示される。

〔作用〕

上記の如く構成することにより、間歇送出手段３は予め
定められた時間間隔で、一定時間ビットマツプメモリ２
から読出されたパターン信号を排他的ＯＲ回路４に送出
するため、ビットマツプメモリ１から読出されたパター
ンの中で、反転表示されたパターンは、一定時間表示さ
れる。

そして、反転表示されないパターンは一定時間表示が消
えるため、反転表示のパターンが強調されていることを
容易に認識させることが出来る。

〔実施例〕

第３図は本発明の一実施例を示す回路のブロック図で、
第４図はタイマの動作を説明するタイムチャートである
。

ホストコンピュータ１１はアドレスバスを経て表示制御
回路１０とビットマツプメモリ１にアドレスを送出し、
データバスを経て書込み命令を表示制御回路１０に、デ
ータをビットマツプメモリ１に送出する。

表示制御回路１０はホストコンピュータ１１が送出した
アドレスにより選択され、書込み命令を受信して動作を
開始し、ビットマツプメモリ１をイネーブルとして、ホ
ストコンピュータ１１が送出するデータ、即ち、パター
ンを指定されたアドレス領域に書込ませる。

又、同様にして、表示制御回路ｌＯは強調表示するパタ
ーンの書込みを指示されると、ビットマツプメモリ２を
イネーブルとして、ホストコンピュータ１１が送出する
パターンを指定されたアドレス領域に書込ませる。

デコーダ９はホストコンピュータ１１からアドレスによ
り選択されない場合、タイマ８の動作を停止させており
、タイマ８は“θ″をＡＮＤ回路７に送出している。

表示制御回路１０はホストコンピュータ１１がらビット
マツプメモリ１と２に書込まれたパターンの表示を指示
されると、ビットマツプメモリ１と２の先頭領域からラ
スク走査を開始して、順次データを読出し、排他的ＯＲ
回路４に送出する。

この時ＡＮＤ回路７はタイマ８が“θ″を送出している
ため、ビットマツプメモリ２から読出されたデータの送
出を阻止し、０″を排他的ＯＲ回路４に送出している。

従って、排他的ＯＲ回路４はビットマツプメモリ１から
読出されたデータの“１”のビットを“１”し、“θ″
のビットは“Ｏ”としてＰ／Ｓ変換回路６に送出する。

Ｐ／Ｓ変換回路６は同時に読出された複数ビットで構成
される並列データを直列データに変換して表示部５に送
出する。

表示制御回路１０は同時に表示部５のラスク走査をビッ
トマツプメモリ１のラスク走査に同期させるため、表示
部５はＰ／Ｓ変換回路６が送出するデータ、即ち、ビッ
トマツプメモリ１に書込まれたパターンを表示する。

ホストコンピュータ１１は、強調表示を行う場合、デコ
ーダ９のアドレスと命令をデコーダ９に送出するため、
デコーダ９は選択されて起動し、命令を解析してタイマ
８を起動する。起動されたタイマ８は第４図に示す如く
、所定の時間ＴＩ毎に一定時間Ｔ２だけ”１”を送出し
、残りの（ＴＩ−Ｔｚ　）の時間は“θ″を送出する。

従って、ビットマツプメモリ２から読出されたデータは
ＡＮＤ回路７により、タイマ８が“１″を送出するＴ２
の時間だけ排他的ＯＲ回路４に送出される。そして、排
他的ＯＲ回路４によりビットマツプメモリ１から読出さ
れたデータと排他的論理和が実行される。

従って、第２図で説明した如く、ビットマツプメモリ１
に第２図（ａ）に示すパターンが書込まれており、ビッ
トマツプメモリ２に第２図（ｂ）に示すパターンが書込
まれており、夫々のパターンの書込まれたアドレスが、
夫々のパターンを構成するビットと重畳するように設定
されていれば、タイマ８の“１”を送出しているＴ２の
時間の間は、第２図（Ｃ）に示す様なパターンが表示部
５に表示され、残りの（’ｒ、　−ＴＩ　）の時間の間
は、第２図（ａ）に示す様なパターンが表示される。

従って、反転表示されるパターンが、一定時間Ｔ２の間
表示され、反転表示されないパターンは一定時間Ｔ２の
間表示が消えるため、反転表示のパターンが区別されて
強調表示される。

〔発明の効果〕

以上説明した如（、本発明はパターンの表示と非表示と
の繰り返しによる強調表示において、反転表示されたパ
ターンの強調表示を、反転表示されていないパターンの
強調表示と区別して表示させることが可能であり、強調
性を高めることが出来る。

１．２はビットマツプメモリ、３は間歇送出手段、４は
排他的ＯＲ回路、　　　　５は表示部、６はＰ／Ｓ変換
回路、　　　７はＡＮＤ回路、８はタイマ、　　　　　
　　　９はデコーダ、１０は表示制御回路、 １１はホストコンピュータである。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は第１図の動作を説明する図、 ・第３図は本発明の一実施例を示す回路のブロック図、 第４図はタイマの動作を説明するタイムチャート、第５
図は反転表示された文字の強調表示を説明する図である
。 図において、 ａコ ＣΔ （ｂ、） ＣＣ） 第１（２）の垂月乍を６、日月する２ 第　２図 タイマの動作と房乞Ｂ月するタイムチマート第　　ｔ−
Ａ　　図 反勉表示芝ｔＴこ文咎の強霞未ホを説明する２第 図

Claims (1)

1. 【特許請求の範囲】 ビットマップメモリ上に描画されたパターンを読出し、
   該読出したパターンの表示と非表示とを繰り返すことに
   より強調表示を行う表示装置であって、 表示すべきパターンが描画される第１のビットマップメ
   モリ（１）と、 強調表示を行うパターンが描画される第２のビットマッ
   プメモリ（２）と、 該第２のビットマップメモリ（２）から読出されたパタ
   ーン信号を所定の間隔で一定時間送出する間歇送出手段
   （３）と、 該第１のビットマップメモリ（１）から読出されたパタ
   ーン信号と、該間歇送出手段（３）から送出されたパタ
   ーン信号との排他的論理和をとる排他的論理和回路（４
   ）とを設け、 該排他的論理和回路（４）の出力信号を表示することに
   より、強調表示を行うことを特徴とする強調表示方式。