JPS5995589A - Ｃｒｔ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はＣＲＴ上にドツト構成の文字あるいは図形をス
キャン方式により表示させるＣＲＴ表示装置に関するも
のである。

そして、特に文字表示と図形表示とを効率的に表示させ
るための表示制御に関するものである。

〈従来技術〉 ＣＲＴ表示装置において表示する内容を記憶する一般的
なメモリ方式として、文字情報に文字コードを割当て記
憶するメモリを備え、表示する場合に前記メモリからの
コードデータで文字発生器（キャラクタジェネレータ）
をアクセスし、実際の文字のドツトパターンに変換して
表示させるコードリフレッシュ方式と、表示のドツト情
報に１対１に対応したビットパターンを記憶するメモリ
を備え、表示する場合にそのメモリからのビットパター
ンを直接表示させるビットマツプ方式の２つの方式があ
る。

そして、図形・グラフ等のイメージ情報を表示させよう
とする場合には、上記前者のコードリフレッシュ方式で
は文字情報しか表示できないために後者のビットマツプ
方式により表示させている。

しかしながら、イメージ情報以外に文字情報を表示させ
たい場合があり、前記ビットマツプ方式で文字情報を表
示させようとするとコードリフレッシュ方式に比べて大
量のメモリを必要とする０例えば２４Ｘ２４　ドツトで
構成される漢字１文字を表示する場合に、ビットマツプ
方式では７２バイト必要とし、コードリフレッシュの場
合は２バイトでよい。

従って、ビットマツプ方式で文字表示を行わせる時には
メモリの書替え（リフレッシュ）に非常に時間を要しく
コードリフレッシュ方式に比してメまた文字のドツトパ
ターンがバイト単位でない場合やバイト単位であっても
文字間に１〜４ドツト程度の字間を設ける必要があるこ
とから、ビットマツプメモリへ文字情報を送る制御処理
が複雑となり、この処理に長時間を要するものとなって
いた。ただ、前記処理は通常メインのプロセッサ装置が
行なうものであるが、この場合にプロセッサ装置を長時
間専有して他の処理を遅延させる要因となっていた。

他方、上記の問題を解決する１つの方法として上記した
キャラクタコードを記憶するメモリと、図形等のイメー
ジ情報を記憶するメモリとの二種のメモリを備え、コー
ドリフレッシュ方式の系とビットマツプ方式の系とを独
立して構成させるものが提案されていた。

これは文字情報はキャラクタコードを記憶するメモリへ
記憶させ、イメージ情報はビットマツプ。

メモリに記憶させてこのビットマツプに記憶されたイメ
ージ情報をそのままビデオ信号に変換して表示させ、前
記キャラクタコードは文字発生器でキャラクタパターン
に変換した後表示させるものである。

しかしながら、このものでは２種のりフレッシュメモリ
を夫々独立して装備しなければならないために大型化、
高価になることは必至であり、効率のよい表示制御とは
言い難いものであった。

〈目　　的〉 本発明は１つのリフレッシュメモリを用いて文字情報と
イメージ情報の表示を行わせたものであり、しかも上述
したビットマツプ方式に比してメモリ容量も小さくでき
小型化、安価にてそれを実現させたものである。

〈実施例〉 本発明の具体的構成を説明するに、第１図に制御回路構
成を示し、１０は処理装置であり、文字コード情報及び
グラフィック情報（コード情報）を出力し、またキャラ
クタモード信号ＣＨＡＲＡとグラフィックモード信号Ｇ
ＲＡＰＨを前記表示情報に応じて出力する。

２１はＣＲＴコントローラであり、前記処理装置１０か
ら供給される文字情報をリフレッシュメモリ２２に舎込
みまたグラフインク情報（コード情報）を所望のパター
ン情報に展開してリフレッシュメモリ２２へ書込むと共
にＣＲＴ表示すイクルにおいてＣＲＴのラスク走査に同
期して前記リフレッシュメモリ２２をアクセスして表示
データを読出す。

前記ＣＲＴコントローラ２１は具体的には第２図に示す
構成となっているが、水平走査の同期信号Ｈ８ＹＮＣと
垂直の同期信号ＶＳＹＮＣとを出力し、またリフレッシ
ュメモリ２２のアドレス信号Ｌ１、文字パターン発生器
（ＣＧ）２３のアドレス制御を行なうラインカウンタ（
ＬＣ）２６の制御信号Ｌ２を出力している。

前記したりフレッシュメモリ２２は少くとも１画面分の
記憶容量を有し、キャラクタモード時には１６ビツト構
成でなる文字コードを記憶すると共にグラフィックモー
ド時は１ブロツク１６ビツトとしてイメージパターンを
記憶するものである。

従って、前記ＣＲＴコントローラ２１はグラフィックモ
ード時に例えば６円”に関するコードと円の大きさ等の
情報が処理装置１ｏより指示されたときには、その指示
された６円”のビットパターンを１６ビツト単位でリフ
レッシュメモリ２２へ書込むものである。

グラフィックモード時のビットパターンはリフレッシュ
メモリ２２より直接マルチプレクサ２４供給されまたキ
ャラクタモード時のキャラクタコードはリフレッシュメ
モリ２２より文字ハターン発生器（ＣＧ）２３へ供給さ
れ、この文字パターン発生器（ＣＧ）２３からのキャラ
クタパターンがマルチプレクサ２４へ供給されている。

前記マルチプレクサ２４にはグラフィックモード信号Ｇ
ＲＡＰＨとキャラクタモード信号ＣＨＡＲＡが制御信号
として入力されており、グラフィックモード時にはイメ
ージパターンを有効としまたキャラクタモード時にはキ
ャラクタパターンを有効とするように切換える。

２５はパラレル−シリアル変換回路であり、マルチプレ
クサ２４で選択されたイメージ或はキャラクタのパター
・ンデータをビデオ信号としてＣＲＴドライバーへシリ
アルに出力させる。

他方、タイミング制、御構成としてはキャラクタモード
時の基準パルスｆｃを発生するｆｃパルス発生器２８と
グラフィックモード時の基準パルスｆｉ（ｆｃとｆｉの
周波数はｆｃ：＞ｆｉの関係になっている）を発生する
ｆｉパルス発生器２９と、キャラクタモード時に有効と
なって基準パルスｆｃをオアゲート３２から分周回路２
７とパラレル−シリアル変換回路２５へ供給する制御ゲ
ー）８０゜グラフィックモード時に有効となって基準パ
ルスｆｉをオアゲート３２がら分周回路２７とパラレル
−シリアル変換回路２５へ供給する制御ゲート３１、前
記分周回路２７とによって主に構成されている。

前記分周回路２７にはグラフィックモード信号ＧＲＡＰ
Ｈとキャラクタモード信号ＣＨＡＲＡが制御信号として
入力され、キャラクタモード時には基準パルスｆｃめ２
８パルスごとに１つのパルスをＣＲＴコントローラ２１
のクロック端子ＣＬＫへ出力しまたグラフィックモード
時には基準パルスｆ　ｉ　（７）　１　（３ハルスコト
に１つのパルスをＣＲＴコントローラ２Ｉのクロック端
子ＣＬＫへ出方する。

前記２８パルスごとに分周しているのは、文字パターン
発生器（ＣＧ）２８に記憶するパターン構成が文字幅２
４ドツトそして字間４ドツトとなっており、それに対応
させるものである。そのため、Ｃ，８−、Ｔコントロー
ラ２１はこのクロック端子ＣＬＫに入力されるタイミン
グでリフレッシュメモリ２２のキャラクタコードを順次
アクセスする。

また、上記１６パルスごとに分周したのは１ブロツクを
１６ビツトとしてグラフィックパターンを記憶している
からであり、ＣＲＴコントローラ２１はこのタイミング
でリフレッシュメモリ２２のグラフィックパターンを順
次アクセスする。

ここで、キャラクタモード時とグラフィックモード時に
おいて基準パルスｆｃとｆｉを切換えてリフレッシュメ
モリ２２の読出しを制御させている点について今少し詳
細に説明する。

漢字等のキャラクタパターンを表示する場合、通常２４
Ｘ２４のマトリクスパターンで表示されるが、このマト
リクスパターンは比較的大きなものであって表示画面サ
イズとの関係で行当りの表示文字数が限られてくる。

そのため、第３図（イ）で示すように垂直方向のドツト
密度に対して水平方向のドツト密度を上げることによっ
て、行当りの表示文字数が増加できるよ）構成している
。

この第３図囚では“漢”の文字の表示例を示し、水平方
向において圧縮した表示形態となっている。

このような表示制御のもとで、図形等のイメージ情報を
表示さぜると目的の図形パターンが得られないという問
題が出てくる。即ち、真円図形が楕円として表示され、
正三角形の図形を表示する第３図の）のように二等辺三
角形の図形となる。

このため、グラフインク表示の場合は水平、垂直のドツ
ト密度をほぼ等しくして第３図（Ｃ）のように表示させ
る必要がある。

従って、グラフィックモード時においてはリフレッシュ
メモリの読出しサイクルをキャラクタモード時と異なる
サイクル（クロック）に切換えてグラフィックモードと
キャラクタモードとの水平方向のドツト密度を変えるこ
とから、上述した基準パルスｆｃとｆｉを備えているも
のである。

この場合、ｆｃパルスの周波数はｆｉパルスの周波数よ
り高くなっており、下記の関係にある。

、＋　　　　　　　　　　　　　　　　１Ｎｈ　ｌＸ　
−＝　＋Ｔｓ　ｉ　＝　Ｎｈｃ　Ｘ　Ｔ−Ｃ十ＴｓｃＩ Ｎｈｉニゲラフイック時の水平方向ド ラ　計数 Ｎｈｃ：キャラクタ時の水平方向ドツ ト数 Ｔｓｉニゲラフイック時水平帰線時間 Ｔｓｃ：キャラクタ時水平帰線時間 つまり上記式のように、いずれのモード時においてもラ
スク走査時間はほぼ同じであり、表示のドツト密度を変
えるためには、リフレッシュメモリの読出時間を変える
必要がある。

となり、 ＣＲＴ画面の苛イズは一般に水平４：垂直３となってお
り、このためＮｈｉ　＝”Ｎｖとなる。

Ｎｖｏ　垂直ドツト数 Ｎｈｃ ３（Ｈ＋（Ｔｓｃ−Ｔｓ　ｉ　）　） ＴｓｃとＴｓｉはほぼ等しいので、 例えばキャラクタ表示モー１時ｌＩ４８ドツト（行４１
字）Ｘ７２１］ドツト（２４字行）の表示画面において
基準クロックは約３８ＭＨ２とすれば、グラフィック表
示モードでは約３２ＭＨｚの関係になる。

次に第２図のＣＲＴコントローラの具体的構成について
説明する。

この第２図は、上記コントローラ２１をブロック図で示
したものであり、４０はＣＨＡＲＡ　信号。

ＧＲＡＰＨ信号のいずれかが出力されることによって、
カウント数がイニシャライズされる水平アドレスカウン
タ回路であり、上記分周回路２７からのタイミングパル
スを計数する。

上記カウンタ回路４０ＡｊＪウント値が水平ドツト数す
なわちキャラクタ表示モー　ドでは４１カウント（行４
１文字表示）すると、キャリー信号をＨ５ＹＮＣ発生回
路４４に供給して水平帰線を制御する。

又、グラフィック表示モードであれば前記カウンタ回路
４０は６０カウン）（ｆｉの周波ｉに基づくｌラインの
ドツト数）すると上記同様キャリー信号を導出する。

４１は上記回路４０からのキャリー信号をカウントして
水平帰線時間を得るカウンタである。

４２は垂直アドレスカウンタ回路であり、本例では７２
０カウントするとキャリー信号をＶＳＹＮＣ発生回路４
５に供給して垂直帰線制御を行う。４３は垂直帰線時間
を得るカウンタである。

４６はリフレッシュメモリ２２のアドレス信号発生回路
であり、上記回路４０．４２のカウント値に応じたリフ
レッシュメモリのアドレスを出力する。

４７はラインカウンタ（ＬＣ）２６を制御する回路であ
り、水平アドレスカウンタのＨ５ＹＮＣのタイミングご
とにラインカウンタ（ＬＣ）回路２６ヘカウントパルス
を出力しく文字パターンのラインアドレスとなる）、ま
た垂直アドレスカウンタ回路４２が１行をカウントする
ごとに、ラインカウンタ（ＬＣ）回路２６をリセットす
、るためのリセット信号を出力するものである。

上記構成でなる本発明ＣＲＴ表示装置の動作について説
明する。

キャラクタモード時 キャラクタモードでは処理装置１ｏからキャラクタモー
ド信号ＣＨＡＲＡが出力され、第１図の分周回路２７．
制御ゲート３ｏ、マルチプレクサ２４に供給される。こ
のため、基準パルスｆｃがゲット３０を介して分周回路
２７へ供給されると共に分周回路２７は２８パルス毎に
１個のパルスをＣＲＴコントローラ２１へ供給する。

ＣＲＴコントローラ（第２図参照）の水平アドレスカウ
ンタ回路４０は前記キャラクタモード信号で４１パルス
をカウントするカウンタにイニシャライズされ、前記分
周回路２７がらのパルスを計数する。そして、前記水平
アドレスカウンタ回路４０と垂直アドレスカウンタ回路
４２に、基づいてリフレッシュメモリ２２の対応アドレ
スデータが読出され、文字パターン発生器（ＣＧ）２３
へ供給される。

この文字パターン発生器２３はリフレッシュメモリ２２
から出力される１６ビツトの文字コードにより対応パタ
ーンを選択し、該文字パターンをラインカウンタ回路２
６のラインアドレスに従ってマルチプレクサ２４へ供給
する。この時、マルチプレクサ２４は文字パターン発生
器２３側を選択している。

そのため、前記文字パターンはマルチプレクサ２４を介
してパラレル−シリアル変換回路２５へ供給され、ここ
で基準パルスｆｃに同期してビデオ信号としてシリアル
出力される。この場合の表示は第３図（イ）に示すよう
に垂直方向に対して水平方向は圧縮されたパターンで表
示される。

グラフインクモード時 グラフィックモードでは処理装置ＩＯからグラフィック
モード信号ＧＲＡＰＨが出力され、第１図の分周回路２
７．制御ゲート３１．マルチプレクサ２４に供給される
。

このため、基準パルスｆｉがゲート３１を介して分周回
路２７へ供給されると共に分周回路２７Ｌｔ１６パルス
毎に１個のパルスをＣＲＴ：１ントローラ２１へ供給す
る。

ＣＲＴコントローラ（第２図参照）の水平アドレスカウ
ンタ回路４０を前記キャラクタモード信号で６０パルス
をカウントするカウンタにイニシャライズされ、前記分
周回路２７からのパルスを計数する。

そして、前記水平アドレスカウンタ回路４０と垂直アド
レスカウンタ回路４２に基づいてリフレッシュメモリ２
２の対応アドレスデータが読出され、このイメージパタ
ーンはマルチプレクサ２４へ供給される。この時、マル
チプレクサ２４はリフレッシュメモリ２２側を直接選択
している。

そのため、前記イメージパターンはマルチプレクサ２４
をへ介してパラレル−シリアル変換回路２５へ供給され
、ここで基準パルスｆｉに同期してビデオ信号としてシ
リアル出力される。

この場合の表示は基準パルスｆｉの周波数が基準パルス
ｆｃの周波数より上述した通り低く設定されているため
、第３図（Ｃ）に示すように水平・垂直ともは−ぼ同じ
間隔で表示され、正しい図形の表示が行われる。

なお、上記の実施例では基準パルス発生器ｆｃとｆｌを
別々に設けた構成を示したが、１つの基準パルスよりｆ
ｃとｆｉを分周させる構成にすることもできること勿論
である。

〈効　　果〉 以上のように本発明のＣＲＴ表示装置にあっては１つの
りフレッシュメモリを用いて文字情報とイメージ情報の
表示を効率的に表示させることができ、上述したビット
マツプ方式に比してメモリ容量を小さくできることは勿
論のこと、文字情報とイメージ情報に対して１個のりフ
レッシュメモリを共用できるので装置の小型化並びに安
価にて実現できるという特徴を有するものである。

【図面の簡単な説明】

第１図は本発明ＣＲＴ表示装置の制御構成を示すブロッ
ク回路図、第２図は第１図のＣＲＴコントローラの具体
的構成を示すブロック図、第３図は表示例を示す図であ
る。 １０；処理装置、２１　：　ＣＲＴコントローラ、２２
：リフレッシュメモリ、２３：文字パターン発生器、２
４：マルチプレクサ、２５：パラレル−シリアル変換器
、２６：ラインカウンタ、２７：分周器、２８：基準パ
ルスｆｃ発生器、２９：基準パルスｆｉ発生器、３０及
び３Ｉ：制御ゲート。 代理人　弁理士　福　士　愛　彦（他２名）（Ｃ） 第３　ｒ４ ４９ １；

Claims (1)

1. 【特許請求の範囲】 １　表示画面のリフレッシュメモリを有しスキャン方式
   により文字或は図形等の表示を行なうＣＲＴ表示装置に
   おいて１ 文字コード情報とイメージパターン情報に対して共通の
   前記リフレッシュメモリと、前記リフレッシュメモリか
   ら読出された文字コード情報を文字パターンに変換する
   ための文字パターン発生器と、 前記文字パターン発生器からの文字パターントリフレッ
   シュメモリから読出されたイメージパターンとを、ビデ
   オ信号として出力させるパラレル−シリアル変換回路に
   導入制御するところの制御回路と、 前記パラレル−シリアル変換回路と１ キヤラクタモ一ド信号に応答してリフレッシュメモリの
   キャラクタコード情報を予め決めら　　・れた第１の基
   準パルス信号で読出す第１の読出しタイミング制御手段
   と、 グラフィックモード信号に応答して前記リフレッシュメ
   モリのイメージパターン情報を前記第１の基準パルスよ
   り周波数の低い第２の基準パルス信号で読出す第２の読
   出しタイミング制御手段とを備え、 該ＣＲＴ表示装置に接続される処理装置から指示出力さ
   れるキャラクタモード信号に基づいて上記第１の読出し
   タイミング制御手段、リフレッシュメモリ、文字パター
   ン発生器、パラレル−シリアル変換回路の系を動作させ
   また前記処理装置からのグラフィックモード信号に基づ
   いて上記第２の読出しタイミング制御手段、リフレッシ
   ュメモリ、パラレル−シリアル変換回路の系を動作させ
   て文字情報とイメージ情報の表示を行わせたことを特徴
   とするＣＲＴ表示装置。