JPH02146192A - 電気的に消去及び書込可能な不揮発性メモリー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は不揮発性メモリーに関し、特に電気的に消去及
び書込可能な不揮発性メモリー〇書込方式に関する。

［従来の技術］ 第２図は従来の電気的に消去及び書込可能な不揮発性メ
モリー（以下、単にＥＥＰＲＯＭ＜＜Ｅｌｅｃｔｒｉｃ
ａｌｌｙ　　Ｅｌａｓａｂｌｅ　　ａｎｄ　　Ｐｒｏｇ
ｒａｍｍａｂｌｅ　　Ｒｅａｄ　　０ｎｌｙ　　Ｍｅｍ
ｏｒｙ＞＞と略す。）の−例である。

通常、ＥＥＰＲＯＭは数千番地のアドレスを持ち、メモ
リー容量は数万〜数十万ビットにも及ぶが、本例は説明
を簡単にするために１アドレス４ピツ）ＥＥＰＲＯＭと
し、フローティングゲート型のＥＥＦＲＯＭである。

このＥＥＦＲＯＭは記憶データの読出機能、消去機能、
書込機能という単独動作の他にユーザーが書込を簡単な
動作で行えるように、高機能の書込機能が付加されてい
る。この高機能の書込機能は書込みを行う前に必ず行わ
なければならない消去動作、及び書込後に通常行う確認
読出が自動的に行われるものである（消去→書込→確認
読出の３動作が行われ、一般にこの消去を自動消去機能
、確認読出をベリファイ機能と呼ぶ）。

この高機能の書込機能を説明することで本例のＥＥＰＲ
ＯＭの全動作を説明できるので、以下第２図及び第３図
（高機能書込みのタイムチャート）に従って説明する。

第２図に示すように本例のＥＥＰＲＯＭはデータ線電圧
設定部３０１、メモリーセル部３０２、センスアンプ部
３０３、出力データラッチ回路３０４、ゲート線電圧設
定部３０５から構成される。図から明らかなように４ビ
ツト構成となっており（入力データＤＯ〜Ｄ３．出力０
０〜０４）、４ビツトは同様の動作をするので（もちろ
んデータによる違いはある）基本的に第１〜第３ビツト
の説明は省略し、第０ビツトに注目して説明する。

ユーザーが書込データＤＯ−Ｄ３を供給し、Ｃ８信号を
高レベルとすると、選択用トランジスタ３１２はオン状
態となり、メモリーセル部内の選択用トランジスタ３１
１もオン状態となる。ＥＥＦＲＯＭは自動消去動作を開
始し、Ｅ信号が高レベルとなって、ゲート線電圧設定部
３０５はＶＰＰ電位（通常、１２Ｖ〜３０Ｖ）を出力し
、データ線電圧設定部３０１はＧＮＤ電位を出力する。

これらの電位はそれぞれフローティングゲート型記憶用
トランジスタ３１０に印加され、この印加電圧により、
記憶用トランジスタ３１０のゲート。

ソース間に強電界が形成される。この強電界によりシリ
コン表面と酸化膜とのエネルギー障壁以上に誘起された
電子がトンネル酸化膜（ゲート酸化膜に電子注入のため
の特に膜厚を薄くした所）を通して、フローティングゲ
ートに注入される。この電子注入は一般に２〜５ｍｓ程
度必要とされ、Ｅ信号が低レベルになると、フローティ
ングゲートにトラップされて保持状態（消去された状態
）となり、消去が完了し、第０〜第３ビツトのメモリー
がすべて消去されて書込準備完了となる。Ｅ信号が低レ
ベルとなった後、ＤＳ信号は一定時間高レベルとなって
ゲート線、データ線のディスチャージが行われる（実質
的にはゲート線のみである）。

次にＥＥＰＲＯＭは書込動作を開始しＷ信号が高レベル
となり、ゲート線電圧設定部３０５はＧＮＤ電位を出力
し、データ線電圧設定部３０１は供給されている書込デ
ータＤＯ−Ｄ３のＩＦＩＩ）または”０”に対応してＶ
ＰＰ電位またはＧＮＤ電位を出力する。

これらの電位はそれぞれ記憶用トランジスタ３１０に印
加される。仮にＤＯ＝”１”であるとすれば記憶用トラ
ンジスタ３１０のゲート、ソース間に強電界が形成され
（但し、消去時とは方向が逆向きである）。フローティ
ングゲートに消去時にトラップされた電子のうちでフロ
ーティングゲートと酸化膜とのエネルギー障壁以上に誘
起された電子が、トンネル酸化膜を通してＧＮＤ電極へ
排除される（これは、逆にフローティングゲートへの正
孔注入とも考えることができる）。この正孔注入も一般
に２〜５ｍｓ程度必要とされ、Ｗ信号が低レベルになる
と、フローティングゲートにトラップされ（電子が空の
状態）保持状態（書込まれた状態）となる。また仮にＤ
Ｏ＝”０”であるとすれば記憶用トランジスタ３１０の
ゲート。

ソース間は無電界となり、消去時にトラップされた電子
は何も影響を受けない。こうして書込みが完了し第０〜
第３ビツトのメモリーにＤＯ〜Ｄ３のデータが記憶され
たことになる。Ｗ信号が低レベルとなった後、ＤＳ信号
は一定時間高レベルとなってゲート線、データ線のディ
スチャージが行われる。

最後にＥＥＦＲＯＭはベリファイ動作を開始し、Ｒ信号
が高レベルとなってゲート線電圧設定部３０５は（抵抗
ｒｌ＋Ｐｃｈ）ランジスタ３１６のオン抵抗）とく抵抗
ｒ２＋Ｎｃｈ）ランジスタ３１７のオン抵抗）の比によ
って決まる特定電位■Ｓを出力する（通常、ＯＶ〜５Ｖ
）。仮に記憶用トランジスタ３１０が書き込まれた状態
（正孔が注入された状態）であると記憶用トランジスタ
３１０のしきい値電圧（以下、ＶＴ）はトラップされて
いる正孔により、低くなっている（通常、２Ｖ〜−４ｖ
程度である）。従って記憶用トランジスタ３１０はオン
状態となり、データ線はＧＮＤ電極と接続される。逆に
記憶用トランジスタ３１０が消去された状態（電子が注
入された状態）であると、記憶用トランジスタのＶＴは
トラップされている電子により、高くなっている（通常
、＋６Ｖ〜＋８ｖ程度である）。

従って、記憶用トランジスタ３１０はオフ状態となり、
データ線はＧＮＤ電極と接続されない。

上記したデータ線の接地状態あるいは非接地状態はセン
スアンプ部３０３がデータ線に印加するＶＤＤ電圧によ
り、抵抗ｒ３に電流が流れる、あるいは流れないという
２状態に対応し、この状態の違いが電圧降下の有無とし
て検出され、それぞれ記憶データｊｔ　Ｉ　Ｔ）　、　
ｊ？　ＯＮとして出力される。この出力データはＲ信号
低レベルのタイミングでラッチ回路３０４にラッチされ
読出データＯＯ〜Ｏ３となる。こうしてベリファイ動作
は完了するがユーザーはこの読出データＯＯ〜０３の出
力を確認して書込みの正常完了を知ることができ、Ｃ８
信号を低レベルとする。

以上説明したように高機能書込機能の動作は終了するが
、次に具体的なデータを使って書込動作を説明する。書
込データＤＯ〜Ｄ３が１１１　　１“０”１”、　“０
”である場合、初めにＥＥＰＲＯＭの自動消去機能によ
り、メモリーセル部３０２の記憶用トランジスタ（３１
０を代表とする４トランジスタ）はすべて消去された状
態となる（仮にこの時点で読出し動作を行ったとすると
出力００〜０３にすべて９９０”が出力される）。

次にＥＥＰＲＯＭは書込動作により、第０ビツトと第２
ビツトの記憶用トランジスタは書込まれた状態に変化し
、第１ビツトと第３ビツトの記憶用トランジスタは消去
状態が保持される。こうして書込動作が完了し、次の確
認読出により出力００〜０３に期待値“１”　　１（０
１１、０１′９　　　（１０”が出力される。

［発明が解決しようとする問題点コ 上述したように従来のＥＥＦＲＯＭは電気的に消去及び
書込みが可能であり、且つ不揮発性であるという利点を
持つ反面、書換え回数の増加による記憶データの信頼性
低下という欠点がある。この主原因としてトンネル酸化
膜のブレークダウンや電子の酸化膜中へのトラップアッ
プが上げられるが、いずれも書換え回数が増加すると発
生率が高くなる（前述の電子注入及び正孔注入のための
高電界の印加回数（特にトンネル電流発生時）が増加す
ると発生率が高くなる）。

表１ 上記表１に於て、消去された状態とは記憶用トランジス
タに電子がトラップされた状態、書込まれた状態とは記
憶用トランジスタから電子が排除された状態をいい、Ｅ
は消去動作、Ｗは書込動作を表す。

表１は上記の書換え動作を書き換え前、書換え後の記憶
用トランジスタの状態に注目してまとめたものである。

表から明らかなように°′消去された状態゛′に書き換
えるための動作は現在の状態にかかわらず、１消去動作
で終了するのに対しく前述の自動消去による電子注入の
みで終了〉、　“書込まれた状態”に書き換えるために
は現在の状態にかかわらず、必ず消去動作＋書込動作２
動作を経る必要があり（前述の自動消去による電子注入
＋書込みによる正孔注入の２動作が必要）、書換え回数
が増加し、記憶データの信頼性が低下する欠点がある。

前述の具体的なデータの例から考える。と、第１゜第３
ビツトの記憶用トランジスタは消去動作のみが実行され
るが、第０．第２ビツトの記憶用トランジスタは消去動
作＋書込動作の２動作が実行され、第１．第３ビツトの
記憶用トランジスタに対して書換え回数が倍増しており
、記憶データの信頼性が低下する欠点がある。

［発明の従来技術に対する相違点コ 上述した従来のＥＥＦＲＯＭに対し、本発明のＥＥＰＲ
ＯＭは消去された状態に書き換える場合のみならず、書
込まれた状態に書き換える場合も１動作（書込動作のみ
て前消去はしない）で行えるという相違点を有する。

［問題点を解決するための手段］ 本発明の要旨は指定したアドレスに指定したデータを記
憶するためにあらかじめ該アドレスの全ビットを消去さ
れた状態とする準備手段と、該アドレスの該データの論
理値に応じた該当ビットを書き込まれた状態とする書込
手段とを有、し、指定したアドレスに記憶されたデータ
を読出す読出手段とを有する電気的に消去及び書込可能
な不揮発性メモリーにおいて、上記準備手段は指定した
アドレスに指定したデータを記憶するためにアドレスに
保持されたデータの内の一方の論理値に応じたビットだ
けを消去し、アドレスに保持されたデータの内の他方の
論理値に応じた該当ビットは書込まれた状態とすること
である。

［実施例コ 次に本発明について図面を参照して説明する。

第１図は本発明のＥＥＰＲＯＭの一実施例を示す回路図
であり、１アドレス４ビツトのＥＥＦＲＯＭで従来例と
同様フローティングゲート型のＥＥＰＲＯＭである（ア
ドレス、ビット数は説明を簡単にするために最小限とし
たが、複数アドレスでさらに大きなビット数で考えるこ
とも当然可能である）。。

本実施例のＥＥＦＲＯＭはデータ線電圧設定部１０１、
メモリーセル部１０２．センスアップ部１０３、出力デ
ータラッチ回路１０４．ゲート線電圧設定部１０５から
構成される。本実施例のＥＥＰＲＯＭも読出機能、消去
機能、書込機能という単独動作の他に高機能の書込機能
を持っている。

この高機能書込みのタイムチャートは従来例のタイムチ
ャート第３図と同じであり、この機能を説明することで
本実施例のＥＥＦＲＯＭの全動作を説明できるので、以
下、第１図、第４図に従って説明する。また説明は従来
例と同様の理由から第０ビツトに注目して行い、第１〜
第３ビツトの説明は基本的に省略する。

ユーザーが書込データＤＯ〜Ｄ３を供給して、Ｃ５信号
を高レベルとすると、選択用トランジスタ１１３及び１
１２はオン状態となる。ＥＥＰＲＯＭは自動消去動作を
開始し、Ｅ信号が高レベルとなって、ゲート線電圧設定
部１０５はＶＰＰ電位を出力し、データ線電圧設定部１
０１は供給されている書込データＤＯ〜Ｄ３の“１”ま
たは“０″に対応してＶＰＰ電位またはＧＮＤ電位を出
力する。これらの電位はそれぞれ記憶用トランジスタ１
１１に印加される。仮に、ＤＯ＝“１”であるとすれば
記憶用トランジスタ１１１のゲート。

ソース間は無電界となり（ゲート、ソースが共にＶＰＰ
電位のため）、実質記憶用トランジスタ１１１に何の影
響も与えない（ＤＯ＝’“１パであり、本来、書込まれ
た状態とすべきであるので消去された状態とならなくて
もよい）。

逆にＤＯ＝“′０”であるとすれば、記憶用トランジス
タ１１１のゲート、ソース間は強電界が形成され、フロ
ーティングゲートに電子が注入される。この電子注入は
２〜５ｍｓ程度必要であり、Ｅ信号が低レベルになると
フローティングゲートにトラップされて保持状態となり
消去が完了し、ＤＳ信号によりゲート線、データ線はデ
ィスチャージされる。

次にＥＥＰＲＯＭは書込動作を開始し、Ｗ信号が高レベ
ルとなって、ゲート線電圧設定部１０５はＧＮＤ電位を
出力し、データ線電圧設定部１０１は供給されている書
込データＤＯ〜Ｄ３の“１パまたは“０”に対応してＶ
ＰＰ電位またはＧＮＤ電位を出力する。これらの電位は
記憶用トランジスタ１１１に印加される。仮にＤＯ＝“
１″であるとすれば、記憶用トランジスタ１１１のゲー
ト、ソース間に強電界が形成され、フローティングゲー
トに正孔が注入される（ＤＯ二“１″であり、このビッ
トの記憶用トランジスタは前述の自動消去時には何の影
響も受けていないビットである）。

この正孔注入は２〜５ｍｓ程度必要であり、Ｗ信号が低
レベルになると、フローティングゲートにトラップされ
て保持状態となる。逆にＤＯ＝”０′”であるとすれば
、記憶用トランジスタ１１１のゲート、ソース間は無電
界となり（ゲート、ソース間が共にＧＮＤ電位のため）
、実質記憶用トランジスタ１１１に何の影響も与えない
。　（ＤＯ＝“Ｏｌｅであり、前述の自動消去時に消去
された状態となっており書込時には無影響となる）。

こうして書込みが完了し、ＤＳ信号によりゲート線、デ
ータ線はディスチャージされ、第０〜第３ビツトのメモ
リーにＤＯ−Ｄ３のデータが記憶されたことになる。最
後に、ＥＥＰＲＯＭはべりファイ動作を開始するが、こ
の動作は従来例と全く同様であり、説明を省略する。ユ
ーザーはベリファイ動作による読出データ００−０３の
出力を確認して書込みの正常完了を知ることができる。

以上、説明したように高機能の書込機能の動作は終了す
るが、次に具体的なデータを使って書込動作を説明する
。書込データＤＯ〜Ｄ３が１＜　１　′１゛０１１　　
　ｇ４１１１　　　“θ″であり、書込を行う前の記憶
内容が“１″　　“１　ｔｌ　　　４４０１１　　　“
０″である場合、初めにＥＥＰＲＯＭの自動消去機能に
より、メモリーセル部１０２の記憶用トランジスタ（１
１１を代表とする４トランジスタ）の内、書込データＤ
Ｏ〜Ｄ３が“０”に対応するもののみが消去される。つ
まり第１．第３ビツトの記憶用トランジスタが消去され
、第Ｏ２第２ビツトの記憶用トランジスタは前状態が保
持される（仮に、この時点で読出し動作を行ったとする
と出力００〜０３に“１”　　ｌ（Ｑ＋＋、　　ｌ（Ｑ
”０”が出力される）。

次にＥＥＰＲＯＭの書込動作により、第０．第２ビツト
の記憶用トランジスタは書込みが行われ、第１．第３ビ
ツトの記憶用トランジスタは消去された状態が保持され
る。

こうして書込動作が完了し、次の確認読出により出力Ｏ
Ｏ〜０３に期待値“１”０”１”０″が出力される。

［発明の効果コ 以上説明したように本発明は、消去動作時に全ビットと
を消去せず、供給された書込データに対応して必要とな
るビットの記憶用トランジスタだけを消去された状態と
しており、１書換え動作における書換え回数を減少でき
る効果がある。

表２は書換え動作を書換え前、書換え後の記憶用トラン
ジスタの状態に注目してまとめたものである。従来例で
示した第５図と比較しても明らかなように、“書込まれ
た状態″に書き換える場合も書込動作のみとなっており
、現在の状態にかかわらず１動作（消去または書込）で
目的の状態に書き換えることが可能となっている。前述
の実施例で述べた具体的なデータから考えると、第０゜
第２ビツトの記憶用トランジスタは書込動作のみ、第１
．第３ビツトの記憶用トランジスタは消去動作のみが実
行されるだけで書換えが完了している。

上述したように本発明は現在の状態から目的の状態に書
き換えるために１動作（消去または書込）だけですみ換
言すると、記憶用トランジスタに１回だけ強電界を形成
するだけで済み、書換え回数が増加すると高発生率とな
るトンネル酸化膜のブレークダウンや電子の酸化膜中へ
のトラップアップをおさえ、記憶データの信頼性を上げ
る効果がある。これは現在のＥＥＦＲＯＭで一般に行わ
れている書換え回数の保証（例えば書き換え回数１万回
、記憶データの保持年数１０年、不良率１％以下等があ
る）を向上させ、より信頼性の高いＥＥＰＲＯＭを提供
できる効果があり、本発明を実現するための従来型への
付加回路もわずかである利点もある。

（以下、余白） 表２ １０１゜ １０２゜ １０３゜ １０４゜ １０５゜ ３０１　・ ３０２　・ ３０３　・ ３０４　・ ３０５　争 ・・データ線電圧設定部、 ・・メモリーセル部、 ・・センスアンプ部、 ・出力データラッチ回路、 ・ゲート線電圧設定部、 上記表２において、消去された状態とは記憶用トランジ
スタに電子がトラップされた状態、書込まれた状態とは
記憶用トランジスタから電子が排除された状態をいい、
Ｅは消去動作を、Ｗは書込動作をそれぞれ示す。

１１２．１１３゜ ３１１．３１２・・・・・・選択用トランジスタ、１１
１．３１０・・・・・フローティングゲート型記憶用ト
ランジスタ・ １０６、　１１４．　１１５゜ １１７、　３０６．　３１３゜ ３１４．３１６・・・・・・・・Ｐチャンネル型トラン
ジスタ、 のＥＥＦＲＯＭの高機能書込みにおけるタイムチャート
である。

１０７〜１１０，１１６゜ １１８〜１２０．　３０７゜ ３０８、　３０９．　３１５゜ ３１７〜３２１・・・・・・・・Ｎチャンネル型トラン
ジスタ。

Claims (1)

1. 【特許請求の範囲】 指定したアドレスに指定したデータを記憶するためにあ
   らかじめ該アドレスの全ビットを消去された状態とする
   準備手段と、該アドレスの該データの論理値に応じた該
   当ビットを書き込まれた状態とする書込手段とを有し、
   指定したアドレスに記憶されたデータを読出す読出手段
   とを有する電気的に消去及び書込可能な不揮発性メモリ
   ーにおいて、 上記準備手段は指定したアドレスに指定したデータを記
   憶するためにアドレスに保持されたデータのうちの一方
   の論理値に応じたビットだけを消去し、アドレスに保持
   されたデータの内の他方の論理値に応じた該当ビットは
   書込まれた状態とすることを特徴とする電気的に消去及
   び書込可能な不揮発性メモリー。