JPS6284494A - 読出し専用メモリ - Google Patents
読出し専用メモリInfo
- Publication number
- JPS6284494A JPS6284494A JP60225267A JP22526785A JPS6284494A JP S6284494 A JPS6284494 A JP S6284494A JP 60225267 A JP60225267 A JP 60225267A JP 22526785 A JP22526785 A JP 22526785A JP S6284494 A JPS6284494 A JP S6284494A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- written
- potential
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は読出し専用メモリに関し、特にデータの書替え
可能な読出し専用メモリに関する。
可能な読出し専用メモリに関する。
電気的に消去可能プログ可能な読出し専用メモリ（以下
、ＥＥＦＲＯＭと記す）では、データ書替えに際し、自
動的にメモリセルの、消去が行なわれた後、データの書
込みが行なわれる自動消去機能が実用化されている。
、ＥＥＦＲＯＭと記す）では、データ書替えに際し、自
動的にメモリセルの、消去が行なわれた後、データの書
込みが行なわれる自動消去機能が実用化されている。
従来、この釉の読出し専用メモリは、事前に固定されて
いるデータの状態にかかわらず、一旦、消去すなわちデ
ーター１″の状態にした後、書込みデータのｌ Ｑ Ｍ
が書込まれるため、事前に固定されているデータが１０
−で書込みデータが１０１の場合には、“０習を消去し
てＪｌにし再び、１０−の書込みを行っている。
いるデータの状態にかかわらず、一旦、消去すなわちデ
ーター１″の状態にした後、書込みデータのｌ Ｑ Ｍ
が書込まれるため、事前に固定されているデータが１０
−で書込みデータが１０１の場合には、“０習を消去し
てＪｌにし再び、１０−の書込みを行っている。
ＥＥＰＲＯＭでは、書替え可能回数が重要な特性であり
、メモリセルの構造いかんを問わず、薄い酸化膜中に流
れるトンネル電流を利用して書込みが行われるため、酸
化膜中を移動する電荷総量が増すほど酸化膜中に捕獲さ
れる電子が増し、トンネル電流が減少して遂には書込み
、消去が不可能になるため、書き替え可能回数に上限が
できる。
、メモリセルの構造いかんを問わず、薄い酸化膜中に流
れるトンネル電流を利用して書込みが行われるため、酸
化膜中を移動する電荷総量が増すほど酸化膜中に捕獲さ
れる電子が増し、トンネル電流が減少して遂には書込み
、消去が不可能になるため、書き替え可能回数に上限が
できる。
また、トンネル電流を流すことで酸化膜中の欠陥密度が
増し、データの保持不良につながる。
増し、データの保持不良につながる。
〔発明が解決ｊ２ようとする問題点〕
上述した従来の胱出し専用メモリは、すべて消去状態１
１１にした後、書込みデータの１０−を書込む方式であ
るため、事前に固定さねたデータがｌＯＭで書込みデー
タが１０−の場合でも、−〇１→１１１→１０１という
消去及び書込み電流を薄い酸化膜中に流すという問題点
がある。
１１にした後、書込みデータの１０−を書込む方式であ
るため、事前に固定さねたデータがｌＯＭで書込みデー
タが１０−の場合でも、−〇１→１１１→１０１という
消去及び書込み電流を薄い酸化膜中に流すという問題点
がある。
本発明の目的は、書込み前に行う消去を、書込みデータ
に応じて選択的に行うことのできる読出し専用メモリを
提供することにある。
に応じて選択的に行うことのできる読出し専用メモリを
提供することにある。
本発明の読出し専用メモリは、電源電圧を所定の電圧値
に昇圧する昇圧回路と、書込むべきデータを一時保持し
書込み指示に応じて前記所定の電圧値の書込みデータを
出力するデータ保持回路と、前記書込み指示に応じて１
周期の前半が前記所定の電圧値の高レベルに後半が低レ
ベルになる書込みタイミング信号を出力するタイマ回路
と、行及び列に配置され前記書込タイミング信号が制御
ゲートに入力される複数個のメモリセルからなるセルア
レイと、前記書込みデータを選択される前記メモリセル
のドレインに供給する列セレクタ及び行デコーダとを含
んで構成される。
に昇圧する昇圧回路と、書込むべきデータを一時保持し
書込み指示に応じて前記所定の電圧値の書込みデータを
出力するデータ保持回路と、前記書込み指示に応じて１
周期の前半が前記所定の電圧値の高レベルに後半が低レ
ベルになる書込みタイミング信号を出力するタイマ回路
と、行及び列に配置され前記書込タイミング信号が制御
ゲートに入力される複数個のメモリセルからなるセルア
レイと、前記書込みデータを選択される前記メモリセル
のドレインに供給する列セレクタ及び行デコーダとを含
んで構成される。
〔実施例１
次に、本発明の実施例について図面を参照して説明する
。
。
第１０は本発明の一実施例のブロック図である。
第１図に示す読出し専用メモリは、電源電圧Ｖｃｃを所
定の電圧値の電圧Ｖｌ）Ｉ）昇圧する昇圧回路ｌと、書
込むべきデータを一時保持し書込み指示に応じて電圧Ｖ
ｐＩ）の書込みデータＤ０〜Ｄｉを出力するデータ保持
回路２と、書込み指示に応じて１周期の前半が電圧■ｐ
ｐの高レベルに後半が低レベルになる書込みタイミング
信号ＷＴを出力するタイマ回路３と、−５・ 扁４葎〒行及び列に配置 され書込タイミング信号ＷＴが制御ゲートに入力される
複数個のメモリセルＭ６〜Ｍｉからなるセルアレイ４と
、書込みデータＤ、〜Ｄｉを選択されるメモリセルＭ０
〜′Ｍｉのドレインに供給する列セレクタ５及び行デコ
ーダ６とを含んで構成される。
定の電圧値の電圧Ｖｌ）Ｉ）昇圧する昇圧回路ｌと、書
込むべきデータを一時保持し書込み指示に応じて電圧Ｖ
ｐＩ）の書込みデータＤ０〜Ｄｉを出力するデータ保持
回路２と、書込み指示に応じて１周期の前半が電圧■ｐ
ｐの高レベルに後半が低レベルになる書込みタイミング
信号ＷＴを出力するタイマ回路３と、−５・ 扁４葎〒行及び列に配置 され書込タイミング信号ＷＴが制御ゲートに入力される
複数個のメモリセルＭ６〜Ｍｉからなるセルアレイ４と
、書込みデータＤ、〜Ｄｉを選択されるメモリセルＭ０
〜′Ｍｉのドレインに供給する列セレクタ５及び行デコ
ーダ６とを含んで構成される。
次に、第１図に示す読出し専用メモリの動作について第
２図を参照して説明する。第２図は第１図に示す読出し
専用メモリの動作を説明するための波形図である。
２図を参照して説明する。第２図は第１図に示す読出し
専用メモリの動作を説明するための波形図である。
本実施例では、メモリセルＭ０〜Ｍｉけフローティング
・ゲート型を用いており、制御ゲートに高電位、ドレイ
ンに低電位を印加することにより消去されて１１−状態
になり、制御ゲートに低電位、ドレインに高電位を印加
することにより書込みが行われ１０１状態になる。曹込
み及び消去時ニは、メモリセルＭ０〜Ｍｉのソースはフ
ローティングに設定される。
・ゲート型を用いており、制御ゲートに高電位、ドレイ
ンに低電位を印加することにより消去されて１１−状態
になり、制御ゲートに低電位、ドレインに高電位を印加
することにより書込みが行われ１０１状態になる。曹込
み及び消去時ニは、メモリセルＭ０〜Ｍｉのソースはフ
ローティングに設定される。
次に、ワード単位の書替え動作について説明するＯ
書込むべきデータがデータ保持回路２にラッチされた後
、昇圧回路１が動作して電源電圧Ｖｃｃを消去及び書込
み可能な電圧ＶｐＩ）に昇圧する。
、昇圧回路１が動作して電源電圧Ｖｃｃを消去及び書込
み可能な電圧ＶｐＩ）に昇圧する。
タイマ回路３はタイミング信号発生回路３１及びインバ
ータ回路３２からなり、書込み指示に応じて発生するタ
イミング信号発生回路３１の出力信号は、その１周期の
前半Ｔ’／２が高レベルで後半’Ｉ’／２が低レベルの
信号であり、その信号は電圧ＶＰｐを電源とするインバ
ータ回路３２の入力となるため、インバータ回路３２か
らの出力の書込みタイミング信号ＷＴは前半Ｔ／２が電
圧Ｖｐｐの高置＆、後半Ｔ／２が低電位になる。従って
、セルアレイ４のメモリセルＭ０〜Ｍｉの制御ゲートへ
の印加電位は、前半Ｔ／２が電圧Ｖｌ）ｐの高電位。
ータ回路３２からなり、書込み指示に応じて発生するタ
イミング信号発生回路３１の出力信号は、その１周期の
前半Ｔ’／２が高レベルで後半’Ｉ’／２が低レベルの
信号であり、その信号は電圧ＶＰｐを電源とするインバ
ータ回路３２の入力となるため、インバータ回路３２か
らの出力の書込みタイミング信号ＷＴは前半Ｔ／２が電
圧Ｖｐｐの高置＆、後半Ｔ／２が低電位になる。従って
、セルアレイ４のメモリセルＭ０〜Ｍｉの制御ゲートへ
の印加電位は、前半Ｔ／２が電圧Ｖｌ）ｐの高電位。
後半Ｔ／２が低電位になる。
データ保持回路２はデータ保持部２１及びインバータ回
路２２からなり、データ保持部２１で保持される書込む
べきデータは電圧Ｖｌ）Ｐを電源とするインバータ回路
２２の入力となる。従って、デ−タ保持回路２からＶｌ
）ｐの電圧振幅をもつ書込みデータＤ０〜Ｄｉが出力さ
れ、列セレクタ５及び行デコーダ６を軽て、選択された
メモリセルＭ０〜Ｍｉのドレインに印加される。
路２２からなり、データ保持部２１で保持される書込む
べきデータは電圧Ｖｌ）Ｐを電源とするインバータ回路
２２の入力となる。従って、デ−タ保持回路２からＶｌ
）ｐの電圧振幅をもつ書込みデータＤ０〜Ｄｉが出力さ
れ、列セレクタ５及び行デコーダ６を軽て、選択された
メモリセルＭ０〜Ｍｉのドレインに印加される。
この場合、書込みタイミング信号ＷＴの前半Ｔ／２では
、消去すべきメモリセルは制御ゲートがＶｌ）ｐ電位、
ドレインが低電位になり、書込まれるメモリセルは制御
ゲートがＶｌ）Ｉ）電位、ドレインがＶｌ）ｐ電位にな
る。それ故、消去すべきメモリセルは消去が行われるが
、書込まれるメモリセルは前のデータを保持している。
、消去すべきメモリセルは制御ゲートがＶｌ）ｐ電位、
ドレインが低電位になり、書込まれるメモリセルは制御
ゲートがＶｌ）Ｉ）電位、ドレインがＶｌ）ｐ電位にな
る。それ故、消去すべきメモリセルは消去が行われるが
、書込まれるメモリセルは前のデータを保持している。
書込みタイミング信号ＷＴの後半Ｔ’／２では、メモリ
セルＭ。−Ｍｌの制御ゲートには低電位が印加される。
セルＭ。−Ｍｌの制御ゲートには低電位が印加される。
ドレイン電位は王妃した状態のままであるから、消去す
べきメモリセルは制御ゲートが低電位、ドレインが低電
位になり、消去データ１１１が保持される。書込着れる
メモリセルの制御ゲートは低電位、ドレインが■ｐｐ電
位であるから、書込みが行われる・ 〔発明の効果） 以上説明したように本発明の読出し専用メモリは、タイ
マ回路を追加して、データの書替え時に先立って行われ
る消去を、書込みデータに応じ選択的に行うことにより
、書込み済のメモリセルに再書込みする場合、一旦、消
去することなしに以前の状態を保持することができるの
で、実使用でのデータ書替え可能回数を増加できるとい
う効果がある。
べきメモリセルは制御ゲートが低電位、ドレインが低電
位になり、消去データ１１１が保持される。書込着れる
メモリセルの制御ゲートは低電位、ドレインが■ｐｐ電
位であるから、書込みが行われる・ 〔発明の効果） 以上説明したように本発明の読出し専用メモリは、タイ
マ回路を追加して、データの書替え時に先立って行われ
る消去を、書込みデータに応じ選択的に行うことにより
、書込み済のメモリセルに再書込みする場合、一旦、消
去することなしに以前の状態を保持することができるの
で、実使用でのデータ書替え可能回数を増加できるとい
う効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示す読出し専用メモリ回路の動作を説明するための
波形図である。 １・・・・・・昇圧回路、！・・・・・・データ保持回
路、３・・・・・・タイマ回路、４・・・・・・セルア
レイ、５・・・・・・列セレクタ、６・・・・・・行デ
コーダ、Ｄ０〜Ｄｉ・・・・・・書込みデータ、Ｍｏ〜
Ｍし・・・・・メモリセル、ＷＴ・・・・・・書込みタ
イミング信号。
図に示す読出し専用メモリ回路の動作を説明するための
波形図である。 １・・・・・・昇圧回路、！・・・・・・データ保持回
路、３・・・・・・タイマ回路、４・・・・・・セルア
レイ、５・・・・・・列セレクタ、６・・・・・・行デ
コーダ、Ｄ０〜Ｄｉ・・・・・・書込みデータ、Ｍｏ〜
Ｍし・・・・・メモリセル、ＷＴ・・・・・・書込みタ
イミング信号。
Claims (1)
- 電源電圧を所定の電圧値に昇圧する昇圧回路と、書込む
べきデータを一時保持し書込み指示に応じて前記所定の
電圧値の書込みデータを出力するデータ保持回路と、前
記書込み指示に応じて１周期の前半が前記所定の電圧値
の高レベルに後半が低レベルになる書込みタイミング信
号を出力するタイマ回路と、行及び列に配置され前記書
込タイミング信号が制御ゲートに入力される複数個のメ
モリセルからなるセルアレイと、前記書込みデータを選
択される前記メモリセルのドレインに供給する列セレク
タ及び行デコーダとを含むことを特徴とする読出し専用
メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22526785A JPH0736274B2 (ja) | 1985-10-08 | 1985-10-08 | 読出し専用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22526785A JPH0736274B2 (ja) | 1985-10-08 | 1985-10-08 | 読出し専用メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284494A true JPS6284494A (ja) | 1987-04-17 |
| JPH0736274B2 JPH0736274B2 (ja) | 1995-04-19 |
Family
ID=16826641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22526785A Expired - Lifetime JPH0736274B2 (ja) | 1985-10-08 | 1985-10-08 | 読出し専用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736274B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01113997A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 不揮発性半導体メモリ装置のしきい電圧設定方法 |
| JPH0214494A (ja) * | 1988-03-09 | 1990-01-18 | Philips Gloeilampenfab:Nv | データ制御された消去および書込みモードを有するｅｅｐｒｏｍ |
| JPH02126497A (ja) * | 1987-10-19 | 1990-05-15 | Sgs Thomson Microelectron Sa | メモリのメモリセルをプログラムする方法と、この方法を実施するための回路 |
| JPH02146192A (ja) * | 1988-11-28 | 1990-06-05 | Nec Corp | 電気的に消去及び書込可能な不揮発性メモリー |
| US6026022A (en) * | 1998-03-24 | 2000-02-15 | Nec Corporation | Nonvolatile semiconductor memory device |
-
1985
- 1985-10-08 JP JP22526785A patent/JPH0736274B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126497A (ja) * | 1987-10-19 | 1990-05-15 | Sgs Thomson Microelectron Sa | メモリのメモリセルをプログラムする方法と、この方法を実施するための回路 |
| JPH01113997A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 不揮発性半導体メモリ装置のしきい電圧設定方法 |
| JPH0214494A (ja) * | 1988-03-09 | 1990-01-18 | Philips Gloeilampenfab:Nv | データ制御された消去および書込みモードを有するｅｅｐｒｏｍ |
| JPH02146192A (ja) * | 1988-11-28 | 1990-06-05 | Nec Corp | 電気的に消去及び書込可能な不揮発性メモリー |
| US6026022A (en) * | 1998-03-24 | 2000-02-15 | Nec Corporation | Nonvolatile semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0736274B2 (ja) | 1995-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5867428A (en) | Nonvolatile memory system semiconductor memory and writing method | |
| KR100259972B1 (ko) | 메모리 셀당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 메모리 장치 | |
| US5831905A (en) | Method for controlling erasure of nonvolatile semiconductor memory | |
| JP2000243095A (ja) | 不揮発性半導体記憶装置 | |
| JP2982676B2 (ja) | 不揮発性半導体記憶装置の過消去救済方法 | |
| US20010014031A1 (en) | Non-volatile semiconductor memory device having electrically programable memory matrix array | |
| US6466480B2 (en) | Method and apparatus for trimming non-volatile memory cells | |
| US6781882B2 (en) | Nonvolatile semiconductor storage device having a shortened time required for a data erasing operation and data erasing method thereof | |
| JP3802763B2 (ja) | 不揮発性半導体メモリ装置およびその消去方法 | |
| JP3198998B2 (ja) | 半導体不揮発性メモリ | |
| JPS62120700A (ja) | 半導体記憶装置 | |
| KR900013522A (ko) | 반도체 불휘발성 기억장치와 그것을 사용한 정보처리시스템 | |
| JP3359404B2 (ja) | 不揮発性半導体記憶装置の記憶データの消去方法 | |
| US20030043629A1 (en) | Nonvolatile semiconductor memory device that can suppress effect of threshold voltage variation of memory cell transistor | |
| JPH0628875A (ja) | フラッシュ型ｅ２ ｐｒｏｍの消去方法 | |
| JPS6284494A (ja) | 読出し専用メモリ | |
| US5381366A (en) | Non-volatile semiconductor memory device with timer controlled re-write inhibit means | |
| JP3641066B2 (ja) | フラッシュメモリを混載するマイクロコンピュータのデータ書換え方法 | |
| JPH07240098A (ja) | 半導体不揮発性記憶装置 | |
| JP3110395B2 (ja) | ベリファイ装置 | |
| JP2508888B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH05290585A (ja) | 電気的に書き込み可能な不揮発性メモリ | |
| JPH065087A (ja) | 不揮発性半導体記憶装置 | |
| JPH08129893A (ja) | 消去可能な不揮発性半導体記憶装置 | |
| JPH10177795A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |