JPH0214690A - ビデオ信号の誤り訂正方式および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えばスチルフレームオーディオテープ（Ｓ
ＦＡＴ）フォーマ・ソト１こおいてディジタルデータで
エンコードされたビデオ信号の誤り訂正を行うビデオ信
号の誤り訂正方式に関する。特にこの発明はスチルフレ
ームオーディオテープフォーマットにおいてディジタル
データでエンコードされたビデオ信号の誤り訂正を行う
ことができるビデオディスクマスクリング方法及び装置
に関する。

〔従来の技術及び発明が解決しようとする課題〕従来、
ＮＴＳＣフォーマット　（６０Ｈｚに等しいフィールド
レートで、フレーム当り５２５ライン）かＰＡＬフォー
マット　（５０Ｈｚに等しいフィールドレートで、フレ
ーム当り６２５ライン）のいずれかをもつビデオ信号の
有効ビデオ領域でディジタルデータをエンコードする技
術がある。このような従来技術の成るクラスではオーデ
ィオ信号はビデオ信号の有効ビデオ領域において、スチ
ルフレームオーディオ（ＳＦＡ）　　またはスチルフレ
ームオーディオテープ（ＳＦＡＴ）フォーマットでディ
ジタル化され、エンコードされる。また、ディジタル化
されたオーディオ信号以外のディジクルデータはＳＦＡ
またはＳ　Ｆ　Ａ　Ｔ信号の有効ビデオ領域を占める。

ＳＦＡフォーマットは第１１図〜第１４図を参照して説
明する。５ＦＡＴは第１１図、第１５図及び第１６図を
参照して説明する。

第１１図はＳＦＡまたは５ＦＡＴデータのブロックを表
わす。第１１図のデータブロックは標準ＮＴＳＣまたは
ＰＡＬビデオ信号の３９より多くないフレームを占める
。ブラックバースト信号はデータブロックの最初の４フ
レームを占める。次のｎフレーム（ｎは２以上及び３２
以下の整数）はディジタル化され、エンコードされたオ
ーディオデータである。斯るフレームの各々は７．２キ
ロバイトのデータを含む。

静止画がオーディオ信号の再生中に表示されるならば、
データブロックの最後の３フレームは普通のスチル画ビ
デオ信号から成る。ヘッダコードは最初のオーディオデ
ータフレーム（第１１図のフレーム５）の始まりに記録
され、トレーラコードは最後のオーディオデータフレー
ムの終りに記録される。第１１図に示すタイプの一連の
記録データブロックを再生するため、適当なプログラム
コンピュータシステムが用いられ、オーディオデータを
適当なシーケンスで再生させ、適当な（象とマツチさせ
る。ＳＦＡエンコード′されたオーディオデータの単一
のフレームのフォーマットを第１２図及び第１３図を参
照して説明する。第１２図及び第１３図に示すフレーム
はＮＴＳＣ方式に基づ＜　ＳＦＡエンコードデータのフ
レームであるけれどもＰＡＬ方式も大変似ており、両者
の差は次の吟味から明らかとなる。

ＳＦＡフレームのオーディオデータは２フイールドを占
める。第１２図に示すように、ＮＴＳＣ方式では各フィ
ールドは２４０ラインから成る。各ラインは１５バイト
のＳＦＡエンコードされたオーディオデータを含み、全
部で３６００バイトのエンコードオーディオデータが各
フィールドを占める。各フィールドを占めるオーディオ
データは（代表的には１２ビツトの解像度、サンプリン
グレー）８ｋｌ（ｚで）ディジタル化され、最適差動パ
ルスコード変調方法（代表的には４ビツトの解像度、サ
ンプリングレート３ｋｌｌｚで）に支配される。第１３
図は第１２図のフレームの最初の２０ラインと、第２図
のフレームの２フイ一ルド間に番号２６２〜２８４の付
されたラインを示す。ライン２１はヘッダのためあてら
れ、ライン５２５はトレーラのためあてられる。ホワイ
トフラグ信号はライン１１を占め、４０ビツトのコード
がライン１０及び２７３の各々を占め、２４ビツトのコ
ードがライン１７及び１８の各々を占める。

第１４図はＮＴＳＣ方式に基づ＜　ＳＦ＾エンコードデ
ータの１フレームのフィールドの１つから成る単一のラ
インを示す。ラインの最初（一番左側）の１０、７２５
μ秒間隔には第１４図に示す水平同期信号が含まれる。

ディジタル化され、２進エンコードされたオーディオデ
ータ（またはその他の２進エンコードディジタルデータ
）はラインの次の５０．８４μ秒間隔を占める。最後の
１．９７μ秒間隔は実質的に零のＩＲＥ振幅をもった信
号から成る。

第１５図は５ＦＡＴデータの１ラインを示す。最初（一
番左側）の１１．９２μ秒は水平ブランキング期間を表
わす。２つの８ビツトの同期バイトはラインの次の１６
ビツト（路次の２μ秒）を占める。これ等の同期ビット
の最初はＦＯＲとして知られ、第１５（ａ）図に示す形
を有する。これ等の同期バイトの第２番目は６２Ｈとし
て知られ、第１５　（ａ）図に示すような形を有する。

ラインの次の１８４ビツト　（ビット１１２からビット
２９６）は２重２進（ｄｕｏｂｉｎａｎｙ）　　ｘンコ
ードされたオーディオデータからなる。次のバイト　（
ビット２９６からビット３０４）はその他の［Ｅ２Ｈ同
期バイトである。次の１８４ビツト（ビット３０４から
ピッ）　４８８）は２重２進エンコードされたオーディ
オデータから成る。ラインの最後の２４ビツトは水平ブ
ランキング信号から成る。

５ＦＡＴデータのブロックは第１１図に示すようなオー
バオー′ル構成を有する。しかし、ＳＦ八へ−タのフ′
ロックと違って、５つのヘッダラインがＳＦ八へデータ
のブロックにおけるスチルフレームオーディオデータの
第１のフレームの始まりに設けられる。

対照的に、ＳＦＡデータブロックは、１つのヘッダライ
ンのみがスチルフレームオーディオデータの第１フレー
ムの始まりに設けられる。

第１５う）図は５ＰＡＴデータのブロックのエンコード
オーテ゛イオテ°−夕の第１フレームを占める５つのヘ
ッダラインの１つの例である。第１５図に示すデータラ
インの如く、ヘッダラインの最初（一番左側）の１１．
９２μ秒は水平ブランキング期間を表わす。２つの８ビ
ット同期バイトはヘッダラインの次の１６ビツト（次の
２μ秒）を占める。これらの同期バイトの最初はＦＯ）
１バイトであり、第１５（ａ）図に示すような形を有す
る。これ等の同期バイトの第２番目はＢ２１１バイトで
あり、第１５（ａ）図に示すような形を有する。ヘッダ
ラインの次の４０ピツト（ビット１１２からビット１５
２）は５バイト識別コードから成る。次の６４ビツトに
続いて、２つの８ビツトサイクリツクリダンダンシーチ
エツク（ｃＲＣ）コード及びその他８ビット８２Ｈ同期
コードがある。

このＥ２１１コードの後次の４０ビツト　（ビット２４
０〜２８０）は第２の５バイト同期コードから成る。そ
れから、次の６４ビツト後、２つの８ビツトＣＲＣコー
ドがあり、続いて８ビツトＥ２Ｈコード、更に続いて第
３の５バイト識別コード（ビット３６８〜４０８を占め
る）がある。最後に次の６４ビツト後に、８ビツトＣＲ
Ｃコードの最終対、続いて第１５図に示すデータライン
におけるような２６９８μ秒の水平ブランキング（３号
がある。

Ｓ　Ｆ　Ａ　Ｔエンコードオーディオデータの単一フレ
ームのフォーマットを第１６図を参照して説明する。

第１６図に示す各ラインは２つのライン数で識別され、
（ライン数の右欄における）１つはＮＴＳＣ方式の５Ｆ
ＡＴフオーマツトに対応して、（ライン数の左欄におけ
る）もう１つはＰＡＬ方式のＳＦＡフォーマットに対応
する。５ＦＡＴフレームのオーディオデータは２フイー
ルドを占める。ＮＴＳＣ方式において、第１フイールド
は２３８ラインからなり、第２　フィールドは２４２ラ
インからなる。ＰＡＬ方式において、各フィールドは２
４０ラインから成る。データの第１フイールドの直前の
５ライン（ＮＴＳＣ方式ではライン２０〜２４、ＰＡＬ
方式ではライン２６〜３０）は各ヘッダ（各々第１５（
ｂ）図に示すようなフォーマットを。

有する）にあてられる。ＰＡＬ及びＮＴＳＣ方式の両方
において、各フィールドを占めるデニタは３つのデーダ
ブロックにグループ化される。例えば、ＰＡＬ方式では
、ライン３１〜１１０（またはライン３３９〜４１８）
を占めるデータは第１ブロツクから成り、ライン１１１
〜１９０（又は４１９〜４９８）を占めるデータは第２
ブロツクから成り、ライン１９１〜２７０（またはライ
ン４９９〜５７８）を占め、るテ゛−夕は第３ブσツク
から成る。

５ＦＡＴフレームの有効ビデオ領域を占めるデータは２
重２進エンコードされるので、データは普通の２つの誤
り訂正コードεＣＣ１及びｌＥＣＣ２を使用して２回エ
ンコードされる。これはＳＦ八へ−タのフレームの有効
ビデオ領域を占めるデータと対照的であり、このＳＦＡ
データは普通の誤り訂正コードＥＣＣｌを使用して周期
的に１回だけエンコードされる。

ビデオディスクの製造工程においては、ＳＦＡＦンコー
ドオーディオ信号（または他のＳＦＡＦンコードディジ
タルデータ）が記録されるマスクビデオテープを作るこ
とは普通である。記録信号の有効ビデオ領域でデータを
エンコードするのに使用された誤り訂正コート責ＥＣＣ
Ｉ）は、第１７図を参照して説明する方法で、マスクビ
デオテープの品質の評価を促進する。

第１７図の慣用のビデオディスク製造システムでは、そ
の有効ビデオ領域でディジクル化されたオーディオデー
タまたはその他のディジタルデータを有するＳＦＡＦォ
ーマットビデオ信号はエンコードユニット（１）で誤り
訂正コードＥＣＣｌを使用してエンコードされ、ユニッ
ト（１）からのエンコードされた１言号（まマスタテー
プユニット（２）においてＳＦＡＦォーマットでビデオ
テープに記録される。品質チエツクユニット（３）内で
は、ユニット（２）で作られた（ＳＦ八ラフオーマット
有する）マスクビデオテープがビデオテーププレーヤに
かけられる。このビデオテーププレーヤは慣用のＳＦＡ
Ｆコーディングユニット（例えばソニー株式会社より人
手できるＤＢ−２０４０ビデオデイスクデコーデイング
ボード）を有する。デコーディングユニットは普通の方
法で誤り訂正コードＥＣＣｌを使用してマスクテープ上
に記録されているＳＦＡはエンコードデータの各ブロッ
クの誤り率を決定する。誤り率が十分に低ければ、マス
クテープはディスク複写ユニン）　（４）に送られる。

複写ユニット（４）では、マスクテープ上の情報がＳＦ
ＡＦォーマットでビデオディスクに転送される。ＳＦＡ
Ｆォーマットにおけるこの情報は慣用のＳＦＡデコーデ
ィング二二ッＢ５）（これは品質チエツクユニット（３
）に含まれるのと同じタイプのものでよい）を有する慣
用のビデオディスクプレーヤによりディスクから再生さ
れる。

慣用のＳＦＡＦコーディングユニット（５）はＳＦＡＦ
ンコード信号のＥ［：Ｃ１コードを使用して、ユニット
（２）、　　（３）及び（４）で行われたようなテープ
マスクリング、品質評価及びディスク複写の工程中に生
じた誤りを訂正できる。

第１７図を参照して述べた慣用のビデオディスクマスク
リング技術の欠点は品質評価動作がユニット〔３〕で再
生中のマスクテープに摩損や裂は目を本質的に加え、マ
スクビデオテープの製造中に生じる誤りを定量化するよ
うに意図しているにもかかわらず、それ自身が誤りの発
生に寄与していることである。

〔課題を解決するための手段及び作用〕この発明は、そ
の有効ビデオ領域に２重２進（ｄｕｏｂｉｎａｒｙ）　
　テ′イジタ）レテ゛−夕を有するＳ　Ｆ　ＡＴフォー
マットビデオ信号を処理する装置及び方法を提供する。

好適実施例では、ディジタルデータは２つの誤り訂正コ
ード（ＥＣＣＩ及びＥＣＣ２）　　を使用して２重にエ
ンコードされる。そして、この発明ではコードεＣＣ２
を使用して２重に誤り訂正エンコードされた５ＦＡＴ人
力信号の誤り訂正を行い　その誤り訂正された人力信号
から再構成されたビデオ信号を出力する。この好適実施
例の１つの変形例では出力信号はＳＦＡＦォーマットを
有する。この好適実施例の他の変形例では、出力信号は
旺ＡＴフォーマントを有する。

好適実施例において、この発明はＳＦＡまたは５ＦＡＴ
フオーマツトを有する出力ビデオ信号を変調する。この
好適実施例の出力信号がビデオディスクに記録されるな
らば、この発明はＳＦＡＦォーマットを存する出力信号
を生ずる。この発明の好適実施例の出力信号がビデオテ
ープ上に（例えばテープツーテープダビング法に対する
人力信号として）記録されるならば、この発明はＳ　Ｆ
　ＡＴフォーマントをイイする出力信号を生ずる。人力
雪号が２つの誤り訂正コード（ＥＣＣＩ及び８口Ｃ２）
　　を使用して２重に誤りエンコードされた場合、この
発明は斯る２重にエンコードされた人力信号からＳ　Ｆ
　、Ａフす一マット、ＥＣＣ１誤りエンコードビデオ信
号を発生でき、これは誤りコードＥＣＣ２を使用して誤
り訂正されている。この能力は特にこの発明がビデオデ
、イスクマスクリングシステムで実施される場合に利点
がある。また、この発明は（斯る２重に誤り工ンコード
された５ＦＡＴ入力信号から）２重に誤りエンコードさ
れた５ＡＦＴフオ一マツトビデオ信号を発生でき、これ
は誤りコードＦＣＣ２を使用して誤り訂正できる。

好適実施例では、またこの発明は誤り検出を行い、人力
信号の検出された誤り率を示す信号を発生する。この発
明の好適実施例はライン上で、実時間に、自動的に、誤
り訂正、誤り検出の両方を行う。

〔実施例〕

第１図はこの発明の好適実施例を用いたビデオディスク
マスクリングシステムのブロックダイヤグラムである。

有効ビデオ領域で２重２進エンコードされたオーディオ
情報または他の２重２進ディジタルデータを有する５Ｆ
ＡＴフオ一マツトビデオ信号がエンコードユニット（１
）で慣用の第１の誤り訂正コード（ＥＣＣＩ）を使用し
てエンコードされる。

エンコードユニット（１）からのエンコード信号はエン
コードユニット（６）で慣用の第２の誤り訂正コード（
ＥＣＣ２）を使用してエンコードされる。エンコードユ
ニット（６）からの信号は誤り訂正コード（ＢＣＣＩ）
の内部層と誤り訂正コード（εＣＣ２）の外部層を含む
。

ＢＣＣＩエンコードデータがＳＦＡフォーマットでビデ
オディスクに最後に記録されることが検知されると、内
部層はビデオディスクマスクリングプロセスを通してデ
ータのものとなる。外部層はビデオディスクマスクリン
グ中に起きたテープ誘起誤りを訂正するために付加され
るけれども、ビデオディスクに最後に記録されたＳＦＡ
フォーマットデータはＥＣＣ２エンコードデータではな
い。

好適の実施例では、Ｂｃｃｔはクロスインタリーブリー
ドソロモンコードであり、またＥＣＣ２もクロスインタ
リーブソロモンコードである。エンコーディングユニッ
ト（１）または（６）として使用するのに適当なエンコ
ーディングユニットはその分野で周知のものから選択さ
れ、例えば絵本等に対して１９８７年７月１４日に許可
された米国特許第４．６８０．７６４号に記載されてい
るタイプのものが使用され得る。

エンコーディングユニット（６）からの２回エンコード
された信号はマスタリングテープユニット（２）でビデ
オテープに５ＦＡＴフオーマツトで記録される。

テープユニット（２）で作られたビデオテープは訂正装
！（７）（時々ここでは訂正ボックス（７）と称する）
に供給され、ここで再生される。再生されたビデオ信号
は復調され、マスタリングテープユニット（２）で生じ
た信号の有効ビデオ領域に占めるデータの誤りを検出、
訂正するために誤り訂正コードＥＣＣ２が使用される。

訂正装置（７）は誤り訂正データをＳ　Ｆ　Ａフォーマ
ットビデオ信号に変換するモードで動作し、それから誤
り訂正ＳＦＡビデオ信号をディスク複写ユニット（４）
に供給する。ディスク複写ユニット（４）では、誤り訂
正ＳＰＡフォーマットヒデオ信号（好ましくは誤り訂正
コードＥＣＣｌのみ使用して１回誤りエンコードされて
いる）はビデオディスクに記録される。ビデオディスク
に記録されたディジタル情報は第１７図で述べたものと
同じタイプの慣用のＳＦＡデコードユニット（５）を備
えた慣用のビデオディスクプレーヤでディスクから再生
される。

また、訂正装置（７）は誤り訂正データを５ＦＡＴフオ
一マツトビデオ信号に変換するモードで動作し得る。訂
正装置（７）からの誤り訂正５ＦＡＴビデオ信号はく好
ましくは誤り訂正コードＥＣＣｌ及びＥＣＣ２の両方を
使用して２重に誤りエンコードされる）　エンコードユ
ニット（６）に戻され、エンコードされ及び続いてテー
プユニット（２）のビデオテープに再記録される（例え
ばテープツーテープダビング法の一部として）。また、
訂正装置（７）からの誤り訂正５ＦＡＴビデオ信号は直
接ビデオテープに記録されるかまたはその他の所望の目
的に使用される。

第２図はこの発明によるシステムのブロック図を示し、
これは第１図のシステムの訂正ボックス（７）として使
用するのに適当である。５ＦＡＴフオ一マツトビデオ信
号（ＶＩＤＥＯＩＮとして識別される）ビデオ変調ユニ
ッ）　（１０）に供給される。好適な実施例では、ＶＩ
ＤＩＥＯＩＮ信号はビデオテープ（例えば慣用の１イン
チ幅、ビデオディスクマスクリングに使用のＣフォーマ
ットテープ）に記録され、変調ユニッ）　（１０）へ供
給されたＶＩＤＥＯＩＮ信号は慣用のビデオテープ再生
ユニット（９）の出力である。変調ユニット（１０）に
おいて、ＭＩＤＩＥＯＩＮ信号はクランプされ、バッフ
ァされて復調ユニット（１１）に供給される。また、変
調ユニッ）　（１０）はＶＩＤＥＯＩＮ信号を処理して
２重２進エンコード情報（これは２重２進エンコードオ
ーデイオ情報またはその他のディジクルデータ）をその
有効ビデオ領域に分離出力し、そしてこのディジタル情
報をＥＣＬ（エミッタ結合ロジック）データ流に変換す
る。その後変調ユニット（１０）はこのシリアノ＞　Ｅ
　ＣＬデータ流を復調ユニット（１１）（後述する）に
供給される。また、変調ユニット（１０）は、５ＦＡＴ
エンコードデータの各ラインの始まりと関連した同期化
バイトＥ２Ｈを検出し、この同期化バイトの零のクロス
位置の中央を識別するＥ２５ＹＮＣＨＤＧＢ信号を復調
ユニット（１１）に供給する。

復調ユニッ）　（１１）において、復調ユニット（１０
）からのシリアルＥＣＬデータはシリアルＴＴＬデータ
の流れに変換され、それからパラレルの形に変換され、
ＣＰＵ　（１２）　　からの制御信号に応答して蓄積用
メモリユニット（１４）に送られる。５ＦＡＴエンコー
ドデータの各ラインヘッダについてＣＲＣチエツクが行
なわれ、データの各関連するラインが有効であるかどう
かの報告がＣＰＵ　（１２）　　になされる。また復調
ユニッ）（１１）は変調ユニッ）　（１０）からのクラ
ンプビデオ信号を処理して白基準レベル信号（ｉＶＩＨ
ＴＥＲＥＦ）　　を発生し、これは変調ユニッ）　（１
０）に供給され、ＶＩＤＥＯＩＮ信号から２重２進エン
コードデータを再生する過程で使用する適当なスライス
基準を確率するため使用される。

ＣＰ［Ｉ　（１２）からの制御信号に応答して、ＥＣＣ
処理器（１５）はメモリュニッ）　（１４）に記１．α
されたデータの誤り率を決定し、斯るデータを誤り訂正
する。

ＥＣＣ処理器（１５）はここでＥＣＣ２として示す慣用
の誤りコードを使用してデータを処理する。［ＥＣＣ処
理器（１５）からの誤り訂正データはメモリユニット（
１４）に戻され、その後適当な時間にフォーマットユニ
ット（１７）に供給される。第１モードで動作時フォー
マットユニット（１７）はメモリユニット（ト１）から
のパラレルデータをＳＦＡエンコードパラレルデータに
変換し、ＳＦＡデータをシリアルＳＦＡデータ流に変換
し、シリアルＳＦＡデータ流を変調ユニット（１０）に
供給する。第２モードで動作時フォーマットユニツ）　
（１７）はメモリユニット（１４）からのデータを５Ｆ
ＡＴエンコードパラレルデータに変換し、Ｓ　Ｆ　Ａ　
Ｔデータをシリアル５ＦＡＴデータ流に変換し、シリア
ル５ＦＡＴデータ流をフォーマットユニット（１７）に
供給する。フォーマットユニット（１７）は安定化され
たクロック信号（好ましくは位相ロックループ発振器（
１３）からの８！、１ｌｌｚまたは２！、！Ｈｚのクロ
ック信号）を受ける。また発振器（１３）は安定化され
たクロック信号（好ましくは３　：、ｌ　ｌセのクロッ
ク信号）を復調ユニット（１１）に供給する。

ビデオ変調ユニッ）　（１０）はフォーマットユニット
（１７）からの５ＦＡ（またはＳ　Ｆ　Ａ　Ｔ　）フォ
ーマツトンリアルデータ流をビデオテープレコーダまた
はビデオディスクの複写ユニットで記録するのに適当な
ビデオ信号（ＶＩＤＥＯＯＭＩＴ）　　に変換する。

第３図は復調ユニッ）（１１）の好適実施例のブロック
図である。復調クロック位を目選択ユニット（１０４）
　　は変調ユニット（１０）で発生されたＥ２５ＹＮＣ
ＥＤＧＢ信号（及びその反転信号）及びクロック信号（
好ましくは周波数８ＭＨｚを有する）を受ける。クロッ
ク位相選択ユニット（１０４）　　は好ましくは８！、
＋Ｈ２のクロック信号を受け、夫々異なる量だけ遅延さ
れた１組の遅延クロック信号を出力するマルチテープ有
効遅延ラインを有する。ε２５ＹＮＣＥＤＧＥ信号はデ
ータの各ラインで第１のＥ２Ｈ同期化バイトの第７ビツ
ト（第１５（ａ）図参照）の中央を識別する。

クロック位相選択ユニット（１０４）　　はε２５ＹＮ
ＣＥＤＧε信号を用いてデータの５ＦＡＴエンコードラ
インの１１０　番璽のピントの受腹りと一致する時間に
復調器クロンクカウンタをカウント数１１０（データＤ
Ｓ　Ｆ　Ａ　Ｔエンコードラインの１１０　番目のビッ
トに対芯：に閉じ込め、復調器クロックをＳ　Ｆ　Ａ　
Ｔデータと司朋させる。

クロック位相選択ユニッ）　（１０４＞　　の好適実施
り１を第３（ａ）図に示す。テープ有効遅延ライン（Ｅ
４）はテープ当り１５ｎｓ遅延をもった８個の遅延クロ
ック信号をオフタルＤ型ラッチ回路（１０４ｔｌ）及び
デー夕選択回路（１０４ｆ）に出力する。ラッチ回路（
１０４ｂ）の他の入力はＥ２５ＹＮＣＥＤＧε信号であ
る。ラッチ回路（１０４ｂ）の出力は優先エンコーダ（
１０４Ｃ）に供給される。エンコーダ（１０４Ｃ）から
の４ビットの各出力は反転され、それから４ビツト値比
較器（１０４ｄ）に供給される。また、同期アップダウ
ンカウンタ（１０４ｅ）の出力は比較器（１０４ｄ）に
供給される。回路（１０４ｅ）に示されたプリセットカ
ウントビットＤ。

〜Ｄ３　を受ける。比較器（１０４ｄ）への２つの人力
信号（各々４ビツト）が同じ数を表わすとき、この状態
を示す信号がインバータ（１０４ｇ）を介してナントゲ
ート（１０４ｈ）に送られる。クロックパルスは５ＦＡ
Ｔビデオ信号の水平ライン周期と対応する周期でナンド
ゲー）　（１０４ｈ）の他方の入力端に周期的に供給さ
れる。ナンドゲー）　（１０４ｈ）の出力は図示の如く
回路（１０４ｅ）のクロック信号端子に供給される。

回路（１０１１ｅ）から回路（１０４ｄ）への人力が回
路（１０４Ｃ）から回路（１０４ｄ）への人力より大き
い数を表わすかどうかを示す信号が回路（１０４ｅ）の
アップダウン入力端に送られる。カウンタ（１０４ｅ）
による４ビツト（Ｂ、〜Ｂｌ）の出力の３ビツト（Ｂ、
、Ｂ、及びＢ２）は図示の如く回路（１０４ｆ）に供給
される。

クロック位相選択ユニット（１０４）　からのクロック
信号はメモリアドレスカウンタ（１０５）　　　シリア
ル／パラレル変換器（１０７）　　　ＣＲＣチエツクユ
ニット（１０８）　　　ヘッダレポートレジスタ（１１
２）　　　ライン／フレームカウンタ（１０９）　　へ
供給される。またカウンタ（１０９）　　は回路（１０
２）　　からＴＴＬシリアルデークからＦＯＨｅｘ検出
器（１０３）　　で生じた信号を受け、各信号はＦＯＲ
同期バイト（第１５（ａ）図を参照して説明される）の
発生を示す。ライン／フレーム信号ユニット（１１３）
　　はカウンタ（１０９）　　で生じたラインカウント
及びフレームカウント信号を受ける。カウンタ（１０９
）　　からのラインカウント及びフレームカウント信号
に応答して信号ユニッ）　（１１３）　　は５ＦＡＴデ
ータの１フレームの第１フイールドで３つのデータブロ
ックの第１の開始を示すＢＬＯＣＫ　５ＴＲＯＢＢ信号
を発生する。ＢＬＯＣＫ　５ＴＲＯＢＢ信号はＥＣＣシ
ーケンサ（１６）及びメモリュニッｌ−（１４）に供給
される。

メモリアドレスカウンタ（１０５）　　はアドレス信号
（ＡＤＤＲＥＳＳ）　を発生して、これ等をヘッダメモ
リ（１１０）　　及びＣＰＵ（１２）　　に供給する。

変調ユニット（１０）からのシリアルＥＣＬデータはユ
ニット（１０２）　　に供給されここで、ＴＴＬシリア
ルデータに変換される。ＴＴＬデータはユニッ）　（１
０２）からシリアル／パラレル変換器（１０７＞　　、
ＣＲＣチエツクユニット（１０８）　　及びＦＯＨｅｘ
検出器（１０３）　　に供給される。

シリアル／パラレル変換器（１０７）　　からのバラレ
ルデークはラッチ回路（１１１）　　に供給され、ラッ
チ回ソ各（１１１）　　からのバラレルテ゛−タ（ＤＡ
Ｔ八）はヘッダメモＩＪ（１１０）　　及びメモリユニ
ット（１４）　　（第２図）に供給される。

ＣＲＣチエツクユニット（１０８）　　はユニット（１
０２）から供給されるシリアルＴＴＬデータ流のヘッダ
データをチエツクし、データの有効性を示す信号（ＩＳ
号ＥＲの反転信号）をフレームマスクロジックユニット
（１０６）及びヘッダレポートレジスタ（１１２）に送
る。ＣＰＵ（１２）　からのＣＰＵ制御信号（第１０図
に示すＣＰｔ！　Ｃ０ＮＴＲ０Ｌ　及び第１０ら）図に
示す１０　ＥＲＳＭＰＬ）はレジスタ（ｉ１２）　　を
してＣＰｔ１（１２）　　ｌ；ｌ：ＣＰＵ制御信号で決
められるフォーマットでヘッダレボ−）　（ｃＰｔｌＤ
ＡＴＡ）　　を送らせる。

第３（ｂ）図はＣＲＣチェックユニッ）　（１０８）　
　及びヘッダレポートレジスタ（１１２）　　の好適実
施例のブロック図である。ＣＲＣチエツク動作は好まし
くは７４Ｆ４０２回路である集積回路（１０８ａ）で慣
用の方法で行なわれる。この動作の結果として回路（１
０８ａ）で発生された誤り訂正信号（信号ＥＲの反転信
号）は誤りが検出されなければ論理的に“１″、誤りが
検出されれば論理的に“０”である。この誤り蓄積レジ
スタ（１０８ｃ）に供給され、このレジスタ（１０８ｃ
）は図示の如＜ＭＦＩＪレジスタ（１０８ｄ）と結合さ
れている。各レジスタ（１０８Ｃ）及び（１０８ｄ）は
好ましくはＬＳ２９９の集積回路である。第３（ｃ）図
は第３（ｂ）図の回路で処理される種々の信号のタイミ
ング関係を示す。

回路（１［］（］）　　は変調ユニット（１０）から受
けたクランプＳＦへ丁ビデオ信号の各フレームのライン
１８及び１９を占めるホワイトフラグ信号をサンプルホ
ールドする。回路（１００）　　からの（り旧ＴｔＥ　
ＲＥＦＥＲＥＮＣ［Ｅ　信号は変調ユニッ）（１０）の
回路（２００）　　に供給される。

ホワイトフラグ検出器（１０１）　　が有効なホワイト
フラグ信号の発生を検出するとき、検出器（１０１）は
適当な信号をフレームマスクロジックユニ・ソト（１０
６）に送る。ロジックユニット（１０６）　　はまたＣ
Ｒ［：チェックユニッ）　（１０８）　　で行われたデ
ータ有効チエツクの結果を示すＣＲＣチェックユニツ）
　（１０８）からの信号を受ける。シリアル／パラレル
変換器（１０７）　　からのパラレルデータ流のヘッダ
ラインのライン数（すなわち第１５（ｂ）図に示す各ヘ
ッダラインのバイト１５１．２７９　及び４０７　のラ
イン数）がカウンタ（１０９）　　からのライン数クロ
ック信号のライン数に一致するとき、ライン数比較器（
１１５）　　はまたＶＡＬＩＤ　１ＯＬＩＮＥ　Ｎ［１
ＭＢＥＲ信号ヲロシックユニット（１０６）　　に供給
する。

次のアルゴリズムによれば、ロジックユニット（１０６
）　　はマスキング信号（ＭＡＳＫ）を発生し、それ等
をＣＰＵ　（１２）　　に供給してＣＰＵ　（１２）　
　からフォーマットユニット（１７）のヘッダＲＡＭ（
３００）へ供給される新しいヘッダ信号の発生に使用す
る。このアルゴリズムは特にＮＴＳＣフォーマットの５
ＦＡＴ信号に適用できる。が、ＰＡＬフォーマットのＳ
　Ｆ　Ａ　Ｔ信号に容易に識別できる方法で変形しても
よい〆。各フレームのライン１〜２２は常にマスク　（
ブランク）されている。

ホワイトフラグ検出器（１０１）　　がフレームのライ
ン１８及び１９で有効なホワイトフラグ信号を検出すれ
ば、またフレームのライン２３及び２４はマスクされ、
ＣＲＣチエツクユニット（１０８）　　が誤りのないデ
ータを示すならば、全フレームがマスクされろつホワイ
フラグ検出器（１０１）　　がライン１８及び１９で有
効なホワイトフラグを検出せず、更にＣｔｌＣチェック
ニニット（１０８）　　が誤りのないデータを示すなら
ば、ライン数比較器（１１５）　　ハＶＡ１．ＩＤ　Ｉ
ＯＬＩＮＥ　ＮＤＩ、１８ａＨ＝号をロジックユニット
（１０６）　　に供給し、全フレームはマスクされる。

ＥＣＬ／ＴＴＬ変調回路（１０２）　　は変調ユニット
°（１０）の回路（２０３）　　からＥＣＬ信号対（Ｄ
ＡＴＡ信号とその補数）を受け、この信号対をシリアル
ＴＴＬデータ流に変換する。適当なＥＣＬ／ＴＴＬ変換
回路をその分野で周知のものから選択してもよい。

変調ユニット（１０）の好適実施例を第４図に示す。

ビデオテープ再生ユニット（９）からのビデオ信号はビ
デオクランプ回路（２０５）　　に供給され、このヒ゛
デオ信号の遅延されたものがまたビデオクランプ回路（
２０？）　　に供給される。ビデオクランプ回路（２０
５）からのクランプビデオ信号は回路（２０１）　　及
び（２０４）に供給され、バッファ回路（２０６）　　
でノイ・ソファされ、それから復調ユニット（１１）内
の回路（１００）　　及び（Ｌｏｔ）　　に供給される
。ビデオクランプ回路（２０８）からのクランブフ′ラ
ックパースト１言−号（ＢＬ八へＫＢＩｌｉｔＳＴ　又
はＢＢ＞　　と共にビデオクランプ回路（２０７）から
のクランプされ、遅延されたビデオ信号はヒ゛デオスイ
ッチ（２０９）　　に供給される。また、ヒ゛ヂオクラ
ンブ回路（２０８）　　からのブラソクノ＜−スト信号
はシンクストリッパ回路（２１０）　　に供給され、こ
こで同期信号（ｃＯＭＰ　５ＹＮｃ）　　を発生するの
に用いられる。その後ＣＯＭＰ　５ＹＮＣ信号は位（口
口・ツクル−プ発振２ｇ（１３）に供給され、ここで安
定化されたクロック信号を発生するのに使用される。

スライスレベルセットユニット（２００）　　は復調ユ
ニッ）（１１）のサンプルホールド回路（１００）　　
から供給されるＷ、ＨＩＴＥ　ＲεＦ信号を普通の方法
でサンプルし、回路＜２０５）　　からのクランプビデ
オ信号から２重２進エンコードデータを再生する過程で
使用するのに適当な上側及び下側スライス電圧基準を確
立する。上側及び下側スライス電圧基準は加算ユニッ）
　（２０１＞　　に供給される。また、選択された中間
電圧値を持つ中央スライス電圧基ｔ４ｔがスライスレベ
ルセソトユニッ）　（２００＞で取り出され、Ｅ２１ｌ
ｅｘ検出□□□（２０４）　　に供給される。

加’Ｊユニット（２０１）　　はスライスオフセ・’　
！−″！、ヒデュアル出力をもつビデオ差動増幅器であ
る。和算ユニ７）（２０１）　　からの信号は、比較器
（２０２＞　　及びＥＣＬデータ算出回路（２３）に供
給され、ここで上側スライス信号が下側スライス信号と
共に（イクスクルーンブＯＲゲートで）排他的論理和の
処理がなされてＩＥｃＬデータを得る。回路（２３）か
らの−ＬＤＡＴＡ及びその反Ｆ云データ（−ＤＡＴＡ）
　　から成るＥＣＬデータ信号対は復１凋ユニッ）　（
１１）に供給される。

ε２　ｆｌｅｘ積出器（２０４）　　の好適実施例を第
４（ｂ）図に示す。スライスレベルセットユニット（２
１０）　　からの中間基準電圧及びビデオクランプ回路
（２０５）　　からのクランプビデオ信号は検出器（２
０４）　　で次のように処理される。８２＋１がハイレ
ベルのとき検出器（２０４）　　の比較器がイネーブル
され、検出器（２０４）からのε２５ＹＮＣＥＤＧＥ信
号は、第１５（ａ）図に示すヨウに、データの各ライン
における第１のε２１１同期バイトの第７番目のビット
中央を識別する。クロック位相選択ユニット（１０４）
　　はこの８２５ＹＮＣＥＤＧＥ信号を用いて復調器ク
ロックカウンタを上述の方法で閉じ込める。

フォーマットユニット（１７）で（後述される方法で）
発生した誤り訂正した２重２進エンコード５ＦＡＴデー
タを用いてビデオ搬送波をデータ変換回路（２１２）　
　で変調し、ビデオスイッチ（２０９）　　に到達する
前にデータ変換回路（２１２）　　からのビデオ信号を
回路（２１３）　　で濾波し、クランプする。同様に、
フォーマットユニッＨ１７）で（後述される方法で）発
生した誤り訂正したＳＦ八へ−タを用いてビデオ搬送波
をデータ変換回路（２１４）　　で変調し、ビデオスイ
ッチ（２０９）　　に到達する前にデータ変換回路（２
１４’）　からのビデオ信号を回路（２１５）　　で濾
波し、クランプする。

選択信号５ＩＥＬεＣＴに応答してスイッチ（２０９）
　　はこれに供給された４つのビデオ信号（ＶＩＤＥＯ
，Ｂｅ、　５ＦＡＴ。

５ＦＡ）のうちの任意の選択された１つをビデオバッフ
ァ回路（２１１）　　に供給する。

次に第２図のフォーマットユニッ）　（１７）の好適実
施例を第５図を参照して説明する。選択信号ＳＦＡ／Ｓ
Ｆ八Ｔ及びＮＴＳＣ／ＰＡＬがＣＰＵからフォーマ・ソ
トユニット（１７）のモード選択回路（３０４）　　に
供給される。

旺へ／Ｓｌ’ＡＴ信号がＳＦＡモードの動作を示すとき
、モード選択回路（３４）はモード選択信号をラインカ
ウンタ（３０５）　　及びフレームカウンタ（３０８）
　　に送り、カウンタ（３０５）　　及び（３０８）　
（及びユニット（１７）の他の回路）に指令して、メモ
リュニッ）　（１４）からのバラレルテ゛−タ（ＤへＴ
へ）ヲＳＦＡエンコード′バラレルデークに変換し、Ｓ
ＦＡデータをシリアルＳＦＡデータ流に変換し、シリア
ルＳＦＡデーク流を変調ユニット（１０）に供給する。

ＳＦ八へ５ＦＡＴ信号が５ＦＡＴモードの動作を示すと
き、モード選択回路（３０４）　　はユニッ）　（１７
）の回路に指令してメモリュニッ）　（１４）からのデ
ータを５ＦＡＴエンコードパラレルデータに変換し、５
ＦＡＴデータをシリアル５ＦＡＴデーク流に変換し、シ
リアル５ＦＡＴデーク流をユニット（１７）に供給する
。同様にＮＴＳＣ／ＰＡＬ信号の状態に応じて、モード
選択回路（３０４）　　はユニ、）（１７）の回路に指
令してメモリュニッ）　（１４）からのデータをＮＴＳ
ＣまたはＰΔＬフォーマットのいずれかに変換する。

フォーマットユニット（１７）のラインカウンタ（３０
５）　　　フレームカウンタ（３０８）　　　ブロック
メモリアドレスカウンタ（３０７）　　は、夫々位相ロ
ックループ発振器（１３）から安定化したクロック信号
（好ましくは８ＭＩＩｚまたは２Ｍ１ｔｚのクロック信
号）を受ける。モード選択回路（３０４）　　からのモ
ード選択信号により決定されたモードで、ラインカウン
タ（３０５）ｊまクロック信号をラインパターンＲＯ、
ｉ、Ｉ　（３０６）に送り、フレームカウンタ（３０８
）　　はクロック（言号をフレームパターンＩｔＯ！、
＋（３０９）に送り、ＲＯＭ（３０６）及び（３０９）
を付勢して好適なタイミングのモード選択信号（ＳＥＬ
ＥＣＴ信号）をヘッダＲＡＭ　（３００）、パラレル／
シリアル変換回路（３０１）　　　ＩＪ−ダシンク源（
３０３）ブロックメモリアドレスカウンタ（３０７）　
　に送る。

ブロックメモリアドレスカウンタ（３０７）　　はモー
ド選択回路（３０４）　　で特定したフォーマットをも
つビデオ信号の有効ビデオ領域のフィールド内でデータ
のブロックを識別するアドレス信号を出力する。

カウンタ（３０７）　　からのアドレス信号はヘッドＲ
ＡＭ（３００）　　に供給される。

メモリュニッ）　（１４）からのパラレルデータはリー
グ／ンク源（３０３）　　からのリーダシンク情報と組
合わされ、且つヘンダＲへ１，１（３００）からのへラ
ダデータと組合わされる。ヘッダデータはＣＰＵ　（１
２）　　からヘンダＲΔ＋、＋（（３００））に供給さ
れ、カウンタ（３０７）　からＲＡＭ（３００）により
受けたアドレス信号のシーケンスによって読み出される
までＲＡ）、＋（３００）に蓄積される。

メモリユニット（１４）からのパラレルデータ、ヘッダ
データ及びリーダシンク情報は、（ＲＯｌ、＋（３０６
）及びＲ［］Ｍ（３０９）から出力される５ＥＬ８ＣＴ
信号により決定されるよう１ご）　　　ＳＦＡまたはＳ
Ｆ八八ツフォーマットたはＰＡＬまたはＮＴＳＣフォー
マットをもつシリアルデータ流に組合わされる。シリア
ルＳＰＡデータ流がユニッ）　（３０１）　　から出力
されるモードでは、斯るＴＴＬシリアルデータ流は変調
ユニッ）　（１０）に送られ、回路（２１４）　　で変
調される。５ＦＡＴフオーマツト（但し２重２進エンコ
ードされてない）でシリアルデータ流がユニッ［３０１
）　　から出力されるモードでは、斯るシタアルデータ
流は２重２進変換ロジツクユニツト（３０２）　　に送
られ、普通の方法で２つの５ＦＡＴデータ流（ＤＯ５Ｆ
ＡＴ　ＤＡＴＡ及び０１５ＴＡＴＤＡＴＡ）に変換され
、これは共に加算されて２重２進エンコード５ＰＡＴシ
リアルデータ流を発生する。

ロジックユニッ）　（３０２）　　により出力された信
号は変調ユニッ）　（１０）に供給され、回路（２１２
）　　で加算され、変調される。

第６図は第２図に示したメモリユニット（１４）の好適
実施例である。復調ユニッ［１１）からのパラレルデー
タはデータマルチプレクサ（４０１）　　で受信される
。偶数ブロックに対応するデータは、ユニッ）　（４０
１）　　内の奇数ブロックに対応するデータから分離さ
れ、ユニツ）　（４０１）　からの偶数及び奇数ブロッ
クデータは共にメモリバンクユニット（４０４）に書き
込まれる。第６図に示すように、メモリバンクユニッ）
　（４０４）　　は好ましくは８個のメモリバンクを有
する。データはメモリバンクユニット（４０４）　　か
ら読み取り、ユニット（４０１）　　でマルチプレクサ
し、それからＥＣＣ処理器（１５）　（データが未だ誤
り訂正されてなければ）または変調ユニット（１０）　
（既に誤り訂正が行なわれていれば）に供給してもよい
。ＥＣＣ処理器（１５）からの誤り訂正データはまたユ
ニット（４０１）で受けられ、ユニット（４０１）　　
でその偶数ブロック成分に分離され、メモリユニット（
４０４）　　に供給される。

復調ユニット（１１）からのＢＬＯＣＫ　５ＴＲＯＢε
信号（データの各フィールド内でデータの３つのブロッ
クの各々のスタートを示す。第７図を参照して以下に詳
述する。）はブロック選択ユニッ）　（４０３）　　に
供給され、ユニッ）　（４０３）　　からのパラレルデ
ータ流出力はメモリユニット（４０４）　　に供給され
る。

εＣＣ処理器（１５）からのアドレス信号はアドレスマ
ルチプレクサ（４００）　　で偶数及び奇数成分に分離
され、メモリュニッ）　（４０４）　　に供給される。

同様に復調ユニット（１１）からのアドレス信号はアド
レスマルチプレクサ（４００）　　で偶数及び奇数成分
に分離されメモリユニット（４０４）　　に供給される
。

ＣＰｔ１アクセスマルチプレクサ（４０２）　　はＣＰ
［Ｉ　（１２）からデータを受け、そのデータを偶数及
び奇数ブロック成分に分離し、そしてその偶数及び奇数
ブロック成分をメモリュニッ）　（４０４）　　に供給
する。

メモリユニット（４０４）　　から読み出された：°出
数ブロックデータはマルチプレクサ（４０２）　　でマ
ルチプレクサレ、ＣＰＵ（１２）　　ニ供給される。Ｃ
ＰＵ　（１２）　　からのアドレス信号はマルチプレク
サ（４０２）　　で偶奇ブロック成分に分離され、マル
チプレクサ（４０２）　　からメモリユニット（４０４
）　　に供給される。

第７図は第２図のＥＣＣ処理器（１５）及びｅｃｃシー
ケンサ（１６）の好適実施例である。第８図は第７図の
ＣＩＲＣ計算回路（５０１）　　の詳細なブロフク図で
ある。

メモリユニット（１４）のマルチプレクサ（４０１）　
　からのデータはレジスタ（５０８）　　で受信され、
シンドローム発生器（５００）　及びモジュロ２加算ユ
ニツト（５０２）　　に供給される。各５ＦＡＴフレー
ムのデータは２フイールドにグループ化され、各フィー
ルドは３つのデータブロックから成る。各データブロッ
クは１１５グループから成り、各グループは３２バイト
から成る。３２バイトの各グループは２４の生データバ
イトプラス４つの（内部層）Ｃ２パリティバイト及び４
つの（外部層）Ｃｌパリティバイトから成る。４つの０
２バイト及び４つの０１バイトはεＣＣ２コードの一部
であり、一方、２４の生データバイトは代表的にはＥＣ
ＣｌエンコードしたＳＦ八へ−タである。

ＥＣＣ２誤りコードがクロスインタリーブリードソロモ
ンコードである好適実施例において、エンコーディング
の各層では、エンコードされたデータの各ブロックの全
部で３６８９　（３２Ｘ１１５）バイトはスクランブル
すなわちインクリーブされる。従って、ビデオテープ上
の短期間のドロップアウトは１グループに数バイト欠落
させるよりむしろ数グルーブにｌバイト毎欠落させる。

ＥＣＣ計算のため、８ビツトデータ値がガロア域として
処理され、これは周知の有限交差林端数システムである
。この特定のガロウ域では２値の加算はビットとの関連
で云えばイクスクルーシブＯＲ動作により行われる。各
グループに関連して４つの多項式シンドロームがデータ
から計算され、ＥＣＣ公式に入れられて、現在の誤りの
数とその場所を決定する。グループ当り１つまたは２つ
の誤りのいずれも第７図〜第１０図を参照して説明する
好適実施例で訂正される。

グループを訂正するために、εＣＣシーケンサ（１６）
はグループカウンタ（５０４）　及びバイトカウンタ（
５０５）　　を有するＲＡ！Ｊ（１４）　　のそのグル
ープのデータをアドレスする。カウンタ（５０４）　　
及び（５０５）　　からのアドレスはマツピングＲＯＭ
　（５０７）に供給され、ここでそれ等はインクリーブ
されたアドレスに転換される。

１ブロツクのデータの１１５グループの各々は４つの誤
り訂正“パス″を受ける。各パスは３６ステツプ動作で
ある。１つのパスの第１の３２ステツプ中、グループＮ
の各バイトは、前のぐループ（グループＮ−１）のシン
ドロームが巳ＣＣ計算器（５０１）で処理されている間
、シンドローム発生器（５００）に転送される。１つの
パスの最後の８ステツプでは、ＥＣＣ計算器（５０１）
からシフトレジスタ（５１０）〜（５１６）　　へ供給
された計算結果（誤りパラメータ信号Ｚ　Ｓ［ｌ＋　Ｚ
Ｓ３＋　ＺＡ＋　ＺＢ＋　ＺＣ＋　’　Ｉｎ　ｅｌｌ、
１２１　ｅｉ２　＋Ｊ２及びｅ、２）はＥＣＣシーケン
サ（１６）のステートマシーンで使用され、前のグルー
プ（グループＮ１）の２つの欠落したデータバイトまで
をアドレスし、訂正する。現在のグループアドレスは引
算器（５０６）　　で減らされ、個別のバイト場所はレ
ジスタ（５１９）　　またはレジスタ（５２０”）　　
に与えられ、訂正値“ｅ　は加算器（５０２）　　でＲ
Ａ！、１（１４）　　の選択した場所からそこに供給さ
れたデータに加算され、その和（訂正データ）はレジス
タ（５０３）　　に蓄積され、この訂正したデータはＲ
ＡＭ（１４）　　の同じ場所に戻って書き込まれる。

第９図のタイミング図に示すように、１グループに対す
る４つのパスの各組は、外部層Ｃ１を用いる第１パス（
ｃＩ　ＰＡＳＳＩ）、これに続く内部層Ｃ２を用いる第
２パス（ｃ２ＰＡＳＳＩ）、これに続く外部層ＣＩを用
いる第３パス（ｃＩ　ＰＡＳＳ２）、これに続く内部層
Ｃ２を用いる第４バス（ｃ２ＰＡＳＳ２）から成る。Ｃ
２パスは各Ｃ２パスが３２バイトよりむしろ３８バイト
のみ処理する点でＣＩパスと異なる。４つのＣ１パリテ
ィバイトはＣ１パス内でのみ処理され、Ｃ２パス内では
処理されない。第１０図に示すように、第１の４つのメ
モリ読み出しサイクル（ＥＣＲＤ）　　はＣ２バスでは
行われ一二い。また、ＲＯ，’、Ｉ（５０７）内の第１
のインタリーブ表：こ＜Ｃｌパス用に選択され、ＲＯ’
；＋（５０７）内の第２のインクリーブ表がＣ２パス用
に選択される。

シンドロームＳ。、　Ｓ、、　Ｓ２　及ヒＳ３　はシン
ドローム発生器（５００）　　内のハードウェアである
マルチプライヤ−アキュムレータにより、次の公式に従
って計算される。

ここでａはガロア域ＧＦ（２’）の要素であり、Ｗｌは
受信したデータすなわちＣＩパスに対してｎ”３２゜Ｃ
２パスに対してｎ＝２８である。これ等のシンドローム
はεＣＣ計算器（５０１）　　に供給される。

第３図はεＣＣ計算器（５０１）　　のブロック図であ
り、誤りパラメータ信号Ｚｓｏ、　２５１　ＺＡ、　Ｚ
Ｂ、　Ｚ＝、　ｉ＋。

０口、　１２．　ｅ＋２＋　　ｊ２　及びｅｊ２を計算
するためのがロア計算要素を示す。各計算要素は１１〕
〜、１を用いて普ｊの方法で満たされる。パラメータｔ
１ｉ：１つの誤りのみの場合における欠落ハイドの場所
であり、一方パラメータ１２　及び」２はこの誤りの場
合の欠落バイトの場所である。パラメータ巳５．。

Ｃ１２支びｅ、２；ま欠落ハイドに付加すべき訂正渣で
ある。計算要素（６００）　　の各々は人力ツーイトが
零に等しいかどうかを示す単一のビット出力である。

計算要素（６００）　　により出力される５ピツ）（Ｚ
ＳＯ１ＺＳ３．　ＺＡ、　Ｚｎ及びＺ。）　　ハＬ％す
場所（ｌ＋＝２．及びＪ２）がグループの範囲内にある
かどうか（すなわちそれ等がＣ１パスに対して３２より
少ないかまたはＣ２パスに対して２８より少ないかどう
か）を検知する３渣比較器（図示せず）の出力と共にレ
ジスタ（５１０）　　で訂正される。レジスタ（５１０
）　　の読み出しｊこより、ユニット（１６）のステー
トマシーンは次のルールに従って誤りの数を決定できる
。Ａ＝ＢＣ＝Ｏ及びＳ。−８３＝０ならば誤りはなく、
ＡＢ＝Ｃ＝ＯてＳ。又はＳ３　が０に等しくなければ、
１つの誤りがあり、ＡまたはＢまたはＣが０に等しくな
ければ、２つの誤りがある（ここで、Ａ　”　Ｓｏ　Ｓ
２＋（Ｓｌ）２．　Ｂ　”　ＳＩ　Ｓ２＋　Ｓｏ　Ｓ３
及びＣ＝Ｓ、Ｓ３＋（Ｓ２）２である）　　レジスタ（
５１０）　　は（第１０図に示すように）各パスの２９
番目のステップで読み出され、各パスの残りの７つのス
テップ：ま発見された誤りの数に依存する（すなわち、
１つまたは２つの誤りは訂正され、一方誤りがないかま
たは２より大きな誤りがあれば何もしない）。

各ブロックを訂正するための４つのパスシーケンスの利
点は以下の如くである。第１の外部訂正法（第１のＣｌ
パス）はある誤りを訂正し、ある訂正できないグループ
を発見できる。次のパス（第１のＣ２パス）はこれ等の
グループのいくつかを第２のＣｌパスにより訂正可能と
させ、一方Ｃ２を使用して訂正できないその他のグルー
プを発見する。

第２のＣｌパスはそれ等が第２のＣ２パス中０２を使用
して訂正できるようにグループのいくつかを順に改善す
る。

４つのパスの各組は復調ユニッ）　（１１）からのＢＬ
ＯＩ：Ｋ　５ＴＩＩＯＢＥ信号を受けて開始され、この
信号はＲＡ）、１（１４）　　のメモリブロックが訂正
されないデータで一杯であり且つ訂正を持っていること
を示す。

シーケンサ（１６）は位相ロックループ発振器（１３）
からの４Ｍ）Ｉｚのクロック信号を受ける。このような
４）、目セのクロック信号は訂正装置に４．１５ｍ５内
で（・すなわち次のブロックが満たされる前に）メモリ
のブロックで４つのパス全てを完了させる。

この発明の好適実施例の上述の説明は単にこの発明の例
示にすぎない。構成及び動作の詳細の種々の変更をこの
発明の範囲内でなし得るものである。

Ｃ発明の効果〕 ２重に誤りエンコードされた５ＦＡＴ人力信号から２重
に誤りエンコードされた５ＦＡＴフオーマツトビデオは
号を発生でき、特にビデオディスクマスクリングンステ
ムで有用である。また、ライン上で実時間；こ自動的に
誤り訂正、誤り検出を行うこと力くで　き　る　。

、）Ｊ　’ｆ＋ｉ　　ノ）　゛・百　：セＬ　な　税　
明’；’；　１謝、ま二の発明を実施するビデオデ、イ
スクマス、νリングンステムのブロック図、第２図はこ
の発、男の訂正回路の好適実施例のブロック図、第３ズ
Ｉは第２図の復調ユニットのブロック図、第３（ａ）図
は第３図のブロック（１０４）　　の好適実施例の回路
ゴ、第３〔ｂ）図は第３図のブロック（１０８）　　の
好適実１５例の回路図、第３図（ｃ）図は第３（ｂ）図
で処理されろ′〉孜の信号のタイミング関係を示す図、
第４図よ“７Ｓ２２１の変」ユニットのブロック図、第
４　（ａ）図は第４図の回路（２０１）　　の好適実施
例の回路図、第４（ｂ）図は第４図の回路（２０４）　
　の好適実施例の回路図、第５図は第２図のタイミング
ホールドのブロック図、第６図は第２図のメモリボード
のブロック図、第７図は第２図の誤り訂正回路のブロッ
ク図、第８図は第７図のＣＩＲＣ計算器のブロック図、
第９図は第７図の誤り訂正回路の動作で使用されるタイ
プの信号を示すタイミング図、第１０図は第７図の誤り
訂正回路の動作で使用されるタイプの信号を示すタイミ
ング図、第１１図はＳＦＡフォーマットを有し、′Ｊ）
＜つかのデータフォーマットかみ成るビデオ信号を示す
コ１，７１２１はＳト＼フォーマントを有するビデオ信
号の第１フレーム（５２５ラインを含む）を示す図、第
１３図は第１２図に示すフレームから成るラインのいく
つかを示す図、第１４図はＳＦＡフォーマントを有する
ビデオ信号の単一ラインを示す面、第１５図は５ＦＡＴ
フオーマ７）を有するビデオ信号の単一ラインを示す図
、第１５（ａ）”Ｕは第１５図の信号から成る２つの同
期バイトを示す図、第１５ら）図は第１５刀に示すライ
ンフォーマットを有し、５ＦＡＴフレームのヘッダライ
ンとして知られているビデオ信号の特定のタイプの一部
を示す図、第１６図は５ＦＡＴフオーマツトを有するビ
デオ信号の単一フレームを示す図、第１７図は慣用のビ
デオディスクマスクリングシステムのブロック図である
。

（１０）はビデオ変調ユニット、（１１）は復調ユニッ
ト、（１２）はＣＰＵ、（１３）は位相ロックループ発
振器、（１４）はメモリユニット、（１５）はＦＣＣ処
理器、（１６）はＥＣＣシーケンサ、（１７）はフォー
マットユニットである。

代 理 人 ト公 隈 秀 盛 図面の浄書（内容に変更なし） ＩＧ Ｆ＋Ｇ、４ ＦＩＧ、５ ＦＩＧ、６ ＥＣＣＣＣブーケエラー訂正ステートマシシＦＩＧ、１
２ 乎ｆＦＪ′ｅネｎｉ正害 （方式） １、事件の表示 ビデオｆ４号の誤り訂正方式 ３、補正をするＭ 事件との関係

Claims (1)

1. 【特許請求の範囲】 １、少なくともその有効ビデオ領域の１つに誤りエンコ
   ードされた２重２進ディジタルデータを持つビデオ信号
   の誤り訂正を行う装置であって、データメモリユニット
   と、 上記ビデオ信号から上記２重２進ディジタルデータを抽
   出する手段と、 上記抽出手段から抽出した２重２進ディジタルデータを
   受け、該抽出した２重２進ディジタルデータをパラレル
   ディジタルデータに変換し、上記パラレルディジタルデ
   ータを上記メモリユニットに記憶する手段と、 上記メモリユニットに接続され、該メモリユニットに蓄
   積されたディジタルデータを受け、該受けたディジタル
   データの誤り訂正を行い、該誤り訂正したデータを上記
   メモリユニットに戻す誤り訂正ユニットと、 上記メモリユニットから誤り訂正したデータを受け、該
   誤り訂正したデータから少なくともその有効ビデオ領域
   の１つで誤り訂正したデータを有する誤り訂正ビデオ信
   号を発生する手段と を備えたビデオ信号の誤り訂正装置。 ２、少なくともその有効ビデオ領域の１つに誤りエンコ
   ードされた２重２進ディジタルデータを持つビデオ信号
   の誤り訂正を行う方法であって、以下の各ステップを含
   むビデオ信号の誤り訂正方法。 （ａ）上記ビデオ信号から２重２進ディジタルデータを
   抽出するステップ、 （ｂ）上記抽出した２重２進ディジタルデータをパラレ
   ルディジタルデータに変換し、該パラレルディジタルデ
   ータをメモリユニットに記憶するステップ、 （ｃ）上記ステップ（ｂ）中、上記メモリユニットに記
   憶されたディジタルデータを読み出し、上記メモリユニ
   ットから読み出したディジタルデータの誤り訂正を行い
   、該誤り訂正したデータを上記メモリユニットに戻すス
   テップ、 （ｄ）上記メモリユニットから誤り訂正したデータを読
   み出し、少なくともその有効ビデオ領域の１つで誤り訂
   正したデータを有する誤り訂正ビデオ信号を発生するス
   テップ。