JPS6040569A - Ｐｃｍ信号の再生装置 - Google Patents
Ｐｃｍ信号の再生装置Info
- Publication number
- JPS6040569A JPS6040569A JP14636683A JP14636683A JPS6040569A JP S6040569 A JPS6040569 A JP S6040569A JP 14636683 A JP14636683 A JP 14636683A JP 14636683 A JP14636683 A JP 14636683A JP S6040569 A JPS6040569 A JP S6040569A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- pcm
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＰＣＭ信号を安定に再生するＰＣＭ信号の再
生装置に関するもので、特にｐ ｃ Ｍ信号がバースト
状に記録される場合に適したＰＣＭ信号の再生装置に関
するものである。
生装置に関するもので、特にｐ ｃ Ｍ信号がバースト
状に記録される場合に適したＰＣＭ信号の再生装置に関
するものである。
ビデオテープレコーダ（以下，ＶＴＲと略称する）の音
声ｆＰＣＭ信号に変換し、映像信号が記録されるビデオ
トラックの一部分に、このＰＣＭ信号全時間圧縮して記
録するシステムにおいて、再生時ＫＰ ＣＭ信号以外の
信号（映像信号や雑音）が入力されると、用いられてい
る誤り検出符号の能力によっては一定の確率で、正しい
データとみガされてしまうことがある。
声ｆＰＣＭ信号に変換し、映像信号が記録されるビデオ
トラックの一部分に、このＰＣＭ信号全時間圧縮して記
録するシステムにおいて、再生時ＫＰ ＣＭ信号以外の
信号（映像信号や雑音）が入力されると、用いられてい
る誤り検出符号の能力によっては一定の確率で、正しい
データとみガされてしまうことがある。
これ全防止するためにはＦ ＣＭ信号の正し一開始位置
及び終了位置を検出する必要がある。
及び終了位置を検出する必要がある。
この解決策の一つとして、ＰＣＭ信号の前後に、信号の
開始及び終了上水す特定の信号全記録Ｉ７ておく方法が
考えられている。すなわち、開始信号全検出することに
よりＰＣＭ信号処理回路全入力可能状態に設定し、この
後に再生されるＰＣＭ信号のデータ部分を処理し、終了
信号の検出とともにその処理全終了させるわけである。
開始及び終了上水す特定の信号全記録Ｉ７ておく方法が
考えられている。すなわち、開始信号全検出することに
よりＰＣＭ信号処理回路全入力可能状態に設定し、この
後に再生されるＰＣＭ信号のデータ部分を処理し、終了
信号の検出とともにその処理全終了させるわけである。
この場合は、明らかなように、とれらの開始及び終了信
号が正［７く検出されなければ正しいデータ処理が行な
われないので、ＰＣＢ信号処理の立場から考えると、上
記の開始卦よび終了信号がドロップアウト等のエラー発
生により失われてｌ−ようことを考慮し、前記開始、終
了信号音、できるたけ長い時間、つ壕り広い幅にわたっ
て記録しでおくことが望しい。
号が正［７く検出されなければ正しいデータ処理が行な
われないので、ＰＣＢ信号処理の立場から考えると、上
記の開始卦よび終了信号がドロップアウト等のエラー発
生により失われてｌ−ようことを考慮し、前記開始、終
了信号音、できるたけ長い時間、つ壕り広い幅にわたっ
て記録しでおくことが望しい。
しかしながら、第１図に示すような時間関係にＰ ＣＡ
Ｉ信号１と、映像信号２とが配置されるため、前述の開
始信号３、終了信号４全含めたＰＣＭ信号部が長時間記
録されると、ロータリートランスのクロストーク等によ
り、映像再生中の反対チャンネルに悪影響上皮すように
なる。
Ｉ信号１と、映像信号２とが配置されるため、前述の開
始信号３、終了信号４全含めたＰＣＭ信号部が長時間記
録されると、ロータリートランスのクロストーク等によ
り、映像再生中の反対チャンネルに悪影響上皮すように
なる。
また、第１図に示す映像切換イめ一部５が、実線で示す
正規の位置より、点線で示すように、ＰＣＢ信号側にず
れてしまった場合には、正規の時の再生映像信号６とし
て、７に示すようにｐｃｐｔ信号の一部が再生されてし
まい、画面上にノイズとなって現れる。
正規の位置より、点線で示すように、ＰＣＢ信号側にず
れてしまった場合には、正規の時の再生映像信号６とし
て、７に示すようにｐｃｐｔ信号の一部が再生されてし
まい、画面上にノイズとなって現れる。
このような位置ずれは、特に家庭用ＶＴＲ（／Ｃとって
は避は難い現象であり、映像信号処理の立場からはＰＣ
Ｍ信号はなるべく短かく、かつ、映像信号との間隔が大
きく取られることが望まれていた。
は避は難い現象であり、映像信号処理の立場からはＰＣ
Ｍ信号はなるべく短かく、かつ、映像信号との間隔が大
きく取られることが望まれていた。
本発明ｈ Ａｉ＋述の欠点全除去するためになされたも
ので、その目的は％特別な信号７ｋＰｃＭ信号に付加す
ることなく、ＰＣＭ信号の終了位置を検出し、正確な信
号処理を行なうこと全可能とするＰＣＭ信号の再生装置
全提供することにある。
ので、その目的は％特別な信号７ｋＰｃＭ信号に付加す
ることなく、ＰＣＭ信号の終了位置を検出し、正確な信
号処理を行なうこと全可能とするＰＣＭ信号の再生装置
全提供することにある。
前記の目的全達成するために、本発明はＰＣＭ信号中の
各データブロックに付加されているアドレス信号、およ
び誤り検出符号の検出結果を用いて、ＰＣＡｆ信号部の
終了点の判断を行なうように構成した点に特徴がある。
各データブロックに付加されているアドレス信号、およ
び誤り検出符号の検出結果を用いて、ＰＣＡｆ信号部の
終了点の判断を行なうように構成した点に特徴がある。
以下に、図面全参照して、本発明の詳細な説明する。第
２図は本発明の一実施例を示すＰＣＭ信号の再生装置の
ブロック図である。
２図は本発明の一実施例を示すＰＣＭ信号の再生装置の
ブロック図である。
第２図において、復調回路１０はＰＣＭ信号部分を抜き
出した再生信号１９ヲ入力とし、その出力側は同期信号
検出保護回路１１０入力側に接続されている。この同期
信号検出保瞳回路１１の出力側は、誤り検出回路１２と
、この誤り検出回路の検出結果が判明するまでデータ全
保持しておくバッファメモリ１３と、各データブロック
のアドレス信号を保持するラッチ回路１４と、デ・イン
ターリーブ用メモリー１５のためのアドレス全生成する
アドレス回路１６０入力側とに夫々接続されてしる。
出した再生信号１９ヲ入力とし、その出力側は同期信号
検出保護回路１１０入力側に接続されている。この同期
信号検出保瞳回路１１の出力側は、誤り検出回路１２と
、この誤り検出回路の検出結果が判明するまでデータ全
保持しておくバッファメモリ１３と、各データブロック
のアドレス信号を保持するラッチ回路１４と、デ・イン
ターリーブ用メモリー１５のためのアドレス全生成する
アドレス回路１６０入力側とに夫々接続されてしる。
前記誤り検出回路１２の出力側は、バッファメモリ１６
とラッチ回路１４の入力側に接続されてｂる。捷た、前
記デ・インターリーブ用メモリー１５の入力側には、前
記バッファメモリ１３と、アドレス回路１６と、也り訂
正回路１７との各出力側が接続される。該デ・インター
リーブ用メモリの出力側ばＤＡ変換器１８に接続されて
しへる。
とラッチ回路１４の入力側に接続されてｂる。捷た、前
記デ・インターリーブ用メモリー１５の入力側には、前
記バッファメモリ１３と、アドレス回路１６と、也り訂
正回路１７との各出力側が接続される。該デ・インター
リーブ用メモリの出力側ばＤＡ変換器１８に接続されて
しへる。
ＰＣＭ信号の１データブロツクの構成は、第３図に示す
ように、６ビツト・の同期信号３０．８ビツトのアドレ
ス信号６１．８ビツト×８ワードのデータ３２．８ビツ
ト×２ワードの誤り訂正符号３３．１６ビツトのＣＲＣ
Ｃ（巡回睦り検査）符号３４５の１０７ビソトよりなる
。そして１フィールド区間、すなわち、第１図に示す１
バ一スト期間には、１６２のデータブロックが詮まれで
いる。
ように、６ビツト・の同期信号３０．８ビツトのアドレ
ス信号６１．８ビツト×８ワードのデータ３２．８ビツ
ト×２ワードの誤り訂正符号３３．１６ビツトのＣＲＣ
Ｃ（巡回睦り検査）符号３４５の１０７ビソトよりなる
。そして１フィールド区間、すなわち、第１図に示す１
バ一スト期間には、１６２のデータブロックが詮まれで
いる。
ここで、アドレス信号ｔま、先頭のデータブロックに「
０」、次のブロックに「１」、次が「２」というように
順次記録され、最終のブロックＶこは「１３１Ｊが記録
される。
０」、次のブロックに「１」、次が「２」というように
順次記録され、最終のブロックＶこは「１３１Ｊが記録
される。
第１図に示した映像切換信号５により、紀１チャンネル
ｄ１の再生信号及び第２チヤンネルｃｈ２の再生信号か
らＰＣＭ信号部分を抜き出した再生信号１９は、り調回
路１０でＮＲＺデータ２０に変換され、同期信号検出保
護回路１１に供給印加されて同期信号の検出が行なわれ
、検出信号２１がアドレス回路１６へ出力される。
ｄ１の再生信号及び第２チヤンネルｃｈ２の再生信号か
らＰＣＭ信号部分を抜き出した再生信号１９は、り調回
路１０でＮＲＺデータ２０に変換され、同期信号検出保
護回路１１に供給印加されて同期信号の検出が行なわれ
、検出信号２１がアドレス回路１６へ出力される。
ここで、同期信号部分にエラーが生じＵＦＩＭ信号の検
出が行なえなかった場合には、同期信号検出保護回路１
１１Ｃより、以前に検出された同期信号の位置から構成
される装置に疑似検出１ｇ号を出力する。
出が行なえなかった場合には、同期信号検出保護回路１
１１Ｃより、以前に検出された同期信号の位置から構成
される装置に疑似検出１ｇ号を出力する。
誤り検出回路１２ば、前記同期検出信号をもとにして、
ＣＲＣＣ符号３４の検青奮行なう。また、この検査が終
了するまでの間、データブロック内のデータ、および峡
り訂正符号をバッファメモリ１３に保持しておく。
ＣＲＣＣ符号３４の検青奮行なう。また、この検査が終
了するまでの間、データブロック内のデータ、および峡
り訂正符号をバッファメモリ１３に保持しておく。
一方、ラッチ回路１４は、前記同期検出信号をもとにし
て、後続の８ビット全アドレス信号として保持する。こ
うして得られたアドレス信号は、誤り検出回路１２よシ
得られる誤り判別信号２２とともにアドレス回路１６に
送られる。
て、後続の８ビット全アドレス信号として保持する。こ
うして得られたアドレス信号は、誤り検出回路１２よシ
得られる誤り判別信号２２とともにアドレス回路１６に
送られる。
アドレス回路１６では、誤り判別信号２２が「正」を示
すときＫは、ラッチ回路１４から送られてきたアドレス
信号２６全アドレス値として取り込み、「誤」を示すと
きには、アドレス値を１データブロツクぶん進める。
すときＫは、ラッチ回路１４から送られてきたアドレス
信号２６全アドレス値として取り込み、「誤」を示すと
きには、アドレス値を１データブロツクぶん進める。
バッファメモリ１３に保持されたデータは、前記の動作
でアドレスが確定した後、誤り判別信号２２が「正」上
水しているときにはその保持されたデータ全、「阻」を
示すときには「誤」を表示するデータパターンを、デ・
インターリーフ 。
でアドレスが確定した後、誤り判別信号２２が「正」上
水しているときにはその保持されたデータ全、「阻」を
示すときには「誤」を表示するデータパターンを、デ・
インターリーフ 。
ブ用メモリー１５に書き込む。
アドレス値として最大値ｒ １３１ Ｊが取り込まれる
か、あるーば１ブロック分進めることにより「１３１」
となシ、デ・インターリーブ用メモリー１５への書き
込み動作が終了すると、信号取り込み動作が終了となり
、引きつづいて、誤り訂正回路１７による訂正が行なわ
れる。そして、訂正後、デ・インターリーブ用メモリー
１５に書き込まれたデータがＤＡ変換器１８へ読み出さ
れてオーディオ信号２４となる。
か、あるーば１ブロック分進めることにより「１３１」
となシ、デ・インターリーブ用メモリー１５への書き
込み動作が終了すると、信号取り込み動作が終了となり
、引きつづいて、誤り訂正回路１７による訂正が行なわ
れる。そして、訂正後、デ・インターリーブ用メモリー
１５に書き込まれたデータがＤＡ変換器１８へ読み出さ
れてオーディオ信号２４となる。
第４図は前記第２図における破線で囲んだ部分、つまり
、ラッチ回路１４、アドレス回路１６、およびデ・イン
ターリーブ用メモリー１５の詳細な構成を示すブロック
図である。
、ラッチ回路１４、アドレス回路１６、およびデ・イン
ターリーブ用メモリー１５の詳細な構成を示すブロック
図である。
第４図において、５０はデータブロック中のアドレス信
号全保持する８ビツトの長さを持つランチ、５１はＶＴ
Ｒからの信号の誤りが判別され、後述するメモリー６１
．６２に書き込みを行なう時、および訂正動作時に動作
する１３２進のアドレスカウンタ、５２は前記書き込み
時および訂正時のデータ分散用アドレスＲＯＭである。
号全保持する８ビツトの長さを持つランチ、５１はＶＴ
Ｒからの信号の誤りが判別され、後述するメモリー６１
．６２に書き込みを行なう時、および訂正動作時に動作
する１３２進のアドレスカウンタ、５２は前記書き込み
時および訂正時のデータ分散用アドレスＲＯＭである。
５６はアドレスカウンタ５１の出力とアドレスＲＯＭ５
２の出力とを加算して実際のメモリーアドレスを生成す
る加算器、５４はアドレスカウンタ５１の値が「１６１
」になり、かつ、データの書き込みが終了したときに終
了信号全発生する識別回路としてのデコーダである。
２の出力とを加算して実際のメモリーアドレスを生成す
る加算器、５４はアドレスカウンタ５１の値が「１６１
」になり、かつ、データの書き込みが終了したときに終
了信号全発生する識別回路としてのデコーダである。
５５はＰＣＭ信号がＶＴＲから再生されるおおよその地
点を示す書き込み準備信号１０１によりセットサレ、デ
コーダ５４の出力により、リセットされるＳＲラッチ（
Ｓはセット、Ｒけリセットを表わす）、５６はＳＲラッ
チ５６の出力により、アドレスカウンタ５１およびアド
レスＲＯＭ５２に供給されるクロック信号金切り換える
スイッチである。
点を示す書き込み準備信号１０１によりセットサレ、デ
コーダ５４の出力により、リセットされるＳＲラッチ（
Ｓはセット、Ｒけリセットを表わす）、５６はＳＲラッ
チ５６の出力により、アドレスカウンタ５１およびアド
レスＲＯＭ５２に供給されるクロック信号金切り換える
スイッチである。
５７け、同様にＳＲラッチ５６の出力により、ＶＴＲか
ら得られるＮＲＺデータと、瞑り訂正回路１７からのデ
ータ２６と全切り換えるマルチプレクサ、５８ハ、ＤＡ
変換器１８へのデータ読み出し用のアドレスカウンタ、
５９ば、デ争インターリーブを行なうためのアドレスＲ
ＯＭ、６ＣＮｄアドレスカウンタ５８の出力とアドレス
ＲＯＭ５９の出力とを加算する加算器である。
ら得られるＮＲＺデータと、瞑り訂正回路１７からのデ
ータ２６と全切り換えるマルチプレクサ、５８ハ、ＤＡ
変換器１８へのデータ読み出し用のアドレスカウンタ、
５９ば、デ争インターリーブを行なうためのアドレスＲ
ＯＭ、６ＣＮｄアドレスカウンタ５８の出力とアドレス
ＲＯＭ５９の出力とを加算する加算器である。
また、６１及び６２け、１フィールド分、すなわち１３
２ブロツクのデータおよび訂正符号を記憶する容量をそ
れぞねが有して込るメモＩＪ−１６３゜６４は、メモリ
ー６１．６２に加算器５５．６０の出力を振り分けるマ
ルチプレクサ、 ６５．６６は、メモリー６１．６２の
データｆＤＡ変換器１Ｂとマルチプレクサ５７とへ振り
分けるマルチプレクサである。
２ブロツクのデータおよび訂正符号を記憶する容量をそ
れぞねが有して込るメモＩＪ−１６３゜６４は、メモリ
ー６１．６２に加算器５５．６０の出力を振り分けるマ
ルチプレクサ、 ６５．６６は、メモリー６１．６２の
データｆＤＡ変換器１Ｂとマルチプレクサ５７とへ振り
分けるマルチプレクサである。
コレラのマルチプレクサ６３〜（５４ｉ、フィールド切
換信号１００に」：す１フイールドととＩ／Ｃ切り換え
られる。すなわち、一方のメモリーが書き込みおよび訂
正を行なってしるフィールドでは、他方のメモリーでは
ＤＡ変換器１８への出力が行々われ、次のフィールドで
はこの動作が逆になる。
換信号１００に」：す１フイールドととＩ／Ｃ切り換え
られる。すなわち、一方のメモリーが書き込みおよび訂
正を行なってしるフィールドでは、他方のメモリーでは
ＤＡ変換器１８への出力が行々われ、次のフィールドで
はこの動作が逆になる。
なお、前記ＳＲラッチ５５と切り換えスイッチ５６およ
びマルチプレクサ５７ば、デコーダ５４からの出カケ受
けて再生動作全切り換える制御回路全構成する。
びマルチプレクサ５７ば、デコーダ５４からの出カケ受
けて再生動作全切り換える制御回路全構成する。
次に、第５図に示すタイムチャートを８照して前記第４
図の動作を説明する。書き込み準備信号１０１ば、ＰＣ
Ｍ信号１のおおよその位置を知るためのものであり、映
像切換信号５の変化点を検出し、これ全遅延して得る方
法や、ＶＴＲのサーボ回路から得る方法がある。
図の動作を説明する。書き込み準備信号１０１ば、ＰＣ
Ｍ信号１のおおよその位置を知るためのものであり、映
像切換信号５の変化点を検出し、これ全遅延して得る方
法や、ＶＴＲのサーボ回路から得る方法がある。
この書き込み準備信号１０１によりＳＲラッチ５５がセ
ットされると、スイッチ５６は接点α、α′側を閉成し
て同期検出信号２１および書き込みＲＯＭクロック１０
５を選択する。一方、マルチプレクサ５７は、バッファ
メモリ１３の出力２５ヲ選択する。
ットされると、スイッチ５６は接点α、α′側を閉成し
て同期検出信号２１および書き込みＲＯＭクロック１０
５を選択する。一方、マルチプレクサ５７は、バッファ
メモリ１３の出力２５ヲ選択する。
次に、同期信号が検出されると、該同期検出信号２１が
出力される。この同期検出信号により、アドレスカウン
タ５１はカウントが進められる訳であるが、最初の同期
検出信号２１の出力時にはバッファメモリ１３にデータ
が保持されていないので、このカウント動作は行なわれ
ない。
出力される。この同期検出信号により、アドレスカウン
タ５１はカウントが進められる訳であるが、最初の同期
検出信号２１の出力時にはバッファメモリ１３にデータ
が保持されていないので、このカウント動作は行なわれ
ない。
また、この同期検出信号２１より８データ後に１
ラッチパルス１０２が生成され、ラッチ５０にアドレス
信号がラッチされ、その後のデータおよび訂正符号はバ
ッファメモリ１３に保持される。
信号がラッチされ、その後のデータおよび訂正符号はバ
ッファメモリ１３に保持される。
誤り判定信号２２が「正」、すなわちＨ”であると、ゲ
ート６７はロードパルス１０３全アドレスカウンタ５１
へ供給し、「誤」、すなわち′Ｌ”であると、これを阻
止する。ロードパルス１０３は、２回目の同期検出信号
２１とラッチパルス１０２との間に生成され、以降、同
様に同期検出信号２１ごとに生成される。
ート６７はロードパルス１０３全アドレスカウンタ５１
へ供給し、「誤」、すなわち′Ｌ”であると、これを阻
止する。ロードパルス１０３は、２回目の同期検出信号
２１とラッチパルス１０２との間に生成され、以降、同
様に同期検出信号２１ごとに生成される。
したがって、誤り検出結果が「正」であれば、ラッチ５
０に保持されたデータがアドレスカウンタ５１に転送さ
れ、「誤」であれば同期検出信号２１により進められる
値にアドレスカウンタ５１が設定される。
０に保持されたデータがアドレスカウンタ５１に転送さ
れ、「誤」であれば同期検出信号２１により進められる
値にアドレスカウンタ５１が設定される。
メモリー６１あるいは６２への書き込みは、１データブ
ロツク中に、１ワードずつ１０回行なわれ、書き込みＲ
ＯＭクロック１０５はこれに対応して生成される。
ロツク中に、１ワードずつ１０回行なわれ、書き込みＲ
ＯＭクロック１０５はこれに対応して生成される。
以上の動作を繰り返すことにより、アドレス２
カウンタ５１の値が１１３１」に達し、このアドレスｒ
１ｇ１Ｊでの書き込みが終了すると、デコーダ５４より
終了パルス１０７が出力され、ＳＲラッチ５５をリセッ
トする。
１ｇ１Ｊでの書き込みが終了すると、デコーダ５４より
終了パルス１０７が出力され、ＳＲラッチ５５をリセッ
トする。
その結果、スイッチ５６は接点Ａ 、 Ａ’側に切り換
す、訂正アドレスクロック１０４、訂正ＲＯＭクロック
１０６を選［し、一方、マルチプレクサ５７は、訂正回
路１７からのデータ２６會選択する。
す、訂正アドレスクロック１０４、訂正ＲＯＭクロック
１０６を選［し、一方、マルチプレクサ５７は、訂正回
路１７からのデータ２６會選択する。
以上のようにして、アドレス信号全検出することにより
、ＰＣＭ信号の正確な開始点、終了点を検知することが
できる。
、ＰＣＭ信号の正確な開始点、終了点を検知することが
できる。
この方式によれば、Ｖ１’Ｈの再生信号中にエラーが多
くなった場合でも、アドレスが自動的に進められるため
正確な終了点を得ることが可能となり、安定なオーディ
オ再生信号金得ることができる。
くなった場合でも、アドレスが自動的に進められるため
正確な終了点を得ることが可能となり、安定なオーディ
オ再生信号金得ることができる。
以上の説明から明らかなように本発明によれば、つぎの
ような効果が達成される。
ような効果が達成される。
（１）特別な終了信号ｆＰＣＭ信号に付加するととなく
ｐｃｕ信号の正確な終了点の検出が可能となるので、
ＰＣＭ信号と映像信号との間隔を大きくとることができ
、Ｐ ＣＡｆ信号以外の映像信号や雑音ｙ、（ｐ ｃ
Ｊデータと間違えて取り込んでしまう現象を防止できる
。
ｐｃｕ信号の正確な終了点の検出が可能となるので、
ＰＣＭ信号と映像信号との間隔を大きくとることができ
、Ｐ ＣＡｆ信号以外の映像信号や雑音ｙ、（ｐ ｃ
Ｊデータと間違えて取り込んでしまう現象を防止できる
。
（２） エラーの発生確率が高く、終了位置の識別が正
しく行なえないような家庭用ＶＴＲにおりでも、正確な
終了位置の検出が可能である。
しく行なえないような家庭用ＶＴＲにおりでも、正確な
終了位置の検出が可能である。
第１図は音声信号ｆＰ ＣＭ信号化したＶＴＲの信号構
成図、第２図は本発明による一実施例ノフロック図、第
３図はＰＣＭ信号のブロック構成図、第４図は第２図中
破線で囲んだ部分の詳細なブロック構成図、第５図は本
実施例のタイムチャートである。 １１・・・同期信号検出保獲回路 １２・・・誤り検出回路 １４・・・アドレス信号ラッチ回路 １６・・メモリーアドレス回路 ５０・・・ラッチ １５゜ ５１・・・アドレスカウンタ ５４・・・デコーダ５５
・・・ＳＲラッチ ５７・・・マルチプレクサ６７・・
・ゲート回路 １６゜
成図、第２図は本発明による一実施例ノフロック図、第
３図はＰＣＭ信号のブロック構成図、第４図は第２図中
破線で囲んだ部分の詳細なブロック構成図、第５図は本
実施例のタイムチャートである。 １１・・・同期信号検出保獲回路 １２・・・誤り検出回路 １４・・・アドレス信号ラッチ回路 １６・・メモリーアドレス回路 ５０・・・ラッチ １５゜ ５１・・・アドレスカウンタ ５４・・・デコーダ５５
・・・ＳＲラッチ ５７・・・マルチプレクサ６７・・
・ゲート回路 １６゜
Claims (2)
- （１） 音声信号ｆＰｃＭＰｃ化して該Ｐ ＣＭ信号の
複斂個を群とし、この群に個有のアドレス信号と該アド
レス信号および前記複藪個のＰＣＭ信号の誤りを検出す
るための誤り検出符号とを付加してデータブロックを構
成し、このデータブロックの所定数がまとめて記憶され
たＰＣＭ信号の再生装置において、再生した前記ＰＣＭ
信号のチータブロック中のアドレス信号を保持する保持
回路と、前記データブロック中の誤りの有無を判別する
誤り検出回路と、前記誤り検出回路の誤り判別信号が［
正１を示したときは前記保持回路のアドレス値が転送さ
れ、一方該誤り判別信号が「峡り」を示したときは前記
アドレス値が１デ一タブロツク分進められるアドレスカ
ウンタと、このアドレスカウンタのカウント値が所定値
になったとき、ＰＣＭ信号の再生終了と識別して出力を
出す識別回路と、この識別回路の出力を受けて再生動作
會切り換える制御回路とを有することを特徴とするＰＣ
Ｍ信号の再生装置。 - （２） 識別回路をデコーダで構成し、制御回路をセッ
ト・リセットラッチとマルチプレクサおよび切り換えス
イッチとで構成したことを特徴とする特許 ＰＣＭ信号の再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14636683A JPS6040569A (ja) | 1983-08-12 | 1983-08-12 | Ｐｃｍ信号の再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14636683A JPS6040569A (ja) | 1983-08-12 | 1983-08-12 | Ｐｃｍ信号の再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6040569A true JPS6040569A (ja) | 1985-03-02 |
| JPH0546032B2 JPH0546032B2 (ja) | 1993-07-12 |
Family
ID=15406091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14636683A Granted JPS6040569A (ja) | 1983-08-12 | 1983-08-12 | Ｐｃｍ信号の再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287079A (ja) * | 1985-06-13 | 1986-12-17 | Mitsubishi Electric Corp | デイジタル信号再生装置 |
| JPH0479077A (ja) * | 1990-07-20 | 1992-03-12 | Kenwood Corp | Ｃｄ―ｗｏディスクの追記方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59217215A (ja) * | 1983-05-23 | 1984-12-07 | Mitsubishi Electric Corp | アドレス設定装置 |
-
1983
- 1983-08-12 JP JP14636683A patent/JPS6040569A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59217215A (ja) * | 1983-05-23 | 1984-12-07 | Mitsubishi Electric Corp | アドレス設定装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287079A (ja) * | 1985-06-13 | 1986-12-17 | Mitsubishi Electric Corp | デイジタル信号再生装置 |
| JPH0479077A (ja) * | 1990-07-20 | 1992-03-12 | Kenwood Corp | Ｃｄ―ｗｏディスクの追記方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0546032B2 (ja) | 1993-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000821B1 (ko) | 디지탈 신호처리장치 | |
| KR850006958A (ko) | 로터리 헤드 방식의 pcm 기록 및 재생 방법과 그 시스템 | |
| US4577237A (en) | Error correction in digital television signals | |
| JPS6220180A (ja) | Ｐｃｍ信号記録再生装置 | |
| WO1984002999A1 (fr) | Dispositif de traitement de signaux de modulation par impulsion codee (mic) | |
| JPH0345476B2 (ja) | ||
| KR910008396B1 (ko) | 메모리 제어장치 | |
| JPH0312874A (ja) | ディジタル信号再生装置 | |
| JPS61107506A (ja) | デイジタル信号再生装置 | |
| JPS59175011A (ja) | Ｐｃｍ信号再生方式 | |
| US4796243A (en) | Time base correcting apparatus | |
| JPS63160068A (ja) | デイジタル信号の時間軸補正装置 | |
| JPS6131549B2 (ja) | ||
| JPH0546032B2 (ja) | ||
| JP2702950B2 (ja) | Ｐｃｍ信号記録再生装置 | |
| JPH01100774A (ja) | デイジタル信号再生装置 | |
| JPS62256270A (ja) | 誤り訂正装置 | |
| JP3768640B2 (ja) | 再生装置 | |
| JPS61287079A (ja) | デイジタル信号再生装置 | |
| JP2906619B2 (ja) | 磁気記録再生装置 | |
| JPS59110012A (ja) | Ｐｃｍ信号記録方式 | |
| JPS61211879A (ja) | 回転ヘツド式デジタルテ−プレコ−ダ | |
| JPS5851323B2 (ja) | 誤り検出方式 | |
| JPS61219222A (ja) | 誤り訂正符号の復号方法 | |
| JPS60256990A (ja) | 磁気記録装置および磁気再生装置 |