JPH0214773B2 - - Google Patents
Info
- Publication number
- JPH0214773B2 JPH0214773B2 JP57027011A JP2701182A JPH0214773B2 JP H0214773 B2 JPH0214773 B2 JP H0214773B2 JP 57027011 A JP57027011 A JP 57027011A JP 2701182 A JP2701182 A JP 2701182A JP H0214773 B2 JPH0214773 B2 JP H0214773B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- compound semiconductor
- algaas
- gas
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/246—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group III-V materials
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
〔発明技術分野〕
本発明は化合物半導体装置の製造方法に係わ
り、特にAlを構成元素として含む化合物半導体
結晶をプラズマエツチング装置によりエツチング
する工程の改良に関する。
り、特にAlを構成元素として含む化合物半導体
結晶をプラズマエツチング装置によりエツチング
する工程の改良に関する。
GaAs、InP等を主体とした−族化合物半
導体が半導体レーザ、発光ダイオードなどの材料
として使われている。又、化合物半導体は従来の
Siを基板としたものよりも高性能をもつ種種構造
の電界効果トランジスタやそれらを集積化したも
の、さらには電気的な集積回路と発光、受光素子
を集積化した光電気集積回路と称される新しい概
念のデバイスが開発されるに至つている。
導体が半導体レーザ、発光ダイオードなどの材料
として使われている。又、化合物半導体は従来の
Siを基板としたものよりも高性能をもつ種種構造
の電界効果トランジスタやそれらを集積化したも
の、さらには電気的な集積回路と発光、受光素子
を集積化した光電気集積回路と称される新しい概
念のデバイスが開発されるに至つている。
一方、LSIなどの半導体デバイスの製造工程に
おいて生産性再現性の向上を目的に各プロセスの
ドライ化が進められているが、その中で、エツチ
ングのドライ化として反応性イオンエツチングと
呼ばれるプラズマエツチング方法がある。この方
法は、通常平行平板型の装置が用いられ、高周波
電力（13.56MHzが良く使用される。）が印加され
る電極（陰極）と対向する接地電極（陽極）を有
する真空容器に、たとえば10-2Torr程度にCl2や
CF4などのハロゲン系ガスを導入し、平行平板電
極に高周波電力を印加する。これによりグロー放
電が生じ電子とイオンの易動度の差により陰極が
負に自己バイアスされ、陰極上に暗部を生じると
共に、自己バイアスにより陰極降下電圧Vdcが生
じ、このVdcによつてプラズマ内の反応性イオン
が加速されて陰極上の試料に衝突する。同時に、
被エツチング原子が反応性イオンと反応して揮発
性の強い分子を構成しガスとなり除去されること
によつてエツチングがおこなわれる。この方法
は、現在適当な条件の選択により1μｍ程度のマ
スクパターン幅を異方性エツチングすることが可
能であるため、アンダーカツトを一般的な傾向と
する湿式エツチングに比べて高密度、高性能の集
積回路の製造上不可決な技術となつている。
おいて生産性再現性の向上を目的に各プロセスの
ドライ化が進められているが、その中で、エツチ
ングのドライ化として反応性イオンエツチングと
呼ばれるプラズマエツチング方法がある。この方
法は、通常平行平板型の装置が用いられ、高周波
電力（13.56MHzが良く使用される。）が印加され
る電極（陰極）と対向する接地電極（陽極）を有
する真空容器に、たとえば10-2Torr程度にCl2や
CF4などのハロゲン系ガスを導入し、平行平板電
極に高周波電力を印加する。これによりグロー放
電が生じ電子とイオンの易動度の差により陰極が
負に自己バイアスされ、陰極上に暗部を生じると
共に、自己バイアスにより陰極降下電圧Vdcが生
じ、このVdcによつてプラズマ内の反応性イオン
が加速されて陰極上の試料に衝突する。同時に、
被エツチング原子が反応性イオンと反応して揮発
性の強い分子を構成しガスとなり除去されること
によつてエツチングがおこなわれる。この方法
は、現在適当な条件の選択により1μｍ程度のマ
スクパターン幅を異方性エツチングすることが可
能であるため、アンダーカツトを一般的な傾向と
する湿式エツチングに比べて高密度、高性能の集
積回路の製造上不可決な技術となつている。
GaAsを基板として、Alの混晶比の異なる複数
のAlGaAs結晶を積層して半導体レーザ、発光ダ
イオード、フオトダイオードやこれらの集積化素
子がつくられるが、これらのデバイスの製造に上
記反応性イオンエツチングを使用することは極め
て有効である。例えば半導体レーザの場合、従来
レーザ共振器端面は人手によるへき開作業により
作られ、極めて生産性の悪いプロセスであつた
が、反応性イオンエツチングを用いればモノリシ
ツクに端面を形成でき、工業的価値が高い。又埋
め込み型レーザのメサエツチングは現在湿式エツ
チングによりおこなわれているが、この湿式エツ
チングによる１〜2μｍ領域の制御は極めて厳し
く、再現性の乏しいプロセスである。これに対し
て、反応性イオンエツチングを用いて垂直メサエ
ツチングすることができればデバイスの設計等に
おいても極めて有利である。その他にも基板の加
工、バラス形発光ダイオードの穴あけ加工などに
も反応性イオンエツチングは有力な手段である。
のAlGaAs結晶を積層して半導体レーザ、発光ダ
イオード、フオトダイオードやこれらの集積化素
子がつくられるが、これらのデバイスの製造に上
記反応性イオンエツチングを使用することは極め
て有効である。例えば半導体レーザの場合、従来
レーザ共振器端面は人手によるへき開作業により
作られ、極めて生産性の悪いプロセスであつた
が、反応性イオンエツチングを用いればモノリシ
ツクに端面を形成でき、工業的価値が高い。又埋
め込み型レーザのメサエツチングは現在湿式エツ
チングによりおこなわれているが、この湿式エツ
チングによる１〜2μｍ領域の制御は極めて厳し
く、再現性の乏しいプロセスである。これに対し
て、反応性イオンエツチングを用いて垂直メサエ
ツチングすることができればデバイスの設計等に
おいても極めて有利である。その他にも基板の加
工、バラス形発光ダイオードの穴あけ加工などに
も反応性イオンエツチングは有力な手段である。
以上のような有効性があるにもかかわらず、化
合物半導体デバイスの製造工程に反応性イオンエ
ツチングを使用することは従来のSiや金属等の加
工の場合に比べて以下にあげるような問題点が生
じるためいまだ実用の域に達していない。
合物半導体デバイスの製造工程に反応性イオンエ
ツチングを使用することは従来のSiや金属等の加
工の場合に比べて以下にあげるような問題点が生
じるためいまだ実用の域に達していない。
化合物半導体の場合、被エツチング物質が数
種の原子で構成されるため、複数の原子を同時
にエツチングする条件を選択する必要があり非
常に複雑で末だ多くのことは知られていない。
種の原子で構成されるため、複数の原子を同時
にエツチングする条件を選択する必要があり非
常に複雑で末だ多くのことは知られていない。
現在開発されている反応性イオンエツチング
技術は、そのほとんどが1μｍ以下の深さをエ
ツチングするためのものである。一方、半導体
レーザプロセス等の場合は、共振器端面やメサ
の形成のために5μｍ程度までのエツチング深
さが必要であり従来の技術や条件を適用するこ
とができない。
技術は、そのほとんどが1μｍ以下の深さをエ
ツチングするためのものである。一方、半導体
レーザプロセス等の場合は、共振器端面やメサ
の形成のために5μｍ程度までのエツチング深
さが必要であり従来の技術や条件を適用するこ
とができない。
GaAsに対する反応性イオンエツチング用ガ
スとしてはCCl2F2、Cl2ガスなどが知られてい
るが、AlGaAsに対する反応性ガスは知られて
いない。本発明者等の実験によれば上記ガスで
はAlGaAsはエツチングされないことが確認さ
れた。Al金属のエツチング用ガスとしては
Cl2、CCl4、BCl3等が知られておりこの事実に
もとづいてCCl4ガスを用いてAlGaAsのエツチ
ングをおこなつたがエツチングレートが極めて
小さくマスク材料とのエツチング選択比がとれ
ない等の問題からデバイスプロセスに使用する
こととはできない。
スとしてはCCl2F2、Cl2ガスなどが知られてい
るが、AlGaAsに対する反応性ガスは知られて
いない。本発明者等の実験によれば上記ガスで
はAlGaAsはエツチングされないことが確認さ
れた。Al金属のエツチング用ガスとしては
Cl2、CCl4、BCl3等が知られておりこの事実に
もとづいてCCl4ガスを用いてAlGaAsのエツチ
ングをおこなつたがエツチングレートが極めて
小さくマスク材料とのエツチング選択比がとれ
ない等の問題からデバイスプロセスに使用する
こととはできない。
本発明者等の実験により、AlGaAs結晶表面
にAlを含まない保護層を連続的に形成したの
ちにはCl2ガスによつて上記保護層及び
AlGaAs層をエツチングできることが確認され
た。しかしこのような保護層はデバイスの設計
上、不適当であるだけでなく異方性エツチング
の条件下ではエツチングレートが極めて小さく
デバイスプロセスとして使用することができな
い。さらにAlの混晶比の異なる複数のAlGaAs
層を積層した場合は結晶表面上に上記保護層を
形成しても各AlGaAs層の境界部分でエツチン
グの停止が生じてしまう。
にAlを含まない保護層を連続的に形成したの
ちにはCl2ガスによつて上記保護層及び
AlGaAs層をエツチングできることが確認され
た。しかしこのような保護層はデバイスの設計
上、不適当であるだけでなく異方性エツチング
の条件下ではエツチングレートが極めて小さく
デバイスプロセスとして使用することができな
い。さらにAlの混晶比の異なる複数のAlGaAs
層を積層した場合は結晶表面上に上記保護層を
形成しても各AlGaAs層の境界部分でエツチン
グの停止が生じてしまう。
本発明は前記の問題点を考慮してなされたもの
でプラズマエツチング装置を用いてAlを構成元
素に含むAlGaAsからなる化合物半導体結晶を深
く異方性エツチングすることを可能とした化合物
半導体装置の製造方法を提供するものである。
でプラズマエツチング装置を用いてAlを構成元
素に含むAlGaAsからなる化合物半導体結晶を深
く異方性エツチングすることを可能とした化合物
半導体装置の製造方法を提供するものである。
AlGaAsなどAlを構成元素として含む化合物半
導体は非常に酸化されやすく一旦空気に晒される
と、その表面に酸化膜が形成される。AlGaAs結
晶が従来のプラズマエツチングでエツチングされ
ない原因は結晶表面に形成される上記酸化膜がエ
ツチングを阻止することにあると考えられる。そ
してこの表面酸化膜を効果的にエツチングするた
めの適当なガスとしてCCl4が考えられる。しか
し前記のように、CCl4のみではエツチングレー
トがきわめて小さく実用性はない。そこで本発明
者らはCCl4にCl2を混合することによつて、異方
性エツチングであつてかつ、デバイスプロセス上
必要な値までエツチングレートを高めることを試
みた。
導体は非常に酸化されやすく一旦空気に晒される
と、その表面に酸化膜が形成される。AlGaAs結
晶が従来のプラズマエツチングでエツチングされ
ない原因は結晶表面に形成される上記酸化膜がエ
ツチングを阻止することにあると考えられる。そ
してこの表面酸化膜を効果的にエツチングするた
めの適当なガスとしてCCl4が考えられる。しか
し前記のように、CCl4のみではエツチングレー
トがきわめて小さく実用性はない。そこで本発明
者らはCCl4にCl2を混合することによつて、異方
性エツチングであつてかつ、デバイスプロセス上
必要な値までエツチングレートを高めることを試
みた。
又、この場合各種マスク材料と被エツチング物
質との選択比が大きいこともデバイス製造の際重
要である。本発明者等の実験では、CCl4ガス単
独によるAlGaAsのエツチングレートは0.04μ
ｍ／min以下であり、一方Cl2とCCl4を混合した
ガスを用いると異方性エツチング条件においても
0.3μｍ／min以上と、CCl4より１桁大きいエツチ
ングレートが得られた。又、この時のAlGaAsと
レジスト、Al2O3、SiO2等のマスク材料との選択
比は3.5以上で実用範囲であつた。さらにAlの混
晶比の異なる複数のAlGaAsを連続的に成長形成
した積層構造の場合も上記の混合ガスによつて大
きいエツチングレートで異方性エツチングが達成
された。
質との選択比が大きいこともデバイス製造の際重
要である。本発明者等の実験では、CCl4ガス単
独によるAlGaAsのエツチングレートは0.04μ
ｍ／min以下であり、一方Cl2とCCl4を混合した
ガスを用いると異方性エツチング条件においても
0.3μｍ／min以上と、CCl4より１桁大きいエツチ
ングレートが得られた。又、この時のAlGaAsと
レジスト、Al2O3、SiO2等のマスク材料との選択
比は3.5以上で実用範囲であつた。さらにAlの混
晶比の異なる複数のAlGaAsを連続的に成長形成
した積層構造の場合も上記の混合ガスによつて大
きいエツチングレートで異方性エツチングが達成
された。
以上から本発明は、AlGaAs等のAlを含む化合
物半導体結晶をプラズマエツチングするに際し
て、CCl4とCl2の混合ガスを用いることを特徴と
する。
物半導体結晶をプラズマエツチングするに際し
て、CCl4とCl2の混合ガスを用いることを特徴と
する。
本発明によればAlを構成元素として含む化合
物半導体を反応性イオンエツチング法によつて
5μｍ程度の深さまで異方性エツチングすること
ができる。化合物半導体装置の製造工程にこのエ
ツチングプロセスを導入した場合、生産性、再現
性及び素子の設計上の容易度は、従来の湿式エツ
チングプロセスに比べて大幅に改良されるため、
その工業的価値は極めて高い。
物半導体を反応性イオンエツチング法によつて
5μｍ程度の深さまで異方性エツチングすること
ができる。化合物半導体装置の製造工程にこのエ
ツチングプロセスを導入した場合、生産性、再現
性及び素子の設計上の容易度は、従来の湿式エツ
チングプロセスに比べて大幅に改良されるため、
その工業的価値は極めて高い。
本発明の詳細を図示の実施例によつて説明す
る。
る。
第１図は本発明に用いた化合物半導体装置の
Alを構成元素として含む化合物半導体をエツチ
ングするための平行平板型装置の概略を示してい
る。例えばステンレス製の真空容器１にエツチン
グ用ガス導入口２，３が設けられ、それぞれから
Cl2ガスとCCl4ガスが導入される。対向配置され
た二枚の電極４，５はテフロンなどの絶縁物６に
よつて真空容器１から絶縁されている。高周波電
力は、高周波電源（13.56MHz）７から整合器８
を経て、Alを構成元素として含む化合物半導体
結晶が成長形成されているウエハー９が置かれた
一方の電極４に印加され他方の電極５は接地の状
態になつている。ここで両電極４，５は水冷パイ
プ１０により冷却されており、これと陰極電極４
への高周波印加端子は真空容器１の外部へ真空シ
ール１１を通して引き出されている。Cl2ガスと
CCl4ガスはルーツポンプやロータリーポンプな
どの排気手段で残留ガスを十分排気した後に導入
され、コンダクタンスバルブ１２によつてエツチ
ング圧力が調整されるようになつている。１３は
のぞき窓である。電極４に高周波電力が印加され
るとグロー放電を生じ、ガスプラズマが発生しエ
ツチングが開始される。
Alを構成元素として含む化合物半導体をエツチ
ングするための平行平板型装置の概略を示してい
る。例えばステンレス製の真空容器１にエツチン
グ用ガス導入口２，３が設けられ、それぞれから
Cl2ガスとCCl4ガスが導入される。対向配置され
た二枚の電極４，５はテフロンなどの絶縁物６に
よつて真空容器１から絶縁されている。高周波電
力は、高周波電源（13.56MHz）７から整合器８
を経て、Alを構成元素として含む化合物半導体
結晶が成長形成されているウエハー９が置かれた
一方の電極４に印加され他方の電極５は接地の状
態になつている。ここで両電極４，５は水冷パイ
プ１０により冷却されており、これと陰極電極４
への高周波印加端子は真空容器１の外部へ真空シ
ール１１を通して引き出されている。Cl2ガスと
CCl4ガスはルーツポンプやロータリーポンプな
どの排気手段で残留ガスを十分排気した後に導入
され、コンダクタンスバルブ１２によつてエツチ
ング圧力が調整されるようになつている。１３は
のぞき窓である。電極４に高周波電力が印加され
るとグロー放電を生じ、ガスプラズマが発生しエ
ツチングが開始される。
第２図から第５図はそれぞれ本発明の一実施例
に係わる埋め込み型半導体レーザの製造工程をし
めす断面模式図である。まず第２図に示す如く
GaAs基板２１上に、Al0.35Ga0.65As層２２、
Al0.2Ga0.8As層２３、Al0.05Ga0.995As層２４、
Al0.2Ga0.8As層２５、Al0.35Ga0.65As層２６、
GaAs層２７、Al0.6Ga0.4As層２８を連続的に成
長形成した。基板上の積層体の膜厚は5μｍ程度
である。次に第３図に示す如く成長形成した上記
AlGaAs積層体表面にレジストを塗布し、このレ
ジストをパターンニングしてストライプ状のレジ
ストパターン２９を形成した。しかるのち、上記
レジストパターン２９をマスクとして、第１図に
示した平行平板型装置を用いCl2ガスとCCl4ガス
をそれぞれ0.02〔Torr〕、0.05〔Torr〕の圧力で混
合しエツチング圧力を0.06〔Torr〕に調節し、高
周波電力300〔Ｗ〕でエツチングをおこなつたとこ
ろ、第４図に示す如く上記AlGaAs積層体が選択
エツチングされた。
に係わる埋め込み型半導体レーザの製造工程をし
めす断面模式図である。まず第２図に示す如く
GaAs基板２１上に、Al0.35Ga0.65As層２２、
Al0.2Ga0.8As層２３、Al0.05Ga0.995As層２４、
Al0.2Ga0.8As層２５、Al0.35Ga0.65As層２６、
GaAs層２７、Al0.6Ga0.4As層２８を連続的に成
長形成した。基板上の積層体の膜厚は5μｍ程度
である。次に第３図に示す如く成長形成した上記
AlGaAs積層体表面にレジストを塗布し、このレ
ジストをパターンニングしてストライプ状のレジ
ストパターン２９を形成した。しかるのち、上記
レジストパターン２９をマスクとして、第１図に
示した平行平板型装置を用いCl2ガスとCCl4ガス
をそれぞれ0.02〔Torr〕、0.05〔Torr〕の圧力で混
合しエツチング圧力を0.06〔Torr〕に調節し、高
周波電力300〔Ｗ〕でエツチングをおこなつたとこ
ろ、第４図に示す如く上記AlGaAs積層体が選択
エツチングされた。
次に第５図に示す如くレジストパターン２９を
除去して、Al0.6Ga0.4As層２８を選択結晶成長マ
スクとして、GaAs基板２１上に埋め込み層３０
を選択的に形成する。しかるのち、このAl0.6
Ga0.4As層２８を除去し埋め込み層３０の上に絶
縁層３１を形成しGaAs層２７に電極３２を真空
蒸着により形成する。又GaAs層２１の反対側に
もう１つの電極３３を形成することにより埋め込
み型半導体レーザが構成される。
除去して、Al0.6Ga0.4As層２８を選択結晶成長マ
スクとして、GaAs基板２１上に埋め込み層３０
を選択的に形成する。しかるのち、このAl0.6
Ga0.4As層２８を除去し埋め込み層３０の上に絶
縁層３１を形成しGaAs層２７に電極３２を真空
蒸着により形成する。又GaAs層２１の反対側に
もう１つの電極３３を形成することにより埋め込
み型半導体レーザが構成される。
本実施例によれば、Alの混晶比の違によるエ
ツチング形状の相違はなく、メサエツチングの側
面はほとんど平たんで、サイドエツチングはおこ
らない。又、エツチング開始時の時間のおくれも
生じない。上記条件におけるレジストとGaAs、
AlGaAsとのエツチング選択比は３〜４であり5μ
程度の深いエツチングに十分適用できることが明
らかなつた。
ツチング形状の相違はなく、メサエツチングの側
面はほとんど平たんで、サイドエツチングはおこ
らない。又、エツチング開始時の時間のおくれも
生じない。上記条件におけるレジストとGaAs、
AlGaAsとのエツチング選択比は３〜４であり5μ
程度の深いエツチングに十分適用できることが明
らかなつた。
なお本発明は前記の実施例に限定されるもので
はない。例えばAlを構成元素として含む化合物
半導体装置であれば半導体レーザに限らず発光ダ
イオードのような他の発光素子にも適用できる。
又、実施例で使用したエツチング条件に限らず、
被エツチング物質である化合物半導体結晶によつ
て最適条件が変化することもありうる。その他本
発明の要旨を逸脱しない範囲で種々変形して実施
することができる。
はない。例えばAlを構成元素として含む化合物
半導体装置であれば半導体レーザに限らず発光ダ
イオードのような他の発光素子にも適用できる。
又、実施例で使用したエツチング条件に限らず、
被エツチング物質である化合物半導体結晶によつ
て最適条件が変化することもありうる。その他本
発明の要旨を逸脱しない範囲で種々変形して実施
することができる。
第１図は本発明に使用したエツチング装置の概
略断面図、第２図から第５図は本発明の一実施例
に係わる埋め込み型半導体レーザの製造工程を示
す断面模式図である。 １……真空容器、２，３……エツチングガス導
入口、４，５……電極、６……絶縁物、７……
13.56MHzの高周波電源、８……整合器、９……
Alを構成元素として含む化合物半導体結晶の形
成されたウエハー、１０……冷却用パイプ、１１
……真空シール、１２……バルブ、１３……のぞ
き窓、２１……GaAs基板、２２……Al0.35Ga0.65
As層、２３……Al0.2Ga0.8As層、２４……Al0.005
Ga0.995As層、２５……Al0.2Ga0.8As層、２６……
Al0.35Ga0.65As層、２７……GaAs層、２８……
Al0.6Ga0.4As層、２９……レジストパターン、３
０……埋め込み層、３１……絶縁層、３２，３３
……電極。
略断面図、第２図から第５図は本発明の一実施例
に係わる埋め込み型半導体レーザの製造工程を示
す断面模式図である。 １……真空容器、２，３……エツチングガス導
入口、４，５……電極、６……絶縁物、７……
13.56MHzの高周波電源、８……整合器、９……
Alを構成元素として含む化合物半導体結晶の形
成されたウエハー、１０……冷却用パイプ、１１
……真空シール、１２……バルブ、１３……のぞ
き窓、２１……GaAs基板、２２……Al0.35Ga0.65
As層、２３……Al0.2Ga0.8As層、２４……Al0.005
Ga0.995As層、２５……Al0.2Ga0.8As層、２６……
Al0.35Ga0.65As層、２７……GaAs層、２８……
Al0.6Ga0.4As層、２９……レジストパターン、３
０……埋め込み層、３１……絶縁層、３２，３３
……電極。
Claims (1)
- 【特許請求の範囲】 １ 真空容器内に互いに対向配置された２枚の電
極を有し、この電極間に高周波電力を印加する手
段およびこの真空容器内にガスを導入する手段を
具備したプラズマエツチング装置を用い、前記ガ
スとして塩素ガスと四塩化炭素ガスを導入し、前
記高周波電力の印加によつて発生したプラズマに
よりAlGaAsからなる化合物半導体結晶をエツチ
ングする工程を有することを特徴とする化合物半
導体装置の製造方法。 ２ 前記化合物半導体結晶はGaAs基板上に形成
された混晶比の異なるAlGaAsの積層体である特
許請求の範囲第１項記載の化合物半導体装置の製
造方法。 ３ 前記エツチング工程はエツチング深さ1μｍ
以上を得るものである特許請求の範囲第１項記載
の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027011A JPS58143530A (ja) | 1982-02-22 | 1982-02-22 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027011A JPS58143530A (ja) | 1982-02-22 | 1982-02-22 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58143530A JPS58143530A (ja) | 1983-08-26 |
| JPH0214773B2 true JPH0214773B2 (ja) | 1990-04-10 |
Family
ID=12209159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57027011A Granted JPS58143530A (ja) | 1982-02-22 | 1982-02-22 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0741986U (ja) * | 1993-12-28 | 1995-07-21 | 株式会社貝野鉄工所 | 溶接機の接地部材 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH073826B2 (ja) * | 1982-02-26 | 1995-01-18 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS60117631A (ja) * | 1983-11-30 | 1985-06-25 | Toshiba Corp | 化合物半導体のドライエッチング方法 |
| JP2654454B2 (ja) * | 1988-04-29 | 1997-09-17 | 豊田合成株式会社 | 半導体のドライエッチング方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4182646A (en) * | 1978-07-27 | 1980-01-08 | John Zajac | Process of etching with plasma etch gas |
| JPS5629328A (en) * | 1979-08-17 | 1981-03-24 | Toshiba Corp | Plasma etching method |
-
1982
- 1982-02-22 JP JP57027011A patent/JPS58143530A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0741986U (ja) * | 1993-12-28 | 1995-07-21 | 株式会社貝野鉄工所 | 溶接機の接地部材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58143530A (ja) | 1983-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10186428B2 (en) | Removal methods for high aspect ratio structures | |
| US5880036A (en) | Method for enhancing oxide to nitride selectivity through the use of independent heat control | |
| US4640737A (en) | Dry etching method of compound semiconductor | |
| US4214946A (en) | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant | |
| KR100465947B1 (ko) | 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 | |
| US5310454A (en) | Dry etching method | |
| US6093655A (en) | Plasma etching methods | |
| US4264409A (en) | Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide | |
| US20050280151A1 (en) | Methods for forming openings in doped silicon dioxide | |
| KR100595065B1 (ko) | 드라이 에칭 방법 | |
| JP2006501634A (ja) | 基板をエッチングするための方法及び装置 | |
| KR20240097984A (ko) | 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착 | |
| KR100782632B1 (ko) | 절연막의 에칭 방법 | |
| JPH05102107A (ja) | 半導体装置の製造方法 | |
| US6258728B1 (en) | Plasma etching methods | |
| US20090081872A1 (en) | Plasma etching method for etching sample | |
| KR100549204B1 (ko) | 실리콘 이방성 식각 방법 | |
| JPH0214773B2 (ja) | ||
| JPH09331117A (ja) | 半導体エッチング方法および半導体レーザ装置 | |
| EP0144142B1 (en) | Method of fabrication a semiconductor laser | |
| JP3272442B2 (ja) | 半導体装置の製造方法 | |
| KR100469739B1 (ko) | 플라즈마 식각을 이용한 반도체 제조 방법 | |
| Takenaka et al. | Dead‐time‐free selective dry etching of GaAs/AlGaAs using BCl3/CHF3 plasma | |
| JP2811880B2 (ja) | ドライエッチング方法 | |
| JPS6056231B2 (ja) | プラズマエッチング方法 |