JPH02148107A - プログラマブルコントローラにおけるシーケンスプログラムのｉ／ｏアドレス変換方法 - Google Patents
プログラマブルコントローラにおけるシーケンスプログラムのｉ／ｏアドレス変換方法Info
- Publication number
- JPH02148107A JPH02148107A JP30059588A JP30059588A JPH02148107A JP H02148107 A JPH02148107 A JP H02148107A JP 30059588 A JP30059588 A JP 30059588A JP 30059588 A JP30059588 A JP 30059588A JP H02148107 A JPH02148107 A JP H02148107A
- Authority
- JP
- Japan
- Prior art keywords
- address
- physical address
- program
- sequence
- sequence program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は各種自動化機器のシーケンス制御をプログラマ
ブルに実行するプログラマブルコントローラに係り、特
に制御設備の改造、拡張によるＩ／Ｏモジュール上のＩ
／Ｏカードのラック、スロットの変更に伴うシーケンス
プログラムの１−正、改造に好適なプログラマブルコン
トローラにおけるシーケンスプログラムの１／Ｏアドレ
ス変換方法に関する。
ブルに実行するプログラマブルコントローラに係り、特
に制御設備の改造、拡張によるＩ／Ｏモジュール上のＩ
／Ｏカードのラック、スロットの変更に伴うシーケンス
プログラムの１−正、改造に好適なプログラマブルコン
トローラにおけるシーケンスプログラムの１／Ｏアドレ
ス変換方法に関する。
従来のプログラマブルコントローラにおけるシーケンス
プログラムのＩ／Ｏアドレスの表記方法に関しては、特
開昭６２−９９８０３号公報において所定桁のアドレス
を設定して、第１番目の桁をアドレス区分、第２番目の
桁をラック番号、第３番目の桁をカード番号、第４番目
の桁を端子番号とするようなＩ／Ｏアドレス表配方法を
提供することにより、Ｉ／Ｏアドレスを見ればそのＩｌ
ｏの物理的位置が分かるようにしてプログラムの設計、
変更を容易ならしめていた。
プログラムのＩ／Ｏアドレスの表記方法に関しては、特
開昭６２−９９８０３号公報において所定桁のアドレス
を設定して、第１番目の桁をアドレス区分、第２番目の
桁をラック番号、第３番目の桁をカード番号、第４番目
の桁を端子番号とするようなＩ／Ｏアドレス表配方法を
提供することにより、Ｉ／Ｏアドレスを見ればそのＩｌ
ｏの物理的位置が分かるようにしてプログラムの設計、
変更を容易ならしめていた。
上記従来技術は、制御設備の改造、拡張によるＩ／Ｏモ
ジュール上のＩ／Ｏカードのラック、スロットの変更を
行なう場合に、既存のシーケンスプログラムではＩ／Ｏ
カードのラック、スロットの変更に伴うＩ／Ｏモジュー
ル上の物理アドレスのｆｎのため−こ、既存シーケンス
プログラムを使用することができず新たにシーケンスプ
ログラムを開発するか、既存シーケンスプログラム上の
Ｉ／Ｏアドレスを人為的に調査、修正して新しい■／Ｏ
物理アドレスに対応したシーケンスプログラムに改造、
拡張しなければならない問題があった。
ジュール上のＩ／Ｏカードのラック、スロットの変更を
行なう場合に、既存のシーケンスプログラムではＩ／Ｏ
カードのラック、スロットの変更に伴うＩ／Ｏモジュー
ル上の物理アドレスのｆｎのため−こ、既存シーケンス
プログラムを使用することができず新たにシーケンスプ
ログラムを開発するか、既存シーケンスプログラム上の
Ｉ／Ｏアドレスを人為的に調査、修正して新しい■／Ｏ
物理アドレスに対応したシーケンスプログラムに改造、
拡張しなければならない問題があった。
本発明の目的は、プログラマブルコントローラにおいて
、Ｉ／Ｏモジュール上のＩ／Ｏカードのラック、スロッ
トの変更に伴い、シーケンスプログラムを展開した内部
形式プログラム上の旧Ｉ／Ｏ物理アドレスを新Ｉ／Ｏ物
理アドレスに変換するとともに、Ｉ／Ｏ物理アドレス割
付未定義の旧Ｉ／Ｏアドレスを表示できるプログラマブ
ルコントローラにおけるシーケンスプログラムのＩ／Ｏ
アドレス変換方法を提供するにある。
、Ｉ／Ｏモジュール上のＩ／Ｏカードのラック、スロッ
トの変更に伴い、シーケンスプログラムを展開した内部
形式プログラム上の旧Ｉ／Ｏ物理アドレスを新Ｉ／Ｏ物
理アドレスに変換するとともに、Ｉ／Ｏ物理アドレス割
付未定義の旧Ｉ／Ｏアドレスを表示できるプログラマブ
ルコントローラにおけるシーケンスプログラムのＩ／Ｏ
アドレス変換方法を提供するにある。
上記目的は、シーケンスプログラムを記憶したメモリ部
から所要のシーケンス命令をＣＰＵより読み出して入出
力要素の演算制御を行なうように構成したプログラマブ
ルコントローラにおいて、メモリ部との間でＩ／Ｏデー
タの転送を行なうＩ／Ｏモジュール上のＩ／Ｏカードの
ラック、スロットの変更に伴い、変更以前のＩ／Ｏアド
レスとＩ／Ｏ物理アドレスとの対応を表わす旧Ｉ／Ｏ物
理アドレス割付対応テーブルと、変更以後のＩ／Ｏアド
レスとＩ／Ｏ物理アドレスとの対応をａｈす新Ｉ／Ｏ物
理アドレス割付対応テーブルとを持つコトにより、シー
ケンスプログラムを展開した内部形式プログラム上のＩ
／Ｏ物理アドレスを旧Ｉ／Ｏ＠理アドレスから新Ｉ／Ｏ
物理アドレスに変換するとともに、物理アドレス割付未
定義の旧Ｉ／Ｏアドレスを表示するプログラマブルコン
トローラにおけるシーケンスプログラムのＩ／Ｏアドレ
ス変換方法により達成される。
から所要のシーケンス命令をＣＰＵより読み出して入出
力要素の演算制御を行なうように構成したプログラマブ
ルコントローラにおいて、メモリ部との間でＩ／Ｏデー
タの転送を行なうＩ／Ｏモジュール上のＩ／Ｏカードの
ラック、スロットの変更に伴い、変更以前のＩ／Ｏアド
レスとＩ／Ｏ物理アドレスとの対応を表わす旧Ｉ／Ｏ物
理アドレス割付対応テーブルと、変更以後のＩ／Ｏアド
レスとＩ／Ｏ物理アドレスとの対応をａｈす新Ｉ／Ｏ物
理アドレス割付対応テーブルとを持つコトにより、シー
ケンスプログラムを展開した内部形式プログラム上のＩ
／Ｏ物理アドレスを旧Ｉ／Ｏ＠理アドレスから新Ｉ／Ｏ
物理アドレスに変換するとともに、物理アドレス割付未
定義の旧Ｉ／Ｏアドレスを表示するプログラマブルコン
トローラにおけるシーケンスプログラムのＩ／Ｏアドレ
ス変換方法により達成される。
上記プログラマブルコントローラにおけるシーケンスプ
ログラムのＩ／Ｏアドレス変換方法は、シーケンスプロ
グラム上で表現されるＩ／Ｏアドレスと内部形式プログ
ラム上でのＩ／Ｏ物理アドレスとの対応を表わすための
、■／Ｏモジュール上のＩ／Ｏカードのラック、スロッ
トの変更前の旧Ｉ／Ｏ物理アドレス割付対応テーブルと
変更後の新Ｉ／Ｏ物理アドレス割付対応テーブルとを持
ち、まず旧Ｉ／Ｏ物理アドレス割付対応テーブルにより
内部形式プログラム上のＩ／Ｏ物理アドレスからシーケ
ンスプログラム上のＩ／Ｏアドレスに変換したのち、新
Ｉ／Ｏ物理アドレス割付対応テーブルによりＩ／Ｏ物理
アドレスに変換し、内部形式プログラム上の物理アドレ
スを入れかえることにより、内部形式プログラム上のＩ
／Ｏ物理アドレスの変更を行なうとともに、新Ｉ／Ｏ物
理アドレス割付は外のＩ／Ｏアドレスを表示するように
し、これによりＩ／Ｏモジュール上のＩ／Ｏカードのラ
ック、スロットの変更に伴うＩ／Ｏ物理アドレスのずれ
に対するソースプログラム上のＩ／Ｏアドレスの修正が
行なえ、内部形式プログラム上のＩ／Ｏ物理アドレスの
対応をとる必要がなくなる。
ログラムのＩ／Ｏアドレス変換方法は、シーケンスプロ
グラム上で表現されるＩ／Ｏアドレスと内部形式プログ
ラム上でのＩ／Ｏ物理アドレスとの対応を表わすための
、■／Ｏモジュール上のＩ／Ｏカードのラック、スロッ
トの変更前の旧Ｉ／Ｏ物理アドレス割付対応テーブルと
変更後の新Ｉ／Ｏ物理アドレス割付対応テーブルとを持
ち、まず旧Ｉ／Ｏ物理アドレス割付対応テーブルにより
内部形式プログラム上のＩ／Ｏ物理アドレスからシーケ
ンスプログラム上のＩ／Ｏアドレスに変換したのち、新
Ｉ／Ｏ物理アドレス割付対応テーブルによりＩ／Ｏ物理
アドレスに変換し、内部形式プログラム上の物理アドレ
スを入れかえることにより、内部形式プログラム上のＩ
／Ｏ物理アドレスの変更を行なうとともに、新Ｉ／Ｏ物
理アドレス割付は外のＩ／Ｏアドレスを表示するように
し、これによりＩ／Ｏモジュール上のＩ／Ｏカードのラ
ック、スロットの変更に伴うＩ／Ｏ物理アドレスのずれ
に対するソースプログラム上のＩ／Ｏアドレスの修正が
行なえ、内部形式プログラム上のＩ／Ｏ物理アドレスの
対応をとる必要がなくなる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明によるプログラマブルコントローラにお
けるシーケンスプログラムのＩ／Ｏアドレス変換方法の
一実施例を示すプログラマブルコントローラのブロック
図である。第１図において、ｌはＣＲＴ画面、２はキー
ボード、３はフロッピディスク、４はプログラム解釈部
、５は内部形式プログラムバッファ、６は画面バッファ
、７はＩ／Ｏ物理アドレス割付（対応）テーブル、８は
Ｉ／Ｏ割付部、９はプログラム変換部、／Ｏはプログラ
ム逆変換ｓ、１１は実行オブジェクト、１２は実行部、
１３はＩ／Ｏ割付けである。
けるシーケンスプログラムのＩ／Ｏアドレス変換方法の
一実施例を示すプログラマブルコントローラのブロック
図である。第１図において、ｌはＣＲＴ画面、２はキー
ボード、３はフロッピディスク、４はプログラム解釈部
、５は内部形式プログラムバッファ、６は画面バッファ
、７はＩ／Ｏ物理アドレス割付（対応）テーブル、８は
Ｉ／Ｏ割付部、９はプログラム変換部、／Ｏはプログラ
ム逆変換ｓ、１１は実行オブジェクト、１２は実行部、
１３はＩ／Ｏ割付けである。
この構成で、キーボード２より入力されたシーケンス制
御プログラムはプログラム解釈部４で内部形式プログラ
ムに変換される。このときシーケンスプログラム上のＩ
／ＯアドレスはＩ／Ｏ物理アドレス割付テーブル７に従
ってＩ／Ｏ物理アドレスに変換され、内部形式プログラ
ムとなる。この内部形式プログラムはその全プログラム
分について内部形式プログラムバッファ５で保持される
。
御プログラムはプログラム解釈部４で内部形式プログラ
ムに変換される。このときシーケンスプログラム上のＩ
／ＯアドレスはＩ／Ｏ物理アドレス割付テーブル７に従
ってＩ／Ｏ物理アドレスに変換され、内部形式プログラ
ムとなる。この内部形式プログラムはその全プログラム
分について内部形式プログラムバッファ５で保持される
。
画面バッファ６はＣＲＴ画面１へ表示するシーケンス制
御プログラムを復元するメモリであり、復元されたプロ
グラムはビデオ信号形式でＣＲＴ画゛面ｌに出力される
。内部形式に変換されたプログラムはプログラム変換部
９により実行オブジェクト１１に全体変換し、実行部１
２により入力されたシーケンス制御プログラムを実行す
る。Ｉ／Ｏ物理アドレス割付テーブル７は現在のＩ／Ｏ
モジュール上の情報を表すものであり、キーボード２お
よびフロッピディスク３あるいは実行部１２がらＩ／Ｏ
割付部８．Ｉ／Ｏ割付け１３によりＩ／Ｏ物理アドレス
割付テーブル７へ保持される。っまりＩ／Ｏ物理アドレ
ス割付テーブル７はキーボード２よりの入力、あるいは
フロッピディスク３よりのロード、または実行部１２よ
りのロードができるようにしである。
御プログラムを復元するメモリであり、復元されたプロ
グラムはビデオ信号形式でＣＲＴ画゛面ｌに出力される
。内部形式に変換されたプログラムはプログラム変換部
９により実行オブジェクト１１に全体変換し、実行部１
２により入力されたシーケンス制御プログラムを実行す
る。Ｉ／Ｏ物理アドレス割付テーブル７は現在のＩ／Ｏ
モジュール上の情報を表すものであり、キーボード２お
よびフロッピディスク３あるいは実行部１２がらＩ／Ｏ
割付部８．Ｉ／Ｏ割付け１３によりＩ／Ｏ物理アドレス
割付テーブル７へ保持される。っまりＩ／Ｏ物理アドレ
ス割付テーブル７はキーボード２よりの入力、あるいは
フロッピディスク３よりのロード、または実行部１２よ
りのロードができるようにしである。
第２図は第１図のＩ／Ｏ物理アドレス割付テーブル７の
一実施例を示す説明図である。第２図において、１４は
Ｉ／Ｏビットインデックステーブル、１５はソーステー
ブル、１６はオブジェクトテーブルである。
一実施例を示す説明図である。第２図において、１４は
Ｉ／Ｏビットインデックステーブル、１５はソーステー
ブル、１６はオブジェクトテーブルである。
この構成で、Ｉ／Ｏ物理アドレス割付テーブル７はＩ／
Ｏビット用、Ｉ／Ｏワード用とに分かれており、それぞ
れについてインデックステーブルを持っている。各イン
デックステーブルのトップにはケース数が格納され、イ
ンデックステーブルの各ケースにはソーステーブル上の
相対アドレスおよびＩ／Ｏソース復元用のコードが格納
されている。このインデックステーブルで示されたソー
ステーブル上には■／Ｏアドレスのトップ値、接点数、
オブジェクトテーブル上の相対アドレスで１つのケース
とするデータが格納されている。またソーステーブル上
で示されるオブジェクトテーブル上にはＩ／Ｏ＠理アド
レスのトップ値、エンド値、ソーステーブル上相対アド
レスで１つのケースとするデータが格納されている。
Ｏビット用、Ｉ／Ｏワード用とに分かれており、それぞ
れについてインデックステーブルを持っている。各イン
デックステーブルのトップにはケース数が格納され、イ
ンデックステーブルの各ケースにはソーステーブル上の
相対アドレスおよびＩ／Ｏソース復元用のコードが格納
されている。このインデックステーブルで示されたソー
ステーブル上には■／Ｏアドレスのトップ値、接点数、
オブジェクトテーブル上の相対アドレスで１つのケース
とするデータが格納されている。またソーステーブル上
で示されるオブジェクトテーブル上にはＩ／Ｏ＠理アド
レスのトップ値、エンド値、ソーステーブル上相対アド
レスで１つのケースとするデータが格納されている。
第３図は第１図（第２図）のＩ／Ｏ物理アドレス変更の
一実施例を示す説明図である。第３図において、 １７
は旧Ｉ／Ｏ物理アドレス割付テーブルのＩ／′０ビット
インデックステーブル、１８は同じくソーステーブル、
１９は同じくオブジェクトテーブル、２０は新Ｉ／Ｏ物
理アドレス割付テーブルのＩ ／ Ｏビットインデック
ステーブル、 ２１は同じくソーステーブル、２２は同
じくオブジェクトテーブルである。
一実施例を示す説明図である。第３図において、 １７
は旧Ｉ／Ｏ物理アドレス割付テーブルのＩ／′０ビット
インデックステーブル、１８は同じくソーステーブル、
１９は同じくオブジェクトテーブル、２０は新Ｉ／Ｏ物
理アドレス割付テーブルのＩ ／ Ｏビットインデック
ステーブル、 ２１は同じくソーステーブル、２２は同
じくオブジェクトテーブルである。
この構成で、シーケンスプログラムの内部形式プログラ
ム上のＩ／Ｏ物理アドレス″１″が存在していたときに
、旧Ｉ／Ｏ物理アドレス割付テーブルより、Ｉ／Ｏアド
レスのｘｏｏｏを復元することができる。このときＩ／
Ｏモジュール上のＩ／Ｏカードの変更に従った新しいＩ
／Ｏ物理アドレス割付テーブルにより、Ｉ／Ｏアドレス
のＸｏ。
ム上のＩ／Ｏ物理アドレス″１″が存在していたときに
、旧Ｉ／Ｏ物理アドレス割付テーブルより、Ｉ／Ｏアド
レスのｘｏｏｏを復元することができる。このときＩ／
Ｏモジュール上のＩ／Ｏカードの変更に従った新しいＩ
／Ｏ物理アドレス割付テーブルにより、Ｉ／Ｏアドレス
のＸｏ。
ＯをＩ／Ｏ物理アドレス”１７’へ変換することが可能
であり、シーゲンスプログラムの内部コード上の、Ｉ／
Ｏ物理アドレス″′ｌ”を１７″゛へと変換する。
であり、シーゲンスプログラムの内部コード上の、Ｉ／
Ｏ物理アドレス″′ｌ”を１７″゛へと変換する。
この処理をシーケンスプログラム上の全てのＩ／Ｏ物理
アドレスに関して行ない、Ｉ／Ｏアドレスの変更を行な
う。
アドレスに関して行ない、Ｉ／Ｏアドレスの変更を行な
う。
第４図は第１図（第３図）の使用不可能ＰＩ／Ｏの位置
のＣＲＴ画面表示例を示す説明図である。
のＣＲＴ画面表示例を示す説明図である。
第４図において、第３図の処理をシーケンスプログラム
上の全てのＩ／Ｏ物理アドレスに関して行ない、Ｉ／Ｏ
アドレスの変更を行なったときに、旧Ｉ／Ｏ物理アドレ
ス割付テーブルで逆変換した■／Ｏアドレスのｘｏｏｏ
が新Ｉ／Ｏ物理アドレス割付テーブル上に存在しない場
合には、Ｉ／Ｏアドレス、のＸ０００をシーケンスプロ
グラム上の伺処で使用しているか明確にして、シーケン
スブログラム上のＩ／ＯアドレスのＸ０００が使用不可
能という表示をＣＲ１画面１およびプリンタへ行なう。
上の全てのＩ／Ｏ物理アドレスに関して行ない、Ｉ／Ｏ
アドレスの変更を行なったときに、旧Ｉ／Ｏ物理アドレ
ス割付テーブルで逆変換した■／Ｏアドレスのｘｏｏｏ
が新Ｉ／Ｏ物理アドレス割付テーブル上に存在しない場
合には、Ｉ／Ｏアドレス、のＸ０００をシーケンスプロ
グラム上の伺処で使用しているか明確にして、シーケン
スブログラム上のＩ／ＯアドレスのＸ０００が使用不可
能という表示をＣＲ１画面１およびプリンタへ行なう。
本発明番こよれば、Ｉ／Ｏモジュール上のＩ／Ｏカード
の変更に伴うＩ／Ｏ物理アドレスのずれに対するソース
プログラム上のＩ／Ｏアドレスの修正を行なって内部形
式プログラム上のＩ／Ｏ物理アドレスの対応をとる必要
がなくなり、またシーケンスプログラム上の未定義とな
ったＩ／Ｏアドレスのシーケンスプログラム上の位置を
明確に表示すること番こより、人為的にシーケンスプロ
グラム上のＩ／Ｏアドレスを検索、修正を行なわなくと
も迅速にシーケンスプログラムの修正を行なえる効果が
ある。
の変更に伴うＩ／Ｏ物理アドレスのずれに対するソース
プログラム上のＩ／Ｏアドレスの修正を行なって内部形
式プログラム上のＩ／Ｏ物理アドレスの対応をとる必要
がなくなり、またシーケンスプログラム上の未定義とな
ったＩ／Ｏアドレスのシーケンスプログラム上の位置を
明確に表示すること番こより、人為的にシーケンスプロ
グラム上のＩ／Ｏアドレスを検索、修正を行なわなくと
も迅速にシーケンスプログラムの修正を行なえる効果が
ある。
第１図は本発明によるプログラマブルコントローラにお
けるシーケンスプログラムのＩ／Ｏアドレス変換方法の
一実施例を示すプログラムコントローラのブロック図、
第２図は第１図のＩ／Ｏ物理アドレス割付テーブルの一
実施例の説明図、第３図は第１図（第２図）のＩ／Ｏ物
理アドレス変更の一実施例の説明図、第４図は第１図（
第３図）の使用不可能ＰＩ／Ｏの位置のＣＲＴ画面表示
例の説明図である。 ｌ・・・Ｃ几Ｔ画面 ２・・・キーボード３・・
・フロッピディスク ４・・・プログラム解釈部５・・
・内部形式プログラムバッファ ６・・・画面バッファ ７・・・Ｉ／Ｏ物理アドレス割付（対応）テーブル８・
・・Ｉ／Ｏ割付は部 ９・・・プログラム変換部／Ｏ
・・・プログラム逆変換部 １１・・・実行オブジェクト １２・・・実行部１３・
・・Ｉ／Ｏ割付け １４・・・Ｉ／Ｏビットインデックステーブル１５・・
・ソーステーブル １６・・・オブジェクトテーブル １７・・・旧Ｉ／Ｏ物理アドレス割付テーブルのＩ／Ｏ
ビットインデックステーブル １８・・・同じくソーステーブル １９・・・同じくオブジェクトテーブル２０・・・新Ｉ
／Ｏ物理アドレス割付テーブルのＩ／Ｏビットインデッ
クステーブル ２１・・・同じくソーステーブル ２２・・・同じくオブジェクトテーブル竿１図 刑２図 閑５図
けるシーケンスプログラムのＩ／Ｏアドレス変換方法の
一実施例を示すプログラムコントローラのブロック図、
第２図は第１図のＩ／Ｏ物理アドレス割付テーブルの一
実施例の説明図、第３図は第１図（第２図）のＩ／Ｏ物
理アドレス変更の一実施例の説明図、第４図は第１図（
第３図）の使用不可能ＰＩ／Ｏの位置のＣＲＴ画面表示
例の説明図である。 ｌ・・・Ｃ几Ｔ画面 ２・・・キーボード３・・
・フロッピディスク ４・・・プログラム解釈部５・・
・内部形式プログラムバッファ ６・・・画面バッファ ７・・・Ｉ／Ｏ物理アドレス割付（対応）テーブル８・
・・Ｉ／Ｏ割付は部 ９・・・プログラム変換部／Ｏ
・・・プログラム逆変換部 １１・・・実行オブジェクト １２・・・実行部１３・
・・Ｉ／Ｏ割付け １４・・・Ｉ／Ｏビットインデックステーブル１５・・
・ソーステーブル １６・・・オブジェクトテーブル １７・・・旧Ｉ／Ｏ物理アドレス割付テーブルのＩ／Ｏ
ビットインデックステーブル １８・・・同じくソーステーブル １９・・・同じくオブジェクトテーブル２０・・・新Ｉ
／Ｏ物理アドレス割付テーブルのＩ／Ｏビットインデッ
クステーブル ２１・・・同じくソーステーブル ２２・・・同じくオブジェクトテーブル竿１図 刑２図 閑５図
Claims (1)
- 【特許請求の範囲】 １、シーケンスプログラムを記憶したメモリ部から所要
のシーケンス命令をＣＰＵより読み出して入出力要素の
演算制御を行なうように構成したプログラマブルコント
ローラにおいて、上記メモリ部との間でＩ／Ｏデータの
転送を行なうＩ／Ｏモジュール上のＩ／Ｏカードのラッ
ク、スロットの変更に伴い、旧Ｉ／Ｏ物理アドレス割付
対応テーブルと新Ｉ／Ｏ物理アドレス割付対応テーブル
を持つことにより、シーケンスプログラムを展開した内
部形式プログラム上の旧Ｉ／Ｏ物理アドレスを新Ｉ／Ｏ
物理アドレスに変換することを特徴とするプログラマブ
ルコントローラにおけるシーケンスプログラムのＩ／Ｏ
アドレス変換方法。 ２、上記Ｉ／Ｏモジュール上のＩ／Ｏカードのラック、
スロットの変更に伴い、シーケンスプログラム上の使用
不可能となったＩ／Ｏアドレスを表示することを特徴と
する請求項１記載のプログラマブルコントローラにおけ
るシーケンスプログラムのＩ／Ｏアドレス変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30059588A JPH02148107A (ja) | 1988-11-30 | 1988-11-30 | プログラマブルコントローラにおけるシーケンスプログラムのｉ／ｏアドレス変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30059588A JPH02148107A (ja) | 1988-11-30 | 1988-11-30 | プログラマブルコントローラにおけるシーケンスプログラムのｉ／ｏアドレス変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148107A true JPH02148107A (ja) | 1990-06-07 |
Family
ID=17886736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30059588A Pending JPH02148107A (ja) | 1988-11-30 | 1988-11-30 | プログラマブルコントローラにおけるシーケンスプログラムのｉ／ｏアドレス変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148107A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110271020A1 (en) * | 2010-04-29 | 2011-11-03 | Wilson Larry E | Node Differentiation in Multi-Node Electronic Systems |
-
1988
- 1988-11-30 JP JP30059588A patent/JPH02148107A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110271020A1 (en) * | 2010-04-29 | 2011-11-03 | Wilson Larry E | Node Differentiation in Multi-Node Electronic Systems |
| US8335879B2 (en) * | 2010-04-29 | 2012-12-18 | Hewlett-Packard Development Company, L.P. | Node differentiation in multi-node electronic systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2818529B2 (ja) | 情報記憶装置 | |
| JP2017174269A (ja) | Ｉｃカード及びｉｃカードからのデータの読出方法 | |
| JPH06187015A (ja) | シーケンサのプログラム変換装置 | |
| US6694319B1 (en) | Method of characterizing video data, and video data memory comprising means for generating a video data code | |
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JPH0394325A (ja) | データ処理装置 | |
| KR920008225B1 (ko) | 디스플레이 문자 저장용 메모리 제어회로 및 방법 | |
| KR100237879B1 (ko) | 고딕 중간 파일을 케이엑스에프 데이터 포맷으로 변환하는 방법 | |
| JPS607474A (ja) | Ｃｒｔ表示装置 | |
| JPH0349968A (ja) | 符号情報変換回路 | |
| JPH04265994A (ja) | タイムチャート圧縮表示方式 | |
| JPS63160466A (ja) | 電子フアイリングシステムにおける画像登録方法 | |
| JPS63229490A (ja) | 文字表示方式 | |
| JPS61279888A (ja) | 文字発生装置 | |
| JPS6074829A (ja) | 接続デ−タ参照方式 | |
| JPS6159481A (ja) | 表示画面切換え制御方式 | |
| JPH0262591A (ja) | 表示データ記憶装置 | |
| JPS59729A (ja) | 日本語デイスプレイ装置における表示制御方式 | |
| JPS63311445A (ja) | 会話型試験プログラムファイル生成処理システム | |
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPH04135279A (ja) | 画像データ索引用文字データ入力方式 | |
| JPS63278113A (ja) | タイマ制御装置 | |
| JPH01173170A (ja) | イメージデータファイリング方法 | |
| JPH05334421A (ja) | 文字認識装置 | |
| KR960704269A (ko) | 어드레스가능한 메모리 스페이스의 선형 확장을 제공하는 프로세서 코어(processor core which provides a linear extenstion of an addressable memory space) |