JPH02148140A

JPH02148140A - 情報処理装置における条件分岐制御方式

Info

Publication number: JPH02148140A
Application number: JP30195288A
Authority: JP
Inventors: Makoto Yamagake; 山懸　良
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-11-29
Filing date: 1988-11-29
Publication date: 1990-06-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報処理装置における条件分岐制御方式に係り
、特に先行制御方式を採用した情報処理装置に好適な条
件分岐制御方式に関する。

〔従来の技術〕

周知のように、情報処理装置において条件分岐命令を実
行する場合、該条件分岐命令が分岐を行うか、分岐を行
わずに後続命令を実行するかの決定はプログラム状態語
（ｐｓｗ）にセットされている条件コード（コンデイシ
ョンコード）の値によって行われる。この条件コードは
、前の演算命令の演算結果などによって決定されてＰＳ
Ｗにセットされるものである。

一方、先行制御方式を採用する情報処理装置では、複数
の命令がパイプライン的に並列に処理されるため、高速
に命令処理を行うことができる。

しかし、条件分岐命命の場合は、前の演算命令が完了し
ないと条件コードが決定せず、該条件コードが決定しな
いと分岐を行うか否かを決定できないため、実行が遅く
なってしまう問題がある。従来、これを解決する方法と
して、例えば特公昭５５−１７９７６号公報に記載のよ
うに、演算命令を実行する主演算器とは別に補助演算器
を設け、該補助演算器において演算命令の入力データに
より、高速に条件コードを決定する方法がある。これに
より、前に実行される演算命令が完了する以前に、分岐
命令の実行を開始して、該分岐命令が分岐を行うか否か
を決定でき、高速に命令処理を行うことができる。

〔発明が解決しようとする課題〕

上記従来技術においては、補助演算器では演算命令の入
力データより一律に一定時間内で条件コードを決定する
ものとしているため、補助演算器のハードウェア量が増
大し、コスト高になるという問題があった。

また、近年、情報処理装置は高速化・高密度化している
ため、ハードウェア量が増大して空間的床がりが大きく
なると、信号伝播時間が増大してしまうため、高速に処
理できないという問題もある。

本発明の目的は、先行制御方式の情報処理装置等におい
て、比較的少量のハードウェアで演算命令の実行が完了
する以前に条件コードを決定し。

分岐命令処理を高速化することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明では、条件分岐命令
の制御が確定する時期を、演算命令の入力データに応じ
て変化させる。

具体的には、演算命令の入力データの一部により早期に
条件コードを決定する補助演算器、入力データの値に応
じて条件コードの決定できる時期を判定する時期判定部
を備え、早期に条件コードが決定できる場合には、演算
命令が完了する以前に条件コードを決定し、それによっ
て分岐を行うか行わないかを制御する。

〔作　用〕

時期判定部は、入力データに応じて、補助演算器により
早期に条件コードが決定できるかどうかを判定する。早
期に条件コードが決定できる場合には、主演算器による
演算動作が完了する以前に、補助演算器から得られた条
件コードに従って条件分岐命令の分岐・非分岐を制御し
、早期に条件コードが決定できない場合に限り、主演算
器からの条件コードを使用して分岐・非分岐を制御する
。

これによって、演算命令の実行時間とは独立に条件コー
ドを大部分決定できるため、条件分岐命令の処理を高速
化できる。また、補助演算器は。

必ず一定の時間内で条件コードを決定しないければなら
ないという制限を受けないため、少ないハードウェア量
で構成することができる。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第１図は本発明による情報処理装置の一実施例の概略構
成を示したもので、命令及びオペランドを記憶する記憶
ユニット１、命令の実行の制御を行う命令ユニット２．
命令の実行を行う実行ユニット３より成る。こぎで、実
行ユニット３は、主演算器４の他に、演算命令の入力デ
ータより条件コードを求める補助演算器５、演算命令の
入力データの値に応じて条件コードの決定できる時期を
判定する時期判定部６．該時期判定部６からの条件コー
ド選択信号１２により主演算器４からの条件コード出力
１ｏあるいは補助演算器５からの条件コード出力１１を
選択する条件コード選択回路７を備えている。８は演算
用オペランドバス、９は演算結実用データバスである。

はじめに、第１図の一般的動作を説明する。命令ユニッ
ト２の制御により、記憶ユニット１から取り出された命
令は、命令ユニット２で解読され、必要な場合、オペラ
ンドが再度記憶ユニット１から取り出される。そのオペ
ランドは演算用オペランドパス８を通じて実行ユニット
３へ送られ、実行ユニット３内の主演算器４によって演
算が実行される。演算結果は、演算結実用データバス９
を通じて命令ユニット２八戻される。また、その時の条
件コードは、主演算器４の条件コード出力１０より得ら
れ、これが条件コード選択回路７を経由し命令ユニット
２へ報告される。

さて、先行制御方式の情報処理装置では、命令ユニット
２と実行ユニット３が独立にオーバラップして動作し、
複数の命令がパイプライン的に並列に処理される。こ＼
では、各命令は以下の４ステージから成るパイプライン
制御により処理されるものとする。

（１）　Ｄｅｃｏｄｅ　（Ｄステージ）＝命令の解読と
論理アドレスの生成を行う。

（２）　Ａｓ５ｏｃｉａｔｅ　（Ａステージ）；論理ア
ドレスから物理アドレスへの変換を行う。

（３）　Ｌｏａｄ　（Ｌステージ）；記憶装置の読み出しを行う。

（４）　Ｅｘｅｃｕｔｅ　（Ｅステージ）；演算の実行
を行う。

Ｄ、Ａ、Ｌの３ステージは命令の種類に依らずに原則と
して１サイクルで実行を終えることができるが、Ｅステ
ージは命令の種類に応じて複数サイクルかへる場合もあ
る０例えば、同じ減算であっても、二進固定小数点の場
合は１サイクルで結果及び条件コードを得ることができ
るが、二進浮動小数点の場合は２サイクル以上か−る。

こＮで、Ｅステージが３サイクルか−る演算命令の直後
に条件分岐命令が存在する場合の、パイプラインの動作
の様子を第２図（、）に示す、パイプライン制御方式を
採用する情報処理装置では。

同一のステージが重ならない限りは、複数の命令を同時
に処理可能であるが、条件分岐命令の次命令は、その分
岐命令が分岐か非分岐かゾ決定するまでは実行を開始す
ることができないため、先行制御の性能が低下してしま
う、第３図（ａ）では、条件分岐命令の直前の演算命令
はＥステージに３サイクルかＮるため、該分岐命令の次
命令は２サイクルの待ち時間が生じることを示している
。

そこで、第１図に示すように、主演算器４とは別に補助
演算器５を用意し、主演算器４によって演算結果を得る
のに必要なＥステージのサイクル数よりも早く条件コー
ドを決定するようにする。

つまり、補助演算器Ｓによって条件コードが得られた時
は、条件コード選択回路７によって、補助演算器５の条
件コード出力１１を選択して、命令ユニット２へ早く条
件コードを報告するのである。

この時のパイプラインの動作の様子を第２図（ｂ）に示
す。第２図（ｂ）の場合、演算命令の実行時、１サイク
ル目のＥステージで条件コードが決定しているため、条
件分岐命令のＤステージの後、直ちに次命令の実行を開
始できるため、性能が低下しない。

ところで、補助演算器５を主演算器４とは別に用意する
には、以下のような問題がある。一般にＥステージが２
サイクル以上かＮる演算は浮動小数点演算等の複雑な演
算であり、補助演算器５が効果を発揮するのは、このよ
うな複雑な演算の条件コードを高速に決定できる場合で
ある。しかし。

どんな演算であっても、その条件コードを補助演算器５
で全て決定するとなると、補助演算器５の構成には大量
のハードウェアが必要となり、情報処理装置のコストが
増大してしまう。

第１図において、主演算器器４、補助演算器５と並列に
時期判定部６を用意することにより、補助演算器５のハ
ードウェア量を軽減することができる。

時期判定部６は、演算命令のオペランドの値に応じて条
件コードの決定できる時期を判定し、その判定結果を条
件コード選択信号１２として条件コード選択回路７に与
える８選択回路７では、時期判定部６からの条件コード
選択信号１２によって、主演算器４の条件コート出力１
０と補助演算Ｗ５の条件コード出力１１のいずれかを選
択し。

命令ユニット２に報告する。これにより、補助演算器５
では、特定のオペランドの場合だけ条件コードを決定で
きればよいため、該補助演算器５を構成するためのハー
ドウェア量を極めて少なくすることができる。なお、補
助演算器５で条件コードを決定できない場合は、主演算
器４からの条件コード出力１０を待つ必要があり、先行
制御の性能は低下するが、プログラムにもよるが、その
ようなケースが頻発することはまずなく、実際上、何ら
問題はない、以下、二進浮動小数点減算を例にとり、補
助演算器５、時期判定部６の動作を説明する。

二進浮動小数点数は、第３図に示すように、１ビツトの
符号部、７ビツトの指数部、５６ビットの仮数部、の計
６４ビットより構成される。二進浮動小数点減算命令は
、２つの二進浮動小数点数をオペランドとして、その差
を計算し、その結果が正か、負か、０かに応じて、すな
わちオペランドの大小関係に応じて条件コードを設定す
る命令である。

第１図において、演算用オペランドバス８は、主演算器
４．補助演算器５、時期判定部６のそれぞれに入力され
ているのが、６４ビツトのオペランド全てが入力される
のは、主演算器４だけとし、補助演算器５及び時期判定
部６には、第３図に示すように、各オペランドの上位１
２ビツトだけを入力する。これにより、１２８ビツトの
入力を持つ主演算器４に比べて、２４ビツトの入力しか
持たない補助演算器５と時期判定部６のハードウェア量
を少なくすることができる。

第４図は二進浮動小数点減算命令に対する時期判定部６
の動作を示したフローチャートで、上位１２ビツトだけ
でオペランドの大小関係を判断できる場合とそうでない
場合を区別し、区別できる場合は補助演算器５で条件コ
ードを決定し、区別できない場合は主演算器４で条件コ
ードを決定しようとするものである。ステップ１０１で
、両オペランドの仮数部最上位桁が０でないことをテス
トしている。これは浮動小数点数が、正規化されている
かどうかをテストしているもので、非正規化数は符号と
指数部を比較するだけでは大小関係を決定するのが困難
なため、補助演算器５による処理の対象外とするためで
ある。一般に浮動小数点演算において、非正規化数が現
われることは極めて希なので、性能がこのために低下す
ることはない。また真の０もこのテストにより、処理対
象とされるが、浮動小数点数のオペランドとして真のＯ
が現われる可能性も極めて低いため問題とはならない、
ステップ１０２では、符号を比較し、異符号の場合には
、補助演算器５により大小関係を判断するものである。

オペランドが０である可能性はステップ１０１により排
除されているので、異符号ならば符号ビットの１ビツト
を検査するだけで、大小関係を決定可能である。ステッ
プ１０３では、指数部を比較し、異なっていた場合には
、補助演算器５により指数部で大小関係を決定する。

ステップ１０４では仮数部最上位桁を比較し、異なって
いた場合にはやはり補助演算器５で大小関係を決定する
。ステップ１０４でも大小関係が決定できない場合は、
仮数部のより下位のビットを参照しないと大小関係が決
定できないため、主演算器４によって条件コードを決定
する（ステップ１０５）。それは２つのオペランドの上
位１２ビツトが等しい場合なので、オペランドの値が等
確率に分布すると仮定すれば、主演算器４によって条件
コードを決定する必要のある確率は１／４０９６と小さ
く、はとんどの場合、補助演算器５で条件コードを決定
できる。

本実施例によれば、演算結果が得られるまで複数サイク
ル必要な演算命令の直後の条件分岐命令であっても、補
助演算器５によって条件コードを決定することが可能な
場合には、高速に実行可能であり、また、はとんどの場
合、該補助演算器５で決定できる。

また、二Ｎでは二進浮動小数点数の場合の処理を取り上
げたが、二進固定小数点であっても上位ビットだけを参
照することにより条件コードを決定できる場合は、本発
明を適用可能であり、符号を最下位桁に持つような十進
固定小数点数であっても、上位ビットの一部と最下位の
符号桁を補助演算器に入力することにより、本発明を適
用可能である。

また、実施例では、補助演算器及び時期判定部を実行ユ
ニット内に設けたが、ハードウェア量が少ないことを利
用し、命令ユニット内に設けることも可能である。

また、実施例の一変形として、命令ユニット内に備えら
れたアドレス計算用演算器やコンフリクト解決用先行演
算器を補助演算器として使用することも可能である。

また、補助演算器に障害が発生した場合は、常に主演算
器によって決定された条件コードによって動作すること
により、補助演算器の障害時でも命令実行を続行するこ
とが可能となる。

また、実施例の一変形として、補助演算器の条件コード
出力は分岐命令の次命令の制御にだけ使用し、それ以降
で使われる条件コードは、主演算器の条件コード出力を
使用するようにしてもよい。

Ｃ発明の効果〕以上説明したように、本発明によれば、少ないハードウ
ェア量で、条件分岐命令が分岐を行うか否かの決定を高
速に行うことができ、コストを増大させることなく、情
報処理装置の性能を向上させることが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は条件
分岐命令が実行される場合のパイプラインの様子を示し
た図、第３図は二進浮動小数点形式の一例の説明図、第
４図は第１図における時期判定部の動作を示したフロー
チャートである。１・・・記憶ユニット、　　２・・・命令ユニット、３
・・・実行ユニット３、４・・・主演算器、５・・・補
助演算器、　６・・・時期判定部、７・・・条件コード
選択回路、８・・・演算用オペランドバス、９・・・結実用データバス、１０・・・主演算器からの条件コード出力、１１・・・
補助演算器からの条件コード出力、１２・・・条件コー
ド選択信号。第１図第３図第４図第と図（す

Claims

【特許請求の範囲】

（１）条件分岐命令の実行時、該条件分岐命令以前の演
算命令の演算に応じて分岐を行うか行わないかを制御す
る手段を具備する情報処理装置において、前記条件分岐
命令の制御が確定する時期を、前記演算命令の入力デー
タに応じて変化させることを特徴とする条件分岐制御方
式。
（２）演算命令を実行する主演算器の他に、該演算命令
の入力データの一部により限定した演算を行う補助演算
器を有し、前記条件分岐命令の制御が早期に確定する場
合には、前記補助演算器の出力により、前記主演算器で
の演算動作が完了する以前に分岐を行うか行わないかを
決定することを特徴とする請求項（１）記載の条件分岐
制御方式。