JPH02148154A - 故障検出回路 - Google Patents

故障検出回路

Info

Publication number
JPH02148154A
JPH02148154A JP63303139A JP30313988A JPH02148154A JP H02148154 A JPH02148154 A JP H02148154A JP 63303139 A JP63303139 A JP 63303139A JP 30313988 A JP30313988 A JP 30313988A JP H02148154 A JPH02148154 A JP H02148154A
Authority
JP
Japan
Prior art keywords
failure
trouble
control bus
central processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63303139A
Other languages
English (en)
Inventor
Yoshinobu Amano
天野 由信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP63303139A priority Critical patent/JPH02148154A/ja
Publication of JPH02148154A publication Critical patent/JPH02148154A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、故障検出回路、特に、制御バスを駆動した装
置側の故障検出回路に関する。
〔従来の技術〕
従来、この種の制御バスを駆動した装置側の故障検出回
路は制御バスに出力する値と出力した値との比較を行い
、中央処理装置に比較した結果を報告し、駆動した装置
側で比較した内容を格納するまでにとどまり、その他に
ついては何も行なっていなかった。
〔発明が解決しようとする課題〕
上述した従来の故障検出回路は、制御バスに出力する値
と出力した値との比較を行い、中央処理装置に比較した
結果を報告し、駆動した装置側で故障の内容を格納する
にとどまっていたため、中央処理装置は、どこで故障が
起きたかは解ってもどのような内容なのか認識できず故
障後の動作に十分な対応が出来ず、値の有効性・正確性
に少し欠けてしまうという欠点があった。
〔課題を解決するための手段〕
本発明の故障検出回路は、制御バスを駆動する装置側の
制御バスインターフェイス部に制御バスに出力する値と
出力した値とを比較する比較部と比較した結果の詳細な
内容を格納する検出部と結果を中実装置内の故障検出部
に送る故障検出信号線と故障検出信号線の結果により中
央処理装置内の故障検出部から検出部に出力される故障
報告命令線と故障報告命令線により検出部から中央処理
装置内の故障認識部に送られる故障内容報告線と故障内
容報告線によって送られた結果を認識する中央処理装置
内の故障認識部からなる回路を有している。
〔実施例〕
次に本発明について、図面を参照し詳細に説明する。
第1図は、本発明の一実施例を示すブロック図である。
第1図に示す故障検出回路は、制御バス1と、主記憶装
置2と、中央処理装置7と、入・出力装置14と、制御
バスインターフェイス部3・1゜・15と、故障検出回
路4・10・11と、比較部5・12・17と、検出部
6・13・18と、故障検出部9と、中央処理装置7内
の故障認、識部8と、中央処理装置7内の故障検出部9
と、故l(a検出信号線1つ・20・21と、故障報告
命令信号線22・23・24と、故障内容報告信号線2
5・26・27と、制御バス駆動信号線2829・30
より構成される。
各々は、以下のように接続される。
主記憶装置2は、制御バスインターフェイス部3を介し
、中央処理装置7は、制御バスインターフェイス部10
を介し、入・出力装置14は、制御バスインターフェイ
ス部15を介し制御バスと接続されている。制御バス駆
動信号線28は、中央処理装置7から制御バスインター
フェイス部3の出力バッファに接続され、制御バス駆動
信号線2つは、中央処理装置7から制御バスインターフ
ェイス部10の出力バッファに接続され、制御バス駆動
信号30は、中央処理装置7から制御バスインターフェ
イス部15の出力バッファに接続されている。
故障検出回路4は、比較部5と検出部6を持ち、主記憶
装置2の制御バスインターフェイス部3の出力バッファ
の入力値と出力値を比較部5に接続し、比較した結果を
故障検出信号線19により中央処理装置7内の故障検出
部9に接続すると同時に故障の内容を検出部6に送る。
故障検出部9に送られた結果により中央処理装置7内の
故障検出部9から出力される故障報告命令信号線22が
検出部6に接続され、検出部6に入っている内容を故障
内容報告信号線25により中央処理装置7内の故障認識
部8に送られる。
同様に故障検出回路11は、比較部12と検出部13を
持ち、中央処理装置7の制御バスインターフェイス部1
0の出力バッファの入力値と出力値を比較部5に接続し
、比較した結果を故障検出信号線20により中央処理装
置7内の故障検出部9に接続すると同時に、故障の内容
を検出部13に送る。
故障検出部9に送られた結果により中央処理装置7内の
故障検出部9から出力される故障報告命令信号線23が
検出部13に接続され、検出部13に入っている内容を
故障内容信号線26により中央処理装置7内の故障認識
部8に送られる。
同様に故障検出回路16は、比較部17と検出部18を
持ち、入・出力装置14の制御バスインターフェイス部
15の出力バッファの入力値と出力値を比較部17に接
続し、比較した結果を故障検出信号線21により中央処
理装置7内の故障検出部9に接続すると同時に、故障の
内容を検出部8に送る。故障検出部9に送られた結果に
より中央処理装置7内の故障検出部9から出力される故
障報告命令信号線24が検出部18に接続され、検出部
18に入っている内容を故障内容報告信号線27により
中央処理装置7内の故障認識部8に送られる。
以下に中央処理装置7が、制御バス1に値を出力し故障
が起きた場合について説明する。
中央処理装置7から出力している制御バス駆動信号線2
つが有効極性となり中央処理装置7から制御バス1に値
が出力される。その時、制御バスインターフェイス部1
0の出力バッファに故障が起きたとすると、制御バスイ
ンターフェイス部10の出力バッファの入力値と出力値
を故障検出回路11内の比較部12で比較を行ない故障
ありと故障の内容が解り、中央処理装置7内の故障検出
部9に故障検出線20によって故障あつということを知
らせ、同時に、故障の内容を検出部13に格納する。
故障検出部9に故障ありか解ったことにより、制御バス
駆動信号線28,29.30の極性を調べ確かに中央処
理装置7が制御バス1に出力した値に故障があったと解
った時に故障報告命令信号線23で故障の内容を知らせ
よという信号を出し、検出部13に入っている故障の内
容を故障内容報告信号線26により故障認識部8に送る
その結果、中央処理装置7内の故障認識部8で中央処理
装置7で制御バス1に出力した値に故障があり、同時に
内容を知ることができる。
以上のような動作が主記憶動作2と入・出力装置14に
ついても行なえるため、どの装置が制御バス1に値を出
力した時故障がおき、その故障はどういう内容なのが、
中央処理装置7が集中管理できるため、より正確な値の
通信ができ、故障が起きた際の対応が確実にできる。
〔発明の効果〕
以上説明したように本発明は、主記憶装置、中央処理装
置、入出力装置と制御バスを駆動するそれぞれの制御バ
スインターフェイス部に故障検出回路を置き、故障の内
容を故障検出部内の検出部に格納し、中央処理装置内の
故障認識部に送ることによりどのような内容で“、どこ
から出力された値が誤りがあるのかを知り故障後の動作
に十分に対応でき値の有効性を十分認識でき、値の正確
性を高めるという効果がある。
【図面の簡単な説明】
第1図は、本発明の故障検出回路の一実施例を示すブロ
ック図である。 1・・・制御バス、2・・・主記憶装置、3・・・制御
バスインターフェイス部、4・・・故障検出回路、5・
・・比較部、6・・・検出部、7・・・中央処理装置、
8・・・故障認識部、9・・・故障検出部、10・・・
制御バスインターフェイス部、11・・・故障検出回路
、12・・・比較部、13・・・検出部、14・・・入
・出力装置、15・・・制御バスインターフェイス部、
16・・・故障検出回路、17・・・比較部、18・・
・検出部、19〜21・・・故障検出信号線、22〜2
4・・・故障報告命令信号線、25〜27・・・故障内
容報告信号線、28〜30・・・制御バス駆動信号線。

Claims (1)

    【特許請求の範囲】
  1. 制御バスと主記憶装置と故障検出部と故障認識部を有す
    る中央処理装置と入・出力装置と入・出力バッファから
    成る制御バスインターフェイス部と比較部と検出部から
    成る故障検出回路と制御バス駆動信号線と故障検出信号
    線と故障報告命令信号線と故障内容報告信号線を有する
    情報処理装置において、前記主記憶装置と前記中央処理
    装置と前記入・出力装置はそれぞれ前記制御バスインタ
    ーフェイス部を介し前記制御バスと接続されており、前
    記制御バスインターフェイス部の前記出力バッファの入
    力データと出力データを前記比較部に接続し、比較した
    結果を前記故障検出信号線により前記中央処理装置内の
    前記故障検出部に接続し、故障内容を前記検出部に格納
    し、前記故障検出部は前記故障報告命令信号線により前
    記検出部と接続し、前記検出部は前記故障内容報告信号
    線により前記中央処理装置内の前記故障認識部と接続し
    ている回路を前記主記憶装置と前記中央処理装置と前記
    入出力装置それぞれの前記制御バスインターフェイス部
    に持つことを特徴とする故障検出回路。
JP63303139A 1988-11-29 1988-11-29 故障検出回路 Pending JPH02148154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63303139A JPH02148154A (ja) 1988-11-29 1988-11-29 故障検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63303139A JPH02148154A (ja) 1988-11-29 1988-11-29 故障検出回路

Publications (1)

Publication Number Publication Date
JPH02148154A true JPH02148154A (ja) 1990-06-07

Family

ID=17917351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63303139A Pending JPH02148154A (ja) 1988-11-29 1988-11-29 故障検出回路

Country Status (1)

Country Link
JP (1) JPH02148154A (ja)

Similar Documents

Publication Publication Date Title
KR920009093B1 (ko) 멀티프로세서 시스템
US6845469B2 (en) Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex
EP0164421B1 (en) Programmable controller
JPS6235704B2 (ja)
JPH02148154A (ja) 故障検出回路
JPS6155759A (ja) インタフエ−ス制御装置
JPS62293441A (ja) デ−タ出力方式
JPS6288047A (ja) インタフエ−ス制御装置
JPH0264745A (ja) インターフェース制御装置
JPS6051136B2 (ja) デ−タ誤り検出方式
JPH01277951A (ja) データ転送装置
JPH07152497A (ja) ディスク制御装置
JPS60167547A (ja) 信号伝送装置
JPH0192857A (ja) 記憶装置
JPH0324601A (ja) 制御方法
JPS61212145A (ja) 障害情報伝送方法
JP3123831B2 (ja) 情報処理システム
JPH05108385A (ja) エラー訂正回路診断方式
JPH07121393A (ja) 情報処理装置と情報処理方法
JPS62166449A (ja) 論理装置の履歴記憶装置
JPH04257044A (ja) バスパリティエラー発生位置検出方式
JPS6220047A (ja) 記憶素子
JPH02188852A (ja) データ処理装置
JPH03296143A (ja) 情報処理装置の障害箇所検出回路
JPH05108556A (ja) チヤネル番号設定内容確認方式