JPH0214821B2

JPH0214821B2 -

Info

Publication number: JPH0214821B2
Application number: JP55106929A
Authority: JP
Inventors: Kazumoto Iinuma
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1980-08-04
Filing date: 1980-08-04
Publication date: 1990-04-10
Also published as: JPS5731239A

Description

【発明の詳細な説明】本発明は発生頻度に偏りがある標本化された多
値の時系列信号を圧縮符号化した符号化信号から
元の多値時系列信号を復号する復号化装置に関す
る。

画像信号や音声信号を標本化して得られる多値
時系列信号は、一般に、各多値信号の発生頻度に
偏りがある。アナログの画像信号や音声信号を
Ａ／Ｄ変換して得られるPCM（パルス符号変調）
信号においては、発生頻度の偏りはそれほど大き
くはないが、例えば、PCM信号をDPCM（差分パ
ルス符号変調）信号に変換して得られる多値信号
は、一般に、零集中型の頻度分布を示す。すなわ
ち、差分値が０に近い信号の発生頻度が高く差分
値の大きい信号の発生頻度が少ない。このように
発生頻度に偏りのある信号は、発生頻度の高い信
号に短かい符号を与え、発生頻度の低い信号に長
い符号を与えるという不等長符号化により圧縮符
号化できる。

不等長符号化の問題点は復号化回路が複雑にな
ることである。特にテレビジヨン信号のように標
本化された多値の時系列信号の標本化周波数が
10MHzと高速な場合には、不等長符号の復号回路
は回路の動作速度に限界があるため、直列演算処
理が適用できないので一層複雑なものとなつてい
た。

すなわち、従来は復号化動作の速度限界を回避
する方法として、圧縮符号を伝送路から受けると
直ちにこれを特長符号に復号化し、結果を大容量
のバツフアーメモリーに一旦蓄え、後段の処理に
利用する方法を用いていた。この方法ではバツフ
アメモリーに復号化データが蓄えられるため、本
発明のようにバツフアーメモリに復号化前の圧縮
データを蓄える場合に比べ、数倍〜数十倍のメモ
リーを必要とする。また、バツフアメモリーの蓄
積量の監視機構を別途設置する必要があること、
最低圧縮率に対する復号速度の保障機構が必要で
あるなど相当復雑な回路となつていた。

本発明の目的は高速動作が可能でしかも回路構
成の簡単な復号化回路を提供することにある。

本発明によれば圧縮データを並列ｌビツトのデ
ータとして読み出し、同期符号をこの並列データ
系列から直接検出すると共に、並列ｌビツトのデ
ータから個々に分離した不等長符号を並列データ
として配列変換するので高速動作が可能であり、
しかも、不等長符号配列逆変換回路は特別に工夫
されたものなので簡単な回路で符号逆変換が実現
できる。また、複数の時系列データが多重されて
圧縮された符号から複数の時系列データを復元す
る場合にも不等長符号配列逆変換回路がこれらの
複数の圧縮データに対して共通に使用できるので
全体の回路構成が簡易化される。さらにブロツク
の区切りを示す同期符号は他の圧縮符号と区別し
得るものであればどんな符号でも対処できるの
で、融通性に富む。

次に図面を参照して本発明を詳細に説明する。

第１図および第２図は、本発明に使用される符
号化装置を示すブロツク図およびそのタイングチ
ヤートである。

本発明装置は画像信号や音声信号等の標本化さ
れた時系列信号に対して適用できるが、ここで
は、テレビジヨン信号を例にとり説明する。ま
ず、入力端子１に供給されたテレビジヨン信号
は、発生頻度に偏りのある多値時系列信号（第２
図のＳ４）に、DPCM符号器２において変換さ
れ、信号線１００に出力される。このとき、同期
タイミング信号（第２図のＳ３）および標本化ク
ロツクパルス（第２図のＳ１）が信号線１０３お
よび１０２に同時に出力される。この同期タイミ
ング信号Ｓ３は時系列データをある長さのブロツ
クに区切つて圧縮符号化するための、ブロツクの
区切りを表わす情報である。

さて、第１図に示す符号化装置はタイミング制
御回路３と、第１の符号（以下Ｒ符号と称す）を
割当てる第１の符号割当回路５と、第２の符号
（以下Ｖ符号と称す）を割当てる第２の符号割当
て回路４と、これら第１および第２の符号を多重
化する多重化回路６と、不等長符号を発生順に並
び変えて並列ｌビツトのデータに変換する不等長
符号配列変換回路７とから構成されている。な
お、参照数字８はこの符号化装置で変換されたデ
ータを記憶するメモリである。符号化装置を回線
を通した通信装置に組込んで使用する場合には、
メモリ８は速度平滑化用のバツフアーメモリとし
て使用され、メモリ内容は回線速度の１／ｌの速
度で並列に読出され直列符号に変換されて回線に
出力される。また、この符号化装置をコンピユー
タ装置等の有するデータフアイルへの入力手段の
一部として使用する場合には、メモリ８はコンピ
ユータのメモリまたはインターフエース用メモリ
として使用される。ここで第１の符号Ｒは最頻出
値の時系列上での継続長（ランレングス）を表わ
す符号であり、第２の符号Ｖは多値信号の値（レ
ベル）を表わす符号である。また、Ｒ符号および
Ｖ符号の中にはそれぞれ少なくとも一個の遷移符
号が含まれている。これらをそれぞれ第１の遷移
符号（以下R^*符号）および第２の遷移符号（以
下V^*符号）と称す。R^*符号はＲ符号からＶ符号
への遷移を示す符号で、時系列上でR^*符号の次
にはＶ符号を送出する。また、V^*符号は、Ｖ符
号からＲ符号への遷移を示す符号で、V^*符号の
次にはＲ符号を送出する。遷移符号以外の符号で
はＲ符号の次はＲ符号、Ｖ符号の次はＶ符号とす
るものとする。

第３図に多値信号の信号レベル０〜５に対する
符号Ｖの一例を示す。信号レベル０、すなわち、
最頻出値に対しては、遷移符号V^* ₀の他に遷移し
ない符号V₀を与える。

Ｖ符号には、図に示すような、符号長が２から
４までの不等長符号を与えるものとする。不等長
符号は、符号の始まりがわかれば、符号の時系列
から符号の長さ、あるいは符号の終りがわかるよ
うな特徴を有する符号である。第３図において、
例えば、符号の始まりが１となる符号は符号V^* ₀
の「11」と符号V₁の「10」の２個しかなく、共
に符号長は２である。また、「011」と続く符号は
符号長が３の符号V₂だけである。符号が「00…」
又は「010…」となると符号長は４となる。

第４図に最頻出信号値のランレングスに対する
Ｒ符号の一例を示す。ここではＲ符号も符号長が
２〜４の不等長符号が割当てられている。ランレ
ングスが０から７までを表わす符号はそれぞれ
R^* ₀〜R^* ₇でこれらは遷移符号である。ランレング
スが８を表わす符号R₈は遷移符号ではない。本
発明ではすべてのランレングス符号を遷移符号で
定義することも可能であるが、一般にランレング
スが大きくなると、これを表わす符号の種類が多
くなり符号の発生回路が複雑になる。このため、
本発明では、第４図に示すように、非遷移符号と
遷移符号とを用いることにより、ランレングスの
大きなものを符号化している。例えば、非遷移符
号R₈を用いるとランレングス８はR₈＋R^* ₀、ラン
レングス10はR₈＋R^* ₂の如く表わすことができ、
第４図の例では９種の符号で０〜15までのランレ
ングスを表わすことができる。

なお、非遷移符号を必要に応じて増やせばもつ
と大きいランレングスを表わすことができる。

第３図および第４図に示したような不等長符号
の定め方は、実際には、対象とする画像信号に対
して、各信号レベルおよび各ランレングスの発生
頻度の統計量を求め、これらの確率分布に対し
て、例えばハフマン符号を割り当てる。これによ
り、全体の圧縮符号量を最小にすることができ
る。

次に本発明の各部３〜７の構成および動作を順
に説明するが、説明を容易にするために、入力さ
れる多値の時系列信号１００は、０から５までの
６つのレベルで表わされるものとし、最頻出信号
値は０レベルとする。すなわち、信号線１００は
３ビツトの並列なデータ線で構成され、０から５
までの信号レベルはそれぞれ、000、001…の２進
数で表現されているものとする。

第５図はタイミング制御回路３の具体的回路を
示す図である。図において、信号線１００を通し
て入力される０〜５までのレベルを有する多値時
系列信号はORゲート３１でレベルが０か否かが
判定され、遅延調整用のレジスター３４で遅延調
整されて信号線１０１に最頻出信号として出力さ
れる（第２図のＳ５）。第２図においては、同期
タイミングのある時刻t₀およびt₁₄では、簡単のた
め符号化すべき入力信号がないものとし（テレビ
信号のブランキング期間ではしばしばこのような
符号化を行なわないケースがある）このとき最頻出信号は１（high level）として
いる。ORゲート３１の出力は１クロツク遅延用
のレジスタ３２により１クロツク遅延されORゲ
ート３５に与えられる。ORゲート３５ではこの
信号と遅延しない元の信号とのORがとられ（第
２図Ｓ６）、これを信号線２０３を通してレジス
タとゲートで構成されるタイミングパルス発生器
３３に与える。タイミングパルス発生器３３は、
信号線２０３の信号およびクロツクパルスを用い
て符号発生用タイミングパルス（第２図Ｓ６）、
遷移符号V^*発生用タイミングパルス（第２図Ｓ
７）、Ｒ符号発生用タイミングパルス（第２図の
Ｓ８）および遷移符号R^*発生タイミングパルス
（第２図のＳ９）を信号線１０４〜１０７に発生
する。ここで、Ｓ７はＳ６の立ち下がり直前の１
クロツク分（但し、t1S以降は省略）、Ｓ８はＳ６
の立ち上がり直前の２クロツク分、Ｓ９はＳ６の
立ち上がり直前の１クロツク分である。また、多
値時系列信号Ｓ４および同期タイミング信号Ｓ３
も、遅延調整用のレジスタ３４で遅延調整されて
それぞれ信号線１１０および１１３に出力され
る。遅延調整用レジスタ３４は、タイミングパル
ス発生器３３における波形処理によつて生じる遅
延を補償するために用いられている。なお、第２
図のタイミングパルスＳ６，Ｓ７，Ｓ８およびＳ
９は、それぞれ遅延調整された後の状態を示して
おり、信号Ｓ１からＳ９の相対時刻の関係はタイ
ミング制御回路３の出力で見たときに正しくなる
ように記載されている。

すなわち、Ｓ３，Ｓ４，Ｓ５の波形はそれぞれ
信号線１１３，１１０および１０１の波形であ
る。タイミング制御回路３で発生した、多値時系
列信号１１０、Ｖ符号発生タイミングパルスＳ６
および遷移符号V^*発生タイミングパルスＳ７は
第１図の第２の符号発生器４に供給される。第２
の符号発生器４はタイミングパルスに応答してそ
の出力信号線１２０にＶ符号を発生し、信号線１
２１にＶ符号の符号長を示す２進符号を発生す
る。また、タイミング制御回路３からの最頻出信
号Ｒ符号発生タイミングパルスＳ８および遷移符
号R^*発生タイミングパルスＳ９は第１の符号割
当て回路５に供給される。第１の符号割当て回路
では、最頻出信号Ｓ５の０の連結する数を変え
て、タイミングパルスに応答して、その出力信号
線１３０にＲ符号を発生するとともに信号線１３
１にＲ符号の符号長を示す２進符号を発生する。
Ｖ符号とＲ符号は同時刻には発生しないようにタ
イミングパルスＳ６およびＳ８で制御されてい
る。

信号線１２０と信号線１３０上に発生したＶ符
号とＲ符号は多重化回路６で時分割多重される。
同様に信号線１２１と信号線１３１上に発生した
符号長を示す２進符号も、多重化回路６で時分割
多重される。多重化回路６では更に信号線１１３
を通して供給される同期タイミングパルスに合わ
せて同期符号ＳをＲ及びＶ符号に時分割多重した
不等長符号Ｍ（第２図のＳ１０）を信号線１４０
に出力する。符号長を示す２進符号についても同
様にＲおよびＶ符号ならびに同期符号Ｓの各符号
長を時分割多重した符号長信号Ｎ（第２図のＳ１
１）を信号線１４１に出力する。

第２図のＳ１０において記号Ｘは任意の符号を
示し、第２図のＳ１１の有効符号数が０と云うこ
とは、その時刻に意味のある不等長符号がないこ
とを示す。

ここで、第２図のＳ１０のＶ符号とＲ符号の組
合せについて説明する。この例は、次の様な規則
で動作している。

(1) 多値時系列信号が最頻出値以外であれば遷移
しない符号V_k（ｋ＝１〜５）を与える。

(2) 多値時系列信号が最頻出値以外から最頻出値
に変つた第１番目の最頻出値には、(a)第２番目
の信号が最頻出値のとき遷移符号V^* ₀を与え、
(b)第２番目の信号が最頻出値でないときは遷移
しない符号V₀を与える。

(3) ２個以上連続する最頻出値は第１の最頻出値
を除いた継続長（ランレングス）をＲ符号で表
わす。

(4) Ｒ符号はランレングスが１〜７のときR^* ₁〜
R^* ₇の遷移符号のみで表わし、ランレングスが
８〜15のときは非遷移符号R₈とR^* ₀〜R^* ₇の遷移
符号の組合せで表わす。

(5) ブロツクの先頭はＶ符号とする。

この規則を規則１と呼ぶ。

第２図において、時刻t₁，t₂，t₃，t₈およびt₁₀
においては、最頻出値以外の値であるから規則１
の(1)により第２図のＳ１０に示すようにV_k符号
が与えられる。時刻t₄およびt₁₁においては、規則
１の(2)の(a)により遷移符号V^* ₀が与えられ、時刻
t₉においては、(2)の(b)により非遷移符号V₀が与え
られる。時刻t₅〜t₇の最頻出値信号は規則１の(3)
および(4)により、ランレングスが３を表わすR^* ₃
符号で表わされ、この符号は第２図のＳ１０に示
すように時刻t₇に出力される。時刻t₁₂〜t₁₃も同
様である。なお、この図には示されていないが、
ランレングスが８以上の時は最後の最頻出値信号
の時刻に遷移符号を出力し、その１クロツク前に
非遷移符号を出力する。時刻t₁およびt₁₅はブロツ
クの先頭に相当するが、規則１の(5)により、これ
らにはＶ符号を与えられる。このとき、時刻t₁₅
のようにブロツク先頭が最頻出値の場合には、時
刻t₁₆が最頻値出ならばV^* ₀符号を与え、最頻出値
でなければV₀符号を与える。

第６図は第２図の符号割当て回路の具体的回路
を示す図である。図において、多値時系列信号Ｓ
４は信号線１１０を通して読み出し専用メモリ
（ROM）４１及び４２のアドレス入力端子A₂〜
A₀に供給される。また、遷移符号発生タイミン
グパルスＳ７は信号線１０５を介してROM４１
及び４２のアドレス入力端子A₃に供給される。

Ｖ符号発生用タイミングパルスは信号線１０４
を通して、ROM４１及び４２の出力制御端子に
供給される。ここで、ROM４１及び４２の出力
は出力制御端子がオフになると全出力が０にな
り、タイミングパルスがオンの時のみアドレス線
で指定された内容が出力信号線１２０および１２
１に出力される。

ROM４１および４２の内容は第３図から容易
に作成される。すなわち、A₀を2⁰、A₁を2¹、…
で表わされるアドレス線とすれば、ROM４１の
０番地から５番地には符号V₀からV₅に対応する
符号パターンを書き込み、ROM４２には対応す
る符号長を２進数で表現して書き込んでおく。ま
た、ROM４１および４２の８番地にはそれぞれ
V^* ₀符号パターン、および符号長２を表わす２進
符号、即ち、出力端子０₃，０₂，０₁の順に０、
１、０を書き込んでおく。なお、符号パタンは
ROM４１の出力端子の例えば端子０₄側が常に第
１ビツト目の符号となるように書き込む。

符号数が例えば２ビツトのものは残りの２ビツ
トは０でも１でも良い。これを記号Ｘで表わす
と、例えば８番地に書き込んだV^* ₀符号パターン
は、出力端子O₄〜O₁の順に「11××」と出力さ
れる。

第７図は第１の符号割当て回路の具体的回路を
示す図である。信号線１０１を通して供給された
最頻出信号はカウンタ５１のクリア端子に印加さ
れる。信号線１０２を通して供給されるクロツク
パルスはカウンター５１のクロツク入力端子に印
加され、最頻出信号が０である期間のクロツクパ
ルスの数が計数される。最頻出信号が１になると
カウンタはクリアされる。

カウンタ５１の出力はROM５２および５３の
アドレス入力端子A₃〜A₀に供給される。

第２符号割当て回路の場合と同様に、遷移符号
出力タイミングパルスは信号線１０７よりROM
５２および５３のアドレス線Ａ４に入力され、ま
た、Ｒ符号出力タイミングパルスは信号線１０６
を通して、ROM５２および５３の出力制御端子
に印加される。ROM５２および５３はそれぞれ
出力制御端子がオンのとき出力にランレングスに
対応するＲ符号およびその符号長を出力し、出力
制御端子がオフのときは出力は全て０となる。
ROM５２および５３の内容は第２の符号割当て
回路と同様に第４図より決定することができるの
で説明は省略する。

第８図は多重化回路６の構成の一例を示す。信
号線１２０および１３０を通して供給されるＶ符
号およびＲ符号はORゲート６１で時分割多重さ
れ、さらにマルチプレクサ６３で、同期符号Ｓが
多重され出力端子１４０に不等長符号Ｍを出力す
る。

符号発生器６５は同期符号Ｓを発生するもの
で、この例では同期符号Ｓは「00001」で表わさ
れる５ビツトの符号としている。すなわち、同期
符号Ｓはブロツクの始まりを示すための符号であ
るから、第３図および第４図に示したＶ符号およ
びＲ符号の組合せから発生しない符号パターンに
設定する必要がある。

本実施例では、符号「00001」は上述のＶ符号
およびＲ符号を切換て用いる限り発生しないパタ
ーンである。マルチプレクサ６３は信号線１１３
を介して供給される同期タイミングパルスに応答
して２つの入力信号を切換え、同期タイミングパ
ルスが０のとき同期符号Ｓを出力する。符号の長
さを示す符号長信号に対しても同様の多重化が行
われる。すなわち、参照数字６２はORゲート、
参照数字６４はマルチプレクサで、信号線１４１
に時分割多重された符号長信号Ｎが出力される。
パターン発生器６６では同期符号Ｓの符号長が５
なので「101」の符号パターンを発生する。

次に不等長符号配列変換回路７について説明す
る。不等長符号配列変換回路７は無効な符号を含
む不等長符号から有効な不等長符号を抜き出し、
配列変換する回路である。

第９図に不等長符号配列変換回路の具体的回路
図を示し、第１０図はその各部の波形を示す。変
換回路７への入力信号には、５ビツトの信号線１
４０を経由して供給される不等長符号Ｍ（第１０
図のＳ１３）と３ビツトの信号線１４１を経由し
て供給される不等長符号の長さを示す符号長信号
Ｎ（第１０図のＳ１４）と、信号線１０２を介し
て与えられる標本化クロツクパルスがある。

不等長符号の符号長は、第３図及び第４図から
明らかなように、２、３、４および５である。ま
た、有意な不等長符号が１個も存在しない場合
は、符号長は０で与えられる。従つて、信号線１
４０で与えられる５ビツトの符号には、有効な符
号と無効な符号とが混在している。例えば、符号
長２で与えられる不等長符号は信号線１４０の上
位２ビツトの符号のみが有効で、残りの３ビツト
は無効である。従つて、不等長符号Ｍから無効な
符号Ｘを除去し、有効な不等長符号を取り出せば
良い。このような不等長符号の配列変換は、動作
標本化周波数が数10〜数100KHzと低い場合には、
不等長符号を並列／直列変換して１ビツトの信号
系列に直してから行うのが便利であるが、標本化
周波数が10MHzと高い場合には、直列演算の動作
速度が100MHzぐらいになるので困難となる。第
９図に示す不等長符号配列変換回路はこのような
欠点を克服した並列演算型の回路であり高速動作
する。すなわち、この回路は、無効符号を含んだ
不等長符号Ｍから無効符号をとり除きビビツトを
つめ直した後、並列４ビツトのデータとして出力
線１５０に出力する。この回路を並列演算不等長
符号配列変換回路と呼ぶことにすると、並列演算
不等長符号配列変換回路は、一般に、ｍビツトの
並列信号線で与えられた無効符号を含む不等長符
号から無効符号をとり除いて、ｌビツトの並列デ
ータに変換する回路に拡張できる。

次に第９図の回路動作を説明する。なお、この
回路は上述の説明におけるｍおよびｌをそれぞれ
ｍ＝５、ｌ＝４とした例である。

信号線１４０で与えられた５ビツトの不等長符
号は第１のシフタ７１および第２のシフタ７２に
印加される。シフタは入力線と出力線とをつなぎ
かえるマルチプレクサの一種である。第１のシフ
タ７１の入力端子I₁〜I₃、出力端子を０₁〜０₃と
すると、入出力端子の接続はシフト数によつて次
の様に決定される（シフト数を決定する信号は信
号線１４１ａ〜１４１ｃで与えられる）。

シフト数が０のときはI₁と０₁、I₂と０₂、I₃と
０₃が接続され、シフト数が１のときはI₂と０₁、
I₃と０₂、I₄と０₃が接続され、一般にシフト数が
ｎのときI_1+oと０₁、I_2+oと０₂、I_3+oと０₃が接続
される。第２のシフタ７２は４出力端子０₁〜０₄
を有するが入出力の接続動作はシフタ７１と同様
である。

第１のシフタ７１の出力端子０₁〜０₃はレジス
タ７４の入力端子に接続され、レジスタ７４の出
力は第１のシフタ７１の入力端子I₁〜I₃および第
２のシフタの入力端子I₇〜I₅に接続されている。
第２のシフタ７２の出力端子０₄〜０₁には無効符
号が取り除かれた４ビツトの並列符号が出力され
るが、不等長符号を４ビツトづつ区切つたときに
生じる余り符号がレジスタ７４に一時記憶され
る。余り符号の数はモジユロ演算回路７３および
レジスタ７５で計算される。

モジユロ演算回路は、信号線１４１ａ〜１４１
ｃで与えられる不等長符号の符号を示す２進デー
タと、信号線１７５ａおよび１７５ｂで与えられ
る余り数を示す２進データを加算し、これをｌで
割つた余りを信号線１７３ｂおよび１７３ｃを介
してレジスタ７５に供給すると共に、加算結果が
ｌ以上となつた場合にキヤリ信号を信号線１７３
ａを介してANDゲート７６に与える。この例で
はｌ＝４であるからモジユロ演算回路としては通
常の２進加算器を用いることができ、ANDゲー
ト７６はキヤリ信号が出力されたときの出力デー
タをメモリーに書き込むための書き込みパルスを
作成する。

第１０図を用いて変換回路の動作を説明する。
簡単のため、時刻t₀におけるレジスタ７５の出力
（余り数）を０とする。余り数は第１０図の信号
Ｓ１５で示され、不等長符号の符号長Ｓ１４と余
り数Ｓ１５の加算結果は信号Ｓ１６で示される。
時刻t₀では、不等長符号は信号Ｓ１３に示すよう
に「00001」で示される５ビツトである。この符
号は４ビツト以上あるから、シフタ７２の端子０
_４〜０₁の前の４ビツト、すなわち、「0000」が出
力される。モジユロ演算回路７３は余り数０と符
号長５の加算を行う。このとき、加算結果が５で
あるから、キヤリ信号１を信号線１７３ａに与
え、余り１（２進01）を信号線１７３ｂおよび１
７３ｃに出力する。従つて、時刻t₀で信号Ｓ１７
に示すように書き込みパルスが発生し、信号Ｓ１
８に示すようにシフタ７２の出力データ「0000」
がメモリに書き込まれる。時刻t₀で余つた１ビツ
トの符号はシフタ７１の入力端子I₃から出力端子
０₃に出力されたレジスタ７４にとり込まれる。
時刻t₁では、不等長符号は「10」の２ビツトであ
り、前の余り符号は１ビツトであるから、メモリ
に書込む４ビツトのデータはまだ準備できない。
前の余りビツト「１」はレジスタ７４からシフタ
７１の入力端子I₃にフイードバツクされる。ま
た、２ビツトの不均長符号の各ビツト「１」およ
び「０」はシフタ７１の入力端子I₄およびI₅に印
加される。このとき、シフト数が２であるから、
これらの端子I₃〜I₅の各ビツト「１」、「１」およ
び「０」はそれぞれシフタ７１の出力端子０₁，
０₂および０₃に出力され、レジスタ７４にとり込
まれる。レジスタ７４にとり込まれたデータ
「110」は時刻t₂でシフタ７２の入力端子I₇，I₆，
I₅に出力される。また、時刻t₂では４ビツトのデ
ータ「0011」が信号線１４０を通してシフタ７１
に入力される。この時、シフタ７２のシフト数は
余り数が３（時刻t₁における余り１と時刻t₂にお
ける符号長２との加算結果）であるから、シフタ
７２の入力端子I₇〜I₄の出力端子０₄〜０₁に接続
される。従つて、時刻t₂でメモリに書込まれるデ
ータは、時刻t₁の余り符号「110」と時刻t₂で入
力された４ビツトのデータの前１ビツトの符号
「０」を組み合せた符号「1100」となる。４ビツ
トデータのうち余つた３ビツトの符号「011」は
シフタ７１を介してレジスタ７４にとり込まれ
る。このようにして、不等長符号は並びかえられ
４ビツトたまるごとにメモリに書き込まれる。

一般に、入力される最大の並列ビツト数をｍビ
ツト、出力する並列ビツト数をｌビツトとする
と、第１のシフタは入力信号数が（ｍ＋ｌ−１）
ビツト、シフト数がｍ、出力信号数が（ｌ−１）
ビツト必要である。また、第２のシフタは入力信
号数が（2l−１）ビツト、シフト数が（ｌ−１）、
出力信号がｌビツト必要である。

これらのシフタに余りビツト格納用の（ｌ−
１）ビツトレジスタと、余りビツト計数用のアキ
ユムレータとモジユロｌの演算回路を加えれば、
無効符号を含む０〜ｍビツトの不等長符号が任意
の組合せで入力されるとき、これを無効符号を除
いたｌビツトの並列データに配列変換することが
できる。この不等長符号変換回路は、余りビツト
が累積してオーバーフローしないように並列ビツ
ト数ｌを設定すれば（最大符号長ｍの符号が連続
して発生する場合はｌ＝ｍに設定する）、入力デ
ータの標本化速度と同じ標本化速度で並列に並び
かえられた不等長符号を発生することができる。
例えばｍ＝12、ｌ＝12、標本化速度を10MHzとす
れば、最大120Mb／ｓの不等長符号化が実現で
き、高速処理に極めて有効である。なお、シフタ
は基本的には入力線と出力線を指定された条件で
接続するゲート回路であり；回路素子を具体的に
限定するものではない。

また、厳密に云えば同期信号（５ビツト）の挿
入があるので１ブロツクの始まりと終りにおいて
はレジスターのオーバーフローに注意する必要が
ある。一般のテレビ信号にはブランキング期間が
あり、この間信号の発生はないので、この間に同
期信号を挿入する時間的余裕があるので問題はな
い。ただし、ブランキング期間が余りないような
場合には、同期符号挿入によるオーバーフローを
避けるため、例えば、ブロツクの始りと終りの符
号長を強制的に短かくするなどの対策が必要にな
る。

以上説明した例では、対象とする多値時系列信
号が１つの場合であるが、これを複数の時系列信
号に拡張することができる。例えば、テレビジヨ
ン信号と音声信号の２つの時系列信号を多重化し
て伝送したり、ブロツク毎に、必要なモード情報
やブロツクの番号を示す情報を多重化して伝送す
ることがよく行なわれる。本発明においては、こ
れらの情報を不等長符号の配列変換を行う前に多
重化回路で並列ｍビツトのデータ線上に時分割多
重してしまう点が一つの特徴である。ただし、複
数の時系列信号が時間的に同時に発生する場合、
これらの時系列信号を時分割多重するためには多
少工夫が必要である。

第８Ａ図に同時に発生する複数の時系列データ
を多重化する多重化回路の具体的回路を示す。

縣第８Ａ図は第８図の多重化回路の変形であ
り、入力には信号線１２０および１３０を介し
て、それぞれＶ符号およびＲ符号、信号線１２１
および１３１を通して、それぞれこれらの符号長
信号が入力される。多重化するデータは第２図の
時刻t₁に発生する音声データ４ビツトであるとす
る。従つて、V₁符号の発生時刻と音声データの
発生時刻が重なるので、単純には多重化できな
い。

第２図において、時刻t₅，t₆およびt₁₂は有効な
データがないため、これらのタイムスロツトを利
用すれば音声データを多重できる。音声データの
挿入位置を識別しやすくするため音声データを同
期符号Ｓの直後に挿入するとすれば不等長符号を
一旦メモリーに記憶し符号長が０となる時間をつ
めて読み出せば良い。すなわち、第８Ａ図におい
てORゲート６１および６２で多重された不等長
符号およびその符号長信号はメモリー６００に一
旦書き込まれる。ゲート回路６０３は符号長信号
と標本化クロツクパルス１０２を受けて、符号長
がＯの場合を除いてメモリ６００の書込パルスを
出力線１３３に発生する。また、ゲート回路６０
３は、メモリ６００の書込みパルスを書込みアド
レスカウンター６０１に供給し、メモリ６００の
書込みアドレスを制御する。ゲート回路６０４は
読み出しクロツクパルス１３６を発生する。この
ゲート回路６０４は、標本化クロツクパルス１０
２と同期タイミング信号１１３をタイミング整形
回路６０６を通して得たゲートパルス１３４およ
びアドレス比較器６０５から出力されるアドレス
一致信号１３５とで制御される。

読み出しクロツクパルスはメモリ６００に供給
されると共に読み出しアドレスカウンター６０２
に供給されて、読み出しアドレスが制御される。

多重化の制御は次のように行なわれる。まず、
時刻t₀とt₁は同期符号と音声データを出力するた
め不等長符号をメモリ６００からは読み出さな
い。この期間はマルチプレクサ６３１により、同
期符号発生器６５および音声データ発生器６１１
から発生する符号を出力線１４０に出力する。

また、同期符号長発生器６６および音声データ
長発生器６１２から出力される同期および音声デ
ータの符号長信号はマルチプレクサ６４１によ
り、前述のマルチプレクサ６３１と同期して出力
線１４１に出力される。

読み出し中止期間にメモリ６００には不等長符
号V₁が書込まれる。

アドレス比較は読み出しアドレスと書込みアド
レスを比較し、メモリ６００に読み出すべきデー
タがあるか否かをゲート回路６０４に伝える。時
刻t₂では読み出し中止ゲートはオフになり、メモ
リ６００に読み出すべきデータがあるので、不等
長符号V₁が読み出される。この動作を順にくり
返せば符号長が０の時刻を利用して時間軸をつめ
ることができる。また、この様な多重化回路を用
いれば第２図において、時刻t₀で画像の不等長符
号が発生する（ブランキングが無い）場合も符号
データの時分割多重が可能となる。

なお、ブランキング時間が十分あつて、音声デ
ータをブランキング期間に多重できる場合はメモ
リ回路が不要であることは云うまでもない。

次に、圧縮符号化された符号化信号から元の多
値時系列信号を復号する本発明の復号装置につい
て説明する。

第１１図は第２図の符号化装置で圧縮符号化さ
れた符号から元のテレビジヨン信号を復号する本
発明の一実施例を示すブロツク図である。圧縮符
号は伝送路を経由するか、または直接メモリー１
８に格納されているものとする。伝送路を経由す
る場合はメモリー１８はバツフアーメモリとな
り、到来する符号を一時記憶し、復号化に従つて
順次読み出すバツフアーの役割を果す。伝送路か
ら入力されるデータは通常１ビツトであることか
らこれを直並列変換してメモリに書込む。メモリ
１８からは読み出しクロツクパルス２０９によつ
て並列４ビツトの圧縮符号が読み出される。

なお、この並列ビツト数は符号化に際してメモ
リに書き込む並列ビツト数と一致しなくても良
い。並列４ビツトの圧縮符号は不等長符号配列逆
変換部（図中破線で囲んだ部分）で各不等長符号
毎に区切られ信号線２１０を通して第１の符号変
換器１４に与えられ元の多値時系列信号に変換さ
れる。なお、第１図との対応をつけるために、第
１１図にはDPCM復号器１２が用いられている。
すなわち、DPCM復号器１２は信号線２０２を
介して標本化クロツクパルスを復号化装置に与
え、これに同期した元の多値時系列信号（差分信
号）を第１の符号変換器１４から受けとることに
より、出力端子１１に元のテレビジヨン信号を取
り出す。ここで、DPCM復号器１２は、本発明
に何ら制限を加えるものではない。なお、標本化
クロツクパルスは復号装置内で発生させることも
できる。

第１１図において信号線２１０に出力される配
列逆変換された不等長符号は信号線２１０の最上
位ビツトが各不等長符号の第１ビツトになるよう
に制御されている。この配列逆変換はメモリーか
ら読み出された４ビツトの圧縮データがレジスタ
２０およびシフタ１７を通ることにより達成され
る。第２の符号変換器１５は、シフタ１７に出力
される４ビツトの符号を監視し、不等長符号の符
号長を判定する。この符号長情報は、シフタ１７
の次のシフト数を決定するための加算器２１、比
較演算回路１６およびレジスタ２２から構成され
るシフト数決定回路に与えられる。同期ビツト位
置検出回路１９は、同期符号Ｓを検出し、その先
頭ビツト位置を解読する。また、制御回路１３
は、圧縮符号がＶ符号、Ｒ符号または遷移符号か
どうかを監視し、第１および第２の符号変換器１
４および１５を制御する。

次に本発明の復号化装置の動作を第１２図を参
照して詳細に説明する。ここで、圧縮符号は規則
１に従つて符号化された第１０図Ｓ１８に示され
るようなものとする。第１２図Ｓ２１は時刻を表
わし、第１２図Ｓ２９はメモリ１８の読み出しク
ロツクパルスを示す。また、第１２図Ｓ２２に
は、シフタ１７の入力端子I₁〜I₈に印加される符
号を上から順に１、０で示す。メモリ１８から読
み出された４ビツトの並列符号はシフタ１７の入
力端子I₅〜I₈に印加されるので、第１２図Ｓ２２
の下位４ビツトの符号はメモリ１８から読み出さ
れた符号を示す。また、Ｓ２２の上位４ビツトは
レジスタ２０の出力である。この上位４ビツト
は、信号Ｓ２９で示される読み出しクロツクパル
スにより下位４ビツトをサンプリングした符号、
云いかえれば、メモリ１８から１クロツク前に読
み出されたデータを示す。なお、メモリ１８から
は時刻t_-1で符号「0000」が、時刻t₀で符号
「1100」が、読み出されたとする。信号Ｓ２２の
８ビツト符号は、同期ビツト位置検出回路１９に
供給され、ここでこの符号から同期符号Ｓ、すな
わち、ビツトパターン「00001」が検出され、第
１３図に示すような同期ビツト位置信号S_pを出力
する。すなわち、同期符号Ｓが含まれている場合
には、同期先頭ビツトが、８ビツト符号の最上位
ビツト（シフタ１７の入力端子のI₁端子）に位置
するとき、同期ビツト位置信号S_pを０、２番目の
ビツトに位置する時にはS_p＝１、３番目の時には
S_p＝２、４番目の時にはS_p＝３とする。同期符号
Ｓは５ビツトで表わされているため、同期符号が
存在する場合の同期ビツト位置はこれら４種とな
る。８ビツト中に同期符号Ｓが含まれないとき
は、S_p＝15とする。従つて、S_pを見ることによ
り、同期ビツトの位置と、その存在の有無を知る
ことができる。時刻t₀では同期符号Ｓが存在し、
先頭ビツト位置は８ビツトの第１ビツトなのでS_p
＝０となる。

第１１図において、S_p信号は信号線２２０を介
して比較演算回路１６に入力される。比較演算回
路１６は、加算器２１から供給される次の符号ビ
ツト位置を示す信号（ｒ＋ｎ）（後述する）とS_p
信号とを比較し、S_p≠15のときは、出力に（S_p＋
５）を４で割つた余りとキヤリ信号を発生する。
また、S_p＝15の場合は出力に（ｒ＋ｎ）を４で割
つた余りを、（ｒ＋ｎ）≧４のときはキヤリ信号を
発生する。従つて、時刻t₀ではS_p＝０であるか
ら、余りは１でキヤリ信号が発生する。キヤリ信
号は信号線２２１を介してNANDゲート２３に
供給され、信号線２０２からの標本化クロツクパ
ルスをゲートし、その出力に読み出しクロツクパ
ルスを発生する。また、余りを示す符号はレジス
タ２２において１標本化クロツク分遅延され、次
の時刻t₁におけるシフト数指定信号としてシフタ
１７に供給される。したがつて、同期ビツト位置
検出回路１９により同期が検出されれば、S_p≠15
となり、比較演算回路１６は過去の余りビツト数
に無関係に次のシフト位置を指定することにな
り、同期に続く初期状態がセツトされる。第１２
図Ｓ２４にシフタ１７のシフト数ｒを示す。シフ
タ１７は、シフト数が０のとき入力端子I₁と０₁、
I₂と０₂、I₃と０₃、I₄と０₄が接続され、シフト数
がｒのとき、入力端子I_1+rと０₁、I_2+rと０₂、…の
如く接続される。時刻t₁ではメモリ１８から新し
いデータが読み出されるので、シフタ１７の入力
端子I₁〜I₈に印加される符号は第１２図Ｓ２２に
示すように「11000110」となる。

このうち、第１ビツト目の符号「１」は時刻t₀
で検出した同期符号「00001」の第５ビツト目の
符号である。したがつて、第１ビツト目の符号は
既に使い終つた符号、云いかえれば復号済みの符
号で、新しい符号は第２ビツト目からの符号であ
る。シフタ１７に供給されるシフト数はｒは常に
新しい符号ビツトの開始位置を表わしている。す
なわち、第１ビツト目が開始位置であればシフト
数は０、第２ビツト目が始まりであればシフト数
は１となる。なお、レジスタ２０に記憶されてい
る未復号のビツト数を余りビツトとすればシフト
数ｒと余りビツト数ｐとの関係はｐ＝４−ｒとな
る。時刻t₁においては、シフト数ｒが１なので、
シフタ１７の出力端子０₁〜０₄には符号「1000」
が出力される。第２の符号変換器１５は端子０₁
〜０₄の不等長符号からこの不等長符号の符号長
ｎを解読し、これを２進数に変換して加算器２１
に出力する。不等長符号の符号長ｎは、入力され
た符号の種類（Ｖ符号かＲ符号かの種類）および
第３図および第４図に示す符号テーブルから容易
に判定できる。

Ｖ符号とＲ符号とは制御回路１３から信号線２
０５を介して供給されるRV信号（第１２図Ｓ２
７）によつて区別される。制御回路１３へは信号
線２０３を介して同期検出信号が比較判定回路１
６から供給される。制御回路１３はこの信号を受
けて、時刻t₁における符号が規則１の(5)項の規定
によるＶ符号であることを示す信号を出力（初期
セツト）する。第３図においては、Ｖ符号の中で
符号パターンが「10」となるのはV₁符号しかな
いため、入力符号の符号長は２判別される。し
たがつて、第２の符号変換器１５は符号長ｎ(一)(六)
＝２を出力する。加算器２１は符号長ｎ＝２とシ
フト数ｒ＝１を加算し、その加算結果ｒ＋ｎ＝３
を比較判定回路１６に与える。時刻t₁では、同期
符号Ｓは検出されないので、S_p＝15が出力され
る。従つて、S_pと（ｒ＋ｎ）との関係は15＞３な
ので、３を４で割つた余り３がレジスタ２２を経
由して、次の時刻t₂のシフト数になる。また、時
刻t₁ではキヤリ信号が出力されないので、読み出
しクロツクパルスは発生しない。すなわち、時刻
t₁で使い終つた符号は、シフタ１７のI₂とI₃端子
に印加された２ビツトの符号であり、残る５ビツ
トの符号は未だ復号されていない。不等長符号の
最大符号長は４ビツトであるから、復号してない
符号が４ビツト以上であれば、メモリ１８から新
しいデータを読み出す必要はない。

時刻t₂ではシフタ１７の出力端子０₁〜０₄に入
力信号「11000110」の３ビツトシフトした信号
「0011」が出力され、これは、第３図か符号長４
のV₄符号であることが分る。

第１２図Ｓ２３には不等長符号の符号長ｎを、
Ｓ２４にはシフト数ｒを、Ｓ２５には（ｎ＋ｒ）
を示し、Ｓ２６には解読された符号を記号で示
す。また、Ｓ２２の太実線で囲んだ符号はその時
刻に解読された不等長符号を表わしている。この
回路動作で注意すべきことは、シフタ１７の出力
端子０₁には常に新しい不等長符号の先頭ビツト
が出力されていることである。従つて、第１の符
号変換器１４はシフタ１７の出力端子０₁〜０₄の
４ビツトの符号をRV信号および第３図のテーブ
ルに基づいて元の多値信号に変換して出力線２０
０に出力する。なお、Ｒ符号のときの出力レベル
は勿論最頻出値の０である。

第１２図に示すように時刻t₄ではV^* ₀符号が復
号されるので次の時刻t₅ではＲ符号が復号され
る。この場合、時刻t₅はR^* ₃符号である。

R^* ₃符号を見つけると、レベル０の信号が３回
連続していることがわかるので、時刻t₆およびt₇
では次の符号長を復号しなくて良く、復号動作は
一時休止する。この休止動作は制御回路１３で制
御される。すなわち、制御回路は第１２図Ｓ２７
で示すようなRV信号を発生する他、同図Ｓ２８
に示すようなゲート信号を信号線２０６を介して
第２の符号変換器１５に供給する。このゲート信
号は復号休止期間を示すもので、第２の符号変換
器１５は、ゲート信号がLOWレベルになると、
符号長ｎを強制的に０にする。この様にして、不
等長符号は順次復号され、時刻t₁₄では同期符号
が再び検出されて、回路動作はは初期状態に戻
る。

第１１図の第１の符号変換器および第２の符号
変換器はリード・オンリ・メモリ（ROM）によ
り容易に実現できる。

第１４図は制御回路１３の具体的回路を示す図
である。シフタ１７の出力は信号線２１０を介し
てROM２５のアドレス入力端子に入力される。
ROM２５はV^* ₀符号を見つけると信号線２１２に
V^* ₀検出信号を出力する。また、Ｒ符号の場合は
信号線２１１にランレングスを表わす２進符号を
出力する。V^* ₀検出信号はフリツプフロツプを含
むタイミング回路２７および１クロツク遅延回路
２６Ａを介してプリセツタブルカウンタ２６のロ
ード端子に印加され、ランレングスをカウンタに
ロードする。カウンタ２６は１クロツクに１づつ
カウントダウン動作を行うのでロードされたラン
レングスだけ時間が過ぎると信号線２１３を介し
てキヤリ信号をタイミング回路２７に与える。タ
イミング回路２７はV^* ₀検出信号からRV信号を作
成して信号線２０５に出力するとともにこのRV
信号を内部に有するフリツプフロツプを用いてキ
ヤリ信号により反転させる。なお、図において、
信号線２０２は標本化クロツクパルスを示し、信
号線２０３は同期タイミングパルスを示す。同期
タイミングパルスはタイミング回路２７に印加さ
れRV信号の初期状態を定めるために用いられ
る。

不等長符号配列逆変換回路３０は前述したよう
に圧縮され不等長符号の配列を変換して、出力信
号線２１０に１個づつ分離された不等長符号を出
力する機能を有している。すなわち、出力線２１
０の最上位ビツトには常に不等長符号の第１ビツ
トが出力される。制御回路１３は符号変換規則に
従つて符号の種別を指示する機能と復号の時刻を
制御する機能を受け持つが、不等長符号配列逆変
換回路３０に特別な制約を加えるものではない。
例えば、不等長符号がＶ符号のみから構成される
場合には、制御回路１３は不要である。ここに示
した不等長符号配列逆変換回路３０は並列に入力
される圧縮された不等長符号を配列変換して個々
の不等長に分離するために特別に工夫された回路
であり、高速動作が可能であるという特徴を有し
ている。不等長符号の最大符号長をｍ、並列ビツ
ト数をｌとすると、その構成は次の様に一般化で
きる。レジスタ２０は少なくとも（ｌ−１）ビツ
トのデータを一時記憶するもの、シフタ１７は入
力信号数が少なくとも（ｍ＋ｌ−１）、出力信号
数がｍ、シフト数が少なくとも（ｌ−１）のもの
が必要となる。また、シフタのシフト数の制御の
ために、不等長符号の符号長を解読し、現在のシ
フト数との和をｌで割つた余りとキヤリを出力す
る演算回路、余りをレジスタを介してシフト数と
してシフタに入力する回路、キヤリ信号に従つて
メモリーの読み出し要求を行う回路が必要であ
る。また、不等長符号の復号の初期状態を設定す
るために同期符号の有無と同期ビツト位置を示す
信号と復号中のビツト位置とを比較する回路が必
要である。

並列ビツト数ｌを12、クロツク周波数を10MHz
とすれば最大120Mb／ｓの不等長符号を復号す
ることができる。また、前述したように、この不
等長符号配列逆変換回路に、不等長符号の種別を
制御したり、復号の時刻を制御する制御回路を付
加することにより、種々の規則で構成された不等
長符号の復号が可能となる。

以上のべた復号化装置においては１種類の多値
時系列信号を用いているが、複数の多値時系列信
号が１ブロツク内に多重化されて圧縮符号化され
ている場合にも拡張できる。この場合の復号化装
置の構成例を第１５図に示す。この例は、圧縮符
号化が第８Ａ図で示したように、テレビ信号と音
声信号の２つの時系列信号に対してなされた場合
に対応するものである。第１５図の構成は基本的
には第１１図の構成と同じであるが、テレビ信号
と音声信号の再生時刻を調整するために、第１１
図の制御回路に機能を追加した形になつている。
第１５図において、メモリ１８から信号線２０９
から与えられる読み出しクロツクパルスによつて
並列ｌビツトの圧縮符号が読み出され、不等長符
号配列逆変換回路３０で、不等長符号が分離さ
れ、出力信号線２１０の最上位ビツト線に不等長
符号の第１ビツトが位置するように配列変換され
た符号が出力される。同期ビツト位置検出回路１
９は不等長符号配列逆変換回路３０に接続されて
いる。これらの各構成要素１８，１９，３０の動
作は第１１図のそれらと同じである。信号線２１
０は第１の制御回路７０３、音声復号器７０６お
よびメモリ７００に接続されている。第１の制御
回路では、信号線２１０に出力される符号を解読
し、RV信号２０５を発生すると共にメモリ７０
０へのデータ書込みパルス２３２、音声データタ
イミングパルス２３１を発生する。音声データは
同期符号の次に挿入されているので、同期タイミ
ングパルス２０３から要易に作ることができる。
メモリへのデータ書込みパルス２３２は書込みア
ドレスカウンタ７０１にも供給され、書込みアド
レスを制御する。メモリ７００へは音声データを
とり除き画像に関するデータのみを書き込んでい
るので、メモリ７００に書き込まれたデータを第
２の制御回路７０４の制御の下に順次読み出し、
第１の符号変換器１４で不等長符号を元の多値時
系列データに変換し、DPCM復号器１２に供給
すれば元のテレビジヨン信号が再生できる。第２
の制御回路は、ランレングス符号が入力されたと
き、最頻出値の継続時間だけメモリの読み出しパ
ルス２３３を一時休止すると共に、RV信号２０
７を第１の符号変換器に与え、この期間の再生時
系列データを最頻出値に設定する。メモリの読み
出しクロツクパルス２３３は読み出しアドレスカ
ウンタ７０２にも供給されて、読み出しアドレス
を制御する。メモリの読み出しアドレスと書込み
アドレスは比較器７０５で比較され、メモリが一
杯になると復号休止信号を信号線２０６を介して
不等長符号配列逆変換回路３０及び第１の制御回
路７０３に送る。

第１５図の構成では、テレビジヨン信号を示す
データはメモリ７００に分離されて格納されてい
るので、多重化された他の情報の存在に無関係に
テレビジヨン信号に係る元の多値時系列データを
復号することができる。信号線２１０上には多重
化されたすべての符号が分離されて出力される
が、画像信号以外の符号が復号されている時間に
は、メモリ７００へのデータ書込みが行われない
ので、この時間には以前に書き込んだデータを消
化していくことになる。従つて、その容量はほぼ
画像以外の多重化されたデータ数だけあれば良
い。

このようにして、画像信号の他に音声信号やモ
ード信号その他の複数の多値時系列信号を多重化
して圧縮符号化された符号も容易に復号すること
ができる。

以上のべた本発明の復号装置の特徴を列挙する
と (1) 不等長符号の配列逆変換が並列ｌビツトで読
み出された圧縮データに対して並列m′ビツト
の分離された不等長符号に変換するので高速動
作が可能であり、回路構成も簡単である。

(2) 上記配列逆変換動作の初期状態を設定するた
めの同期符号検出は読み出された並列データに
対して行なわれ、同期符号の始まりビツト位置
を検出するので、用いる同期符号に制約がな
く、融通性に富む。

(3) 不等長符号配列逆変換回路は複数の多重化さ
れた多値時系列信号に共通に使用できるので、
全体の回路構成が簡易化できる。

以上の特徴により、圧縮効率を高めるために必
要な不等長符号の割当てが多少複雑になつても、
その圧縮符号を簡単に復号する復号化回路が実現
できる。

【図面の簡単な説明】

第１図は本発明に使用される符号化装置の一例
を示すブロツク図、第２図は制御タイミングを示
す略図、第３図および第４図はそれぞれ本発明の
第１の符号および第２の符号の一例を示す略図、
第５図はタイミング制御回路の一例を示すブロツ
ク図、第７図および第６図はそれぞれ、第１およ
び第２の符号割当て回路の構成の一例を示すブロ
ツク図、第８図は多重化回路の構成の一例を示す
ブロツク図、第９図は不等長符号配列変換回路の
構成の一例を示すブロツク図、第１０図は不等長
符号変換のタイミングを示す略図、第８Ａ図は多
重化回路の他の例を示すブロツク図、である。第
１１図は本発明の復号化装置の構成の一例を示す
ブロツク図、第１２図は符号逆変換の制御タイミ
ングを示す略図、第１３図は同期ビツト位置を説
明する略図、第１４図は制御回路１３の一例を示
すブロツク図および第１５図は復号化装置の他の
例を示すブロツク図である。図において、参照数
字は次のものを示す。２……DPCM符号器、３……タイミング制御
回路、４……第２符号割当て回路、５……第１符
号割当て回路、６……多重化回路、７……不等長
符号配列変換回路、８……メモリ、３１，３５…
…ORゲート、３２……レジスタ、３３……タイ
ミングパルス発生器、３４……レジスタ、４１，
４２，５２，５３……ROM、５１……カウン
タ、６１，６２……ORゲート、６３，６４……
マルチプレクサ、６５，６６……符号発生器、７
１，７２……シフタ、７４，７５……レジスタ、
７３……加算器、７６……ANDゲート、２６…
…カウンタ、２７……タイミング回路、３０……
不等長符号配列逆変換回路、６０１，６０２……
カウンタ、６０３，６０４……ゲート回路、６０
６……タイミング整形回路、６０５……比較器、
６００……メモリ、６３１，６４１……マルチプ
レクサ、６１１……音声符号発生装置、６１２…
…符号発生器、１８……メモリ、２０，２２……
レジスタ、１９……同期ビツト位置検出器、１７
……シフタ、１４……第１符号変換器、１５……
第２符号変換器、１３……制御回路、２１……加
算器、１６……比較演算回路、２３……NAND
ゲート、１２……DPCM復号器、３０……不等
長符号配列逆変換回路、２６……カウンタ、２７
……タイミング回路、２５……ROM、７０１，
７０２……カウンタ、７０３……第１制御回路、
７０４……第２制御回路、７０５……比較器、７
００……メモリ、７０６……音声復号器。

Claims

【特許請求の範囲】１発生頻度に偏りがある２進表示された多値時
系列信号を時系列上でブロツクに区切り、このブ
ロツクの区切り毎に発生された符号長ｍビツト以
下の同期符号と、前記多値の時系列信号のうちの
前記最大頻度信号値の継続長を表すために発生さ
れた最大符号長がｍビツトの第１の不等長符号
と、前記多値の時系列信号のうち前記最大頻度信
号を除く各信号値を表わすために発生された最大
符号長がｍビツトの第２の不等長符号と、前記最
大頻度信号値を表わすために発生された選移する
符号と選移しない符号とからなる最大符号長がｍ
ビツトの第３の不等長符号とを並列ｍビツトのデ
ータ線上に多重化し、前記並列ｍビツトのデータ
線上に配列された各符号を並列ｌビツトのデータ
線上に出力する符号化装置から供給された前記並
列ｌビツト符号を前記多値時系列符号に復号する
復号化装置において、前記並列ｌビツト符号を一時的に記憶するメモ
リと、このメモリからの前記ｌビツト符号をレジスタ
を用いて並列（ｍ＋ｌ−１）ビツトのデータ線上
に読み出し、前記並列（ｍ＋ｌ−１）ビツトデー
タ線上に前記各ブロツクの区切りを示す前記同期
符号が存在するか否かを検出し、この同期符号の
最上位ビツトが前記（ｍ＋ｌ−１）ビツトの中の
どこに位置するかを表わす同期符号位置信号を発
生する並列型同期ビツト位置検出回路と、前記並列（ｍ＋ｌ−１）ビツトデータをシフト
数に応じてシフトしてｍビツト不等長符号として
出力するシフタと、前記シフタの出力であるｍビツト不等長符号が
前記第１、第２および第３の不等長符号のいずれ
の符号であるかを判定し、符号種別信号を発生す
る符号種別信号発生手段と、前記シフタからのｍビツト不等長符号と前記符
号種別信号に基いて前記シフタからのｍビツト不
等長符号の符号長を検出し、符号長信号を発生す
る符号長検出手段と、前記符号長信号と前記同期符号位置信号に基い
て前記シフタの前記シフト数を求めるシフト数演
算回路と、前記シフタからのｍビツト不等長符号を元の多
値時系列信号に変換する入力信号がｍビツトの不
等長符号解読回路とから構成されたことを特徴とする復号化装置。