JPH02901B2

JPH02901B2 -

Info

Publication number: JPH02901B2
Application number: JP55106927A
Authority: JP
Inventors: Kazumoto Iinuma
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1980-08-04
Filing date: 1980-08-04
Publication date: 1990-01-09
Also published as: JPS5731241A

Description

【発明の詳細な説明】本発明は発生頻度に偏りがある標本化された多
値の時系列信号を圧縮符号化する符号変換装置に
関する。

画像信号や音声信号を標本化して得られる多値
時系列信号は、一般に、各多値信号の発生頻度に
偏りがある。アナログの画像信号や温声信号を
Ａ／Ｄ変換して得られるPCM（パルス符号変調）
信号においては、発生頻度の偏りはそれほど大き
くはないが、例えば、PCM信号をDPCM（差分パ
ルス符号変調）信号に変換して得られる多値信号
は、一般に零集中型の頻度分布を示す。すなわ
ち、差分値が０に近い信号の発生頻度が高く差分
値の大きい信号の発生頻度が少ない。このように
発生頻度に偏りのある信号は、発生頻度の高い信
号に短かい符号を与え、発生頻度の低い信号に長
い符号を与えるという不等長符号化により圧縮符
号化できる。このような不等長符号化は標本化さ
れた多値の差分時系列信号に対し、各標本化時刻
毎にその時刻の差分信号に応じて予め定められた
不等長符号を与える方法である。この場合、最も
発生頻度の高い差分値に対しも最低１ビツトの符
号が必要となる。しかしながら、テレビジヨン等
の画像信号に対するフレーム間DPCM符号化等
においては、差分値が０となる信号の発生確率が
90％以上となることが普通であり、差分０の信号
に１ビツトの符号を与えることは非効率である。
そこで、このような信号の発生頻度に大きな偏り
がある信号に対しては、時系列信号を例えば８標
本値づつまとめてブロツク化し、各ブロツクに含
まれる８つの信号値がすべて最も発生頻度の高い
信号値（以下、これを最頻出信号値と称する）で
ある場合には、これを示す特別なブロツク符号を
与える等により、圧縮効率の向上を図ることが試
みられているが、装置構成の複雑さの割には圧縮
効率が上がらないという欠点がある。

本発明の目的は上述の欠点を除去し発生頻度に
偏りがある多値の時系列信号を簡単な回路でしか
も効率よく符号化する符号変換装置を提供するこ
とにある。

本発明によれば、多値の時系列信号のうち、最
頻出信号値はその継続長を表わす符号で符号化し
ているので、１標本値当りの符号ビツト数を１ビ
ツト以下にすることが可能となり、さらに、２種
類の符号にそれぞれ、遷移を示す符号が含まれる
ので最頻出信号値とその他の信号値とが時系列上
で混在していても、これらを区別しながら容易に
圧縮符号化できるので、圧縮効率が高くしかも回
路構成が簡単となる。

次に図面を参照して本発明を詳細に説明する。

第１図および第２図は、本発明の符号変換装置
の一実施例を示すブロツク図およびそのタイミン
グチヤートである。

本発明装置は画像信号や音声信号等の標本化さ
れた時系列信号に対して適用できるが、ここでは
テレビジヨン信号を例にとり説明する。まず、入
力端子１に供給されたテレビジヨン信号は、本発
明の変換装置に適した発生頻度に偏りのある多値
時系列信号（第２図Ｓ４）にDPCM符号器２に
おいて変換され、信号線100に出力される。この
とき、同期タイミング信号（第２図Ｓ３）および
標本化クロツクパルス（第２図Ｓ１）が信号線
103および102に同時に出力される。この同期タイ
ミング信号Ｓ３は本発明においては、必要不可欠
の信号ではないが、時系列データをある長さのブ
ロツクに区切つて圧縮符号化するために、ブロツ
クの区切りを表わす情報として使用されている。
さて、第１図に示す本発明の変換装置はタイミン
グ制御回路３と、第１の符号（以下Ｒ符号と称
す）を発生する第１の符号発生器５と、第２の符
号（以下Ｖ符号と称す）を発生する第２の符号発
生器４と、これら第１および第２の符号を統合す
るマルチプレクサ６と、不等長符号を発生順に並
び変えて並列ｌビツトのデータに変換する不等長
符号配列変換回路７とから構成されている。な
お、参照数字８はこの符号変換装置で変換された
データを記憶するメモリである。本発明装置を回
線を通した通信装置に組込んで使用する場合に
は、メモリ８は速度平滑化用のバツフアメモリと
して使され、また、本発明装置をコンピユータ装
置等の有するデータフアイルへの入力手段の一部
として使用する場合には、メモリ８はコンピユー
タ・メモリまたはインタフエース用メモリとして
使用される。ここで第１の符号Ｒは最頻出値の時
系列上での継続長（ランレングス）を表わす符号
であり、第２の符号Ｖは多値信号の値（レベル）
を表わす符号である。また、Ｒ符号およびＶ符号
の中にはそれぞれ少なくとも一個の遷移符号が含
まれている。これらをそれぞれ第１の遷移符号
（以下R^*符号）および第２の遷移符号（以下V^*
符号）と称す。R^*符号はＲ符号からＶ符号への
遷移を示す符号で、時系列上でR^*符号の次には
Ｖ符号を送出する。また、V^*符号は、Ｖ符号か
らＲ符号への遷移を示す符号で、V^*符号の次に
はＲ符号を送出する。遷移符号以外の符号ではＲ
符号の次はＲ符号、Ｖ符号の次はＶ符号とするも
のとする。

第３図に多値信号の信号レベル０〜５に対する
Ｖ符号の一例を示す。信号レベル０、すなわち、
最頻出値に対しては、遷移符号V₀ ^*の他に遷移し
ない符号V₀を与える。Ｖ符号には、図に示すよ
うな符号長が２から４までの不等長符号を与える
ものとする。不等長符号は符号の始まりがわかれ
ば符号の時系列から符号の長さ、あるいは符号の
終りがわかるような特徴を有する符号である。第
３図において、例えば、符号の始まりが１となる
符号は符号V₀ ^*の「11」と符号V₁の「10」の２個
しかなく共に符号長は２である。また、「011」と
続く符号は符号長が３の符号V₂だけである。符
号が「00…」又は「010…」となる符号長は４と
なる。

第４図に最頻出信号値のランレングスに対する
Ｒ符号の一例を示す。ここではＲ符号も符号長が
２〜４の不等長符号が割当てられている。ランレ
ングスが０から７までを表わす符号はそれぞれ
R₀ ^*〜R₇ ^*でこれらは遷移符号である。ランレン
グスが８を表わす符号R₈は遷移符号ではない。
本発明ではすべてのランレングス符号を遷移符号
で定義することも可能であるが、一般にランレン
グスが大きくなると、これを表わす符号の種類が
多くなり符号の発生回路が複雑になる。このた
め、本発明では第４図に示すように、非遷移符号
と遷移符号とも用いることにより、ランレングス
の大きなものを符号化している。例えば、非遷移
符号R₈を用いるとランレングス８はR₈＋R₀ ^*ラン
レングス１０はR₈＋R₂ ^*の如く表わすことがで
き、第４図の例では９種の符号で０〜15までのラ
ンレングスを表わすことができる。なお、非遷移
符号を必要に応じて増やせばもつと大きいランレ
ングスを表わすことができる。

第３図および第４図に示したような不等長符号
の定め方は、実際には、対象とする画像信号に対
して、各信号レベルおよび各ランレングスの発生
頻度の統計量を求め、これらの確率分布に対して
例えばハフマン符号を割り当てる。これにより全
体の圧縮符号量を最小にすることができる。

次に本発明の各部３〜７の構成および動作を順
に説明するが、説明を容易にするために、入力さ
れる多値の時系列信号100は０から５までの６つ
のレベルで表わされるものとし、最頻出信号値は
０レベルとする。すなわち、信号線100は３ビツ
トの並列なデータ線で構成され、０から５までの
信号レベルはそれぞれ、000、001…の２進数で表
現されているものとする。

第５図はタイミング制御回路３の具体的回路を
示す図である。図において、信号線100を通して
入力される０〜５までのレベルを有する多値時系
列信号はOR回路３１でレベルが０か否かが判定
され、遅延調整用のレジスター３４で遅延調整さ
れて信号線101に最頻出信号として出力される
（第２図Ｓ５）。（第２図においては、同期タイミ
ングのある時刻t₀およびt₁₄では簡単のため符号化
すべき入力信号がないものとし（テレビ信号のブ
ランキング期間ではしばしばこのような符号化を
行なわないケースがある）このとき最頻出信号は
１（High level）としている）ORゲート３１の
出力は１クロツク遅延用のレジスタ３２により１
クロツク遅延されORゲート３５に与えられる。
ORゲート３５ではこの信号と遅延しない元の信
号とのORがとられ（第２図Ｓ６）、これを信号
線203を通してレジスタとゲートで構成されるタ
イミングパルス発生器３３に与える。タイミング
パルス発生器３３は、信号線203の信号およびク
ロツクパルスを用いてＶ符号発生用タイミングパ
ルス（第２図Ｓ６）、遷移符号V^*発生用タイミン
グパルス（第２図Ｓ７）、Ｒ符号発生用タイミン
グパルス（第２図Ｓ８）および遷移符号R^*発生
タイミングパルス（第２図Ｓ９）を信号線104〜
107に発生する。また、多値時系列信号Ｓ４およ
び同期タイミング信号Ｓ３も遅延調整用のレジス
タ３４で遅延調整されてそれぞれ信号線110およ
び113に出力される。遅延調整用レジスタ３４は、
タイミングパルス発生回路３３における波形処理
によつて生じる遅延を補償するために用いられて
いる。なお、第２図のタイミングパルスＳ６，Ｓ
７，Ｓ８およびＳ９は、遅延調整された後の状態
を示しており、信号Ｓ１からＳ９の相対時刻の関
係はタイミング制御回路３の出力で見たときに正
しくなるように記載されている。すなわち、Ｓ
３，Ｓ４，Ｓ５の波形はそれぞれ信号線１１３，
１１０，および１０１の波形である。タイミング
制御回路３で発生した、多値時系列信号１００、
Ｖ符号発生タイミングパルスＳ６および遷移符号
V^*発生タイミングパルスＳ７は第１図の第２の
符号発生器４に供給される。第２の符号発生器４
はタイミングパルスに応答してその出力信号線１
２０にＶ符号を発生し、信号線１２１にＶ符号の
符号長を示す２進符号を発生する。またタイミン
グ制御回路３からの最頻出信号Ｓ５、Ｒ符号発生
タイミングパルスＳ８および遷移符号R^*発生タ
イミングパルスＳ９は第１の符号発生器５に供給
される。第１の符号発生器では、最頻出信号値Ｓ
５の０の連続する数を数えて、タイミングパルス
に応答して、その出力信号線１３０にＲ符号を発
生するとともに信号線１３１にＲ符号の符号長を
示す２進符号を発生する。Ｖ符号とＲ符号は同時
刻には発生しないようにタイミングパルスＳ６お
よびＳ８で制御されている。

信号線１２０と信号線１３０上に発生したＶ符
号とＲ符号はマルチプレクサ６で時分割多重され
る。同様に信号線１２１と信号線１３１上に発生
した符号長を示す２進符号も、マルチプレクサ６
で時分割多重される。マルチプレクサ６では更に
信号線１１３を通して供給される同期タイミング
パルスに合わせて同期符号ＳをＲ及びＶ符号に時
分割多重した不等長符号Ｍ（第２図Ｓ１０）を信
号線１４０に出力する。符号長を示す２進符号に
ついても同様にＲおよびＶ符号ならびに同期符号
Ｓの各符号長を時分割多重した符号長信号Ｎ（第
２図Ｓ１１）を信号線１４１に出力する。第２図
Ｓ１０において記号Ｘは任意の符号を示し、第２
図Ｓ１１の有効符号数が０と云うことは、その時
刻に意味のある不等長符号がないことを示す。

ここで、第２図Ｓ１０のＶ符号とＲ符号の組合
せについて説明する。この例は、次の様な規則で
動作している。

(1) 多値時系列信号が最頻出値以外であれば遷移
しない符号Vk（ｋ＝１〜５）を与える。

(2) 多値時系列信号が最頻出値以外から最頻出値
に変つた第１番目の最頻出値には、(a)第２番目
の信号が最頻出値のとき遷移符号V₀ ^*を与え、
(b)第２番目の信号が最頻出値でないときは遷移
しない符号V₀を与える。

(3) ２個以上連続する最頻出値は第１の最頻出値
を除いた継続長（ランレングス）をＲ符号で表
わす。

(4) Ｒ符号はランレングスが１〜７のときR₁ ^*〜
R₇ ^*の遷移符号のみで表わし、８〜15のときは
非遷移符号R₈とR₀ ^*〜R₇ ^*の遷移符号の組合せ
で表わす。

(5) ブロツクの先頭はＶ符号とする。

この規則を規則１と呼ぶ。

第２図において、時刻t₁、t₂、t₃、t₈およびt₁₀
は、最頻出値以外の値であるから規則１の(1)によ
り第２図Ｓ１０に示すようにVk符号が与えられ
る。時刻t₄およびt₁₁においては、規則１の(2)の(a)
により遷移符号V₀ ^*が与えられ、時刻t₉において
は、(2)の(b)により非遷移符号V₀が与えられる。
時刻t₅〜t₇の最頻出信号は規則１の(3)および(4)に
より、ランレングスが３を表わす。R₃ ^*符号で表
わされ、この符号は第２図Ｓ１０に示すように時
刻t₇に出力される。時刻t₁₂〜t₁₃も同様である。
なお、この図には示されていないが、ランレング
スが８以上の時は最後の最頻出値信号の時刻に遷
移符号を出力し、その１クロツク前に非遷移符号
を出力する。時刻t₁およびt₁₅はブロツクの先頭に
相当するが、規則１の(5)により、これらにはＶ符
号を与えられる。このとき、時刻t₁₅のようにブ
ロツク先頭が最頻出値の場合には、時刻t₁₆が最
頻出値ならばV₀ ^*符号を与え、最頻出値でなけれ
ばV₀符号を与える。

第６図は第２の符号発生器の具体的回路を示す
図である。図において、多値時系列信号Ｓ１は信
号線１１０を通して読み出し専用メモリ
（ROM）４１及び４２のアドレス入力端子A₂〜
A₀に供給される。また、遷移符号発生タイミン
グパルスＳ７は信号線１０５を介してROM４１
及び４２のアドレス入力端子A₃に供給される。
タイミングパルスは信号線１０４を通して、
ROM４１及び４２の出力制御端子（例えばchip
select）に供給される。ここで、ROM４１及び
４２の出力は出力制御端子がオフになると全出力
が０になり、タイミングパルスがオンの時のみア
ドレス線で指定された内容が出力信号線１２０お
よび１２１に出力される。ROM４１および４２
の内容は第３図から容易に作成される。すなわ
ち、A₀を2⁰、A₁を2¹、…で表わされるアドレス
線とすれば、ROM４１の０番地から５番地には
符号V₀からV₅に対応する符号パターンを書き込
み、ROM４２には対応する符号長を２進数で表
現して書き込んでおく。また、ROM４１および
４２の８番地にはそれぞれV₀ ^*符号パターン、お
よび符号長２を表わす２進符号即ち、出力端子
O₃、O₂、O₁の順に０、１、０を書き込んでおく。
なお、符号パターンはROM４１の出力端子の例
えばO₄側が常に第１ビツト目の符号となるよう
に書き込む。符号数が例えば２ビツトのものは残
りの２ビツトは０でも１でも良い。これを記号Ｘ
で表わすと、例えば８番地に書き込んだV₀ ^*符号
パターンは、出力端子O₄〜O₁の順に「11XX」と
出力される。

第７図は第１の符号発生器の具体的回路を示す
図である。信号線１０１を通して供給された最頻
出信号はカウンタ５１のクリア端子に印加され
る。信号線１０２を通して供給されるクロツクパ
ルスはカウンター５１のクロツク入力端子に印加
され最頻出信号が０である期間のクロツクパルス
の数が計数される。最頻出信号が１になるとカウ
ンタはクリアされる。カウンタ５１の出力は
ROM５１および５２のアドレス入力端子A₃〜A₀
に供給される。

第２の符号発生器の場合と同様に、遷移符号出
力タイミングパルスは信号線１０７よりROM５
２および５３のアドレス線A₄に入力され、また、
Ｒ符号出力タイミングパルスは信号線１０６を通
して、ROM５１および５２の出力制御端子に印
加される。ROM５１および５２はそれぞれ、、
出力制御端子がオンのとき出力にランレングスに
対応するＲ符号およびその符号長を出力し、出力
制御端子がオフおときは出力は全て０となる。
ROM５１および５２の内容は第２の符号発生器
と同様に第４図より決定することができるので説
明は省略する。

第８図は多重化回路６の構成の一例を示す。信
号線１２０および１２１を通して供給されるＶ符
号およびＲ符号はORゲート６１で時分割多重さ
れ、さらにマルチプレクサ６３で、同期符号Ｓが
多重され出力端子１４０に不等長符号Ｍを出力す
る。符号発生器６５は同期符号Ｓを発生するもの
で、この例では同期符号Ｓは「00001」で表わさ
れる５ビツトの符号としている。すなわち、同期
符号Ｓはブロツクの始まりを示すための符号であ
るから、第３図および第４図に示したＶ符号およ
びＲ符号の組合せから発生しない符号パターンに
設定する必要がある。本実施例では、符号
「00001」は上述のＶ符号およびＲ符号の切換用い
る限り発生しないパターンである。マルチプレク
サ６３は信号線１１３を介して供給される同期タ
イミングパルスに応答して２つの入力信号を切換
え、同期タイミングパルスが０のとき同期符号Ｓ
を出力する。符号の長さを示す符号長信号に対し
ても同様の多重化が行われる。すなわち、参照数
字６２はORゲート、参照数字６４はマルチプレ
クサで、信号線１４１に時分割多重された符号長
信号Ｎが出力される。パターン発生器６６では同
期符号Ｓの符号長が５なので「101」の符号パタ
ーンを発生する。

次に不等長符号配列変換回路７について説明す
る。不等長符号配列変換回路７は無効な符号を含
む不等長符号からｎで指定される有効な不等長符
号を抜き出し、配列変換する回路である。

第９図に不等長符号配列変換回路の具体的回路
図を示し、第１０図はその各部の波形を示す。変
換回路７への入力信号には、５ビツトの信号線１
４０を経由して供給される不等長符号Ｍ（第１０
図Ｓ１３）と、３ビツトの信号線１４１を経由し
て供給される不等長符号の長さを示す符号長信号
Ｎ（第１０図Ｓ１４）と、信号線１０２を介して
与えられる標本化クロツクパルスがある。不等長
符号の符号長は第３図及び第４図から明らかなよ
うに、２、３、４および５である。また、有意な
不等長符号が１個も存在しない場合は、符号長は
０で与えられる。従つて、信号線１４０で与えら
れる５ビツトの符号には、有効な符号と無効な符
号とが混在している。例えば、符号長が２で与え
られる不等長符号は信号線１４０の上位２ビツト
の符号のみが有効で、残りの３ビツトは無効であ
る。従つて不等長符号Ｍから無効な符号Ｘを除去
し、有効な不等長符号を取り出すせば良い。この
ような不等長符号の配列変換は、動作標本化周波
数が数10〜数100KHzと低い場合には、不等長符
号を並列／直列変換して１ビツトの信号系列に直
してから行うのが便利であるが、標本化周波数が
10MHzと高い場合には、直列演算の動作速度が
100MHzぐらいになるので困難となる。第９図に
示す不等長符号配列変換回路はこのような欠点を
克服した並列演算型の回路であり高速動作する。
すなわち、この回路は、無効符号を含んだ不等長
符号Ｍから無効符号をとり除きビツトをつめ直し
た後並列４ビツトのデータとして出力線１５０に
出力する。この回路を並列演算不等長符号配列変
換回路と呼ぶことにすると、並列演算不等長符号
配列変換回路は、一般に、ｍビツトの並列信号線
で与えられた無効符号を含む不等長符号から無効
符号をとり除いて、ｌビツトの並列データに変換
する回路に拡張できる。

次に第９図の回路動作を説明する。なお、この
回路は上述の説明におけるｍおよびｌをそれぞれ
ｍ＝５、ｌ＝４とした例である。信号線１４０で
与えられた５ビツトの不等長符号は第１のシフタ
７１および第２のシフタ７２に印加される。シフ
タは入力線と出力線とをつなぎかえるマルチプレ
クサの一種で、例えば、アドバンスト・マイク
ロ・デバイス（Advanced Micro Device）社製
のAm25S10の様な回路素子が用いられる。第１
のシフタ７１の入力端子をI₁〜I₈、出力端子をO₁
〜O₃とすると、入力端子の接続はシフト数によ
つて次の様に決定される（シフト数を決定する信
号は信号線１４１ａ〜１４１ｃで与えられる）。
シフト数が０のときはI₁とO₁、I₂とO₂、I₃とO₃が
接続され、シフト数が１のときはI₂とO₁、I₃と
O₂、I₄とO₃が接続され、一般にシフト数がｎの
ときI_1+oとO₁、I_2+oとO₂、I_3+oとO₃が接続される。
第２のシフタ７２は４出力端子O₁〜O₄を有する
が入出力の接続動作はシフタ７１と同様である。
第１のシフタ７１の出力端子O₁〜O₃はレジスタ
７４の入力端子に接続され、レジスタ７４の出力
は第１のシフタ７１の入力端子I₁〜I₃および第２
のシフタの入力端子I₇〜I₅に接続されている。第
２のシフタ７２の出力端子O₄〜O₁には無効符号
が取り除かれた４ビツトの並列符号が出力される
が、不等長符号を４ビツトづつ区切つたときに生
じる余り符号がレジスタ７４に一時記憶される。
余り符号の数はモジユロ演算回路７３およびレジ
スタ７５で計算される。モジユロ演算回路は、信
号線１４１ａ〜１４１ｃで与えられる不等長符号
の符号長を示す２進データと信号線１７５ａおよ
び１７５ｂで与えられる余り数を示す２進データ
を加算し、これをｌで割つた余りを信号線１７３
ｂおよび１７３ｃを介してレジスタ７５に供給す
ると共に、加算結果がｌ以上となつた場合にキヤ
リ信号を信号線１７３ａを介してANDゲート７
６に与える。この例ではｌ＝４であるからモジユ
ロ演算回路としては通常の２進加算器を用いるこ
とができる。ANDゲート７６はキヤリ信号が出
力されたときの出力データをメモリに書き込むた
めの書き込みパルスを作成する。

第１０図を用いて変換回路の動作を説明する。
簡単のため、時刻t₀におけるレジスタ７５の出力
（余り数）を０とする。余り数は第１０図の信号
Ｓ１５で示され、不等長符号の符号長Ｓ１４と余
り数Ｓ１５の加算結果は信号Ｓ１６で示される。
時刻t₀では不等長符号は信号Ｓ１３に示すように
「00001」で示される５ビツトである。この符号は
４ビツト以上あるから、シフタ７２の端子O₄〜
O₁に前の４ビツト、すなわち、「0000」が出力さ
れる。モジユロ演算回路４３は余り数０と符号長
５の加算を行う。このとき、加算結果が５である
から、キヤリ信号１を信号線１７３ａに与え、余
り１（２進01）を信号線１７３ｂおよび１７３ｃ
に出力する。従つて、時刻t₀で信号Ｓ１７に示す
ように書込みパルスが発生し、信号Ｓ１８に示す
ようにシフタ７２の出力データ「0000」がメモリ
に書込まれる。時刻t₀で余つた１ビツトの符号は
シフタ７１の入力端子I₈から出力端子O₃に出力さ
れレジスタ７４にとり込まれる。時刻t₁では、不
等長符号は「10」の２ビツトであり、前の余り符
号は１ビツトであるからメモリに書込む４ビツト
のデータはまだ準備できない。前の余りビツト
「１」はレジスタ７４からシフタ７１の入力端子
I₃にフイードバツクされる。また、２ビツトの不
等長符号の各ビツト「１」および「０」はシフタ
７１の入力端子I₄およびI₅に印加される。このと
き、シフト数が２であるから、これらの端子I₃〜
I₅の各ビツト「１」、「１」および「０」はそれぞ
れシフタ７１の出力端子O₁、O₂およびO₃に出力
され、レジスタ７４にとり込まれる。レジスタ７
４にとり込まれたデータ「110」は時刻t₂でシフ
タ７２の入力端子I₇、I₆、I₅に出力される。また、
時刻t₂では４ビツトのデータ「0011」が信号線１
４０を通してシフタ７１に入力される。この時、
シフタ７２のシフト数は余り数が３（時刻t₁にお
ける余り１と時刻t₂における符号長２との加算結
果）であるから、シフタ７２の入力端子I₇〜I₄が
出力端子O₄〜O₁に接続される。従つて、時刻t₂
でメモリに書込まれるデータは、時刻t₁の余り符
号「110」と時刻t₂で入力された４ビツトデータ
の前１ビツトの符号「０」を組み合せた符号
「1100」となる。４ビツデータのうち余つた３ビ
ツトの符号「011」はシフタ７１を介してレジス
タ７４にとり込まれる。このようにして、不等長
符号は並びかえられ４ビツトたまるごとにメモリ
に書き込まれる。

一般に、入力される最大の並列ビツト数をｍビ
ツト、出力する並列ビツト数をｌビツトとすると
第１のシフタは少なくとも入力信号数が（ｍ＋ｌ
−１）ビツト、シフト数がｍ、出力信号数が（ｌ
−１）ビツト必要である。また、第２のシフタは
入力信号数が（2l−１）ビツトシフト数が（ｌ−
１）、出力信号数がｌビツト必要である。これら
のシフタに余りビツト格納用の（ｌ−１）ビツト
レジスタと余りビツト計数用のアキユムレータと
モジユロｌの演算回路を加えれば、無効符号を含
む０〜ｍビツトの不等長符号が任意の組合せで入
力されるとき、これを無効符号を除いたｌビツト
の並列データに配列変換することができる。この
不等長符号変換回路は、余りビツトが累積してオ
ーバーフローしないように並列ビツト数ｌを設定
すれば（最大符号長ｍの符号が連続して発生する
場合はｌ＝ｍに設定する）、入力データの標本化
速度と同じ標本化速度で並列に並びかえられた不
等長符号を発生することができる。例えばｍ＝
12、ｌ＝12、標本化速度を10MHzとすれば、最大
120Mb／Ｓの不等長符号化が実現でき、高速処
理に極めて有効である。なお、シフタは基本的に
は入力線と出力線を指定された条件で接続するゲ
ート回路であり、前述の回路素子Am25S10に限
定するものではない。

Ｖ符号とＲ符号の組合せ方式としては、前述の
方式の他にも種々の方法が考えられる。例えば、
次の様な規則を設定することができる。これを規
則２とする。

(1) 多値時系列信号の最頻出値以外の信号に遷移
符号V^*と非遷移信号Ｖの２種の符号を割当て
次の信号が最頻出値であればV^*符号を与え、
次の信号が最頻出値以外の信号であればＶ符号
を与える。

(2) 最頻出信号に対しては、そのランレングスを
符号化し、Ｒ符号は規則１の(4)項と同じ規則に
する。

この様な規則により符号化すると、Ｖ符号の種
類が規則１に比べ約２倍必要となるが、対象とす
る多値時系列信号の統計的性質によつては、情報
圧縮効率を高めることができる。この場合、勿
論、各符号に割当てる不等長符号の最適化を行う
ことを前提とする。

規則１に対するその他の変形としては、同期符
号から同期符号までを１ブロツクとした場合、ブ
ロツクの最後にランレングス符号がある場合、最
後のランレングス符号を送出しない方式もある。
この方式は、前述の規則１および２の両方に適用
できる。

以上のように、本発明の符号変換逆変換装置に
よれば、 (1) 最頻出信号値にランレングス符号化を適用す
るので、圧縮効率が高い。

(2) ＶおよびＲ符号として、情報理論に基づく不
等長符号を割当てることができるので、圧縮効
率を更に高めることができる。

(3) Ｖ符号およびＲ符号は信号のレベル情報と符
号の遷移情報の両方を有しているので、遷移の
みを表わす特別な符号は不要である。

(4) 時系列上の一つの時刻に対して発生するＶ又
はＲ符号を１個以下にすることができ、しかも
これらが時系列上で重ならないのでＶ符号とＲ
符号の時分割多重が容易である。

等の特徴を有するため、 (a) 圧縮効率の高い符号を発生させるための回路
が簡単になる。

(b) Ｒ符号及びＶ符号を共通の不等長符号配列変
換回路で圧縮符号化できるので装置が簡易化さ
れる。

等の効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図Ｓ１〜Ｓ１１は制御タイミングを示す波形
図第３図および第４図はそれぞれ本発明の第１の
符号および第２の符号の一例を示す図、第５図は
タイミング制御回路の一例を示すブロツク図、第
７図および第６図はそれぞれ、第１および第２の
符号発生器の構成の一例を示すブロツク図、第８
図はマルチプレクサの構成の一例を示すブロツク
図、第９図は不等長符号配列変換回路の構成の一
例を示すブロツク図および第１０図Ｓ１２〜Ｓ１
８は不等長符号変換回路の動作を説明する波形図
である。図において、参照数字は次のものを示
す。２……DPCM符号器、３……タイミング制御
回路、４……第２符号発生器、５……第１符号発
生器、６……マルチプレクサ、７……不等長符号
配列変換回路、８……メモリ、３１，３５……
ORゲート、３２……レジスター、３３……タイ
ミングパルス発生器、３４……レジスター、４
１，４２，５２，５３……ROM、５１……カウ
ンター、６１，６２……ORゲート、６３，６４
……マルチプレクサ、６５，６６……符号発生
器、７１，７２……シフター、７４，７５……レ
ジスター、７３……加算器、７６……ANDゲー
ト。

Claims

【特許請求の範囲】１発生頻度に偏りがある２進表示された多値の
時系列信号を受ける入力端子と、前記多値の時系列信号のうちの最大頻度信号値
を検出し前記最大頻度信号値の継続長を表わす第
１の不等長符号を発生する第１の符号発生手段
と、前記多値の時系列信号のうち前記最大頻度信号
を除く各信号値を表わす第２の不等長符号と前記
最大頻度信号値を表わし遷移する符号と遷移しな
い符号とからなる第３の不等長符号を発生する第
２の符号発生手段と、前記第１および第２の符号発生手段からの前記
各符号を時系列上で、前記継続長を表わす第１の
不等長符号のあとには信号の値を表わす第２の不
等長符号を出力し、前記第２の不等長符号のあと
には前記第２の不等長符号を出力し、前記最大頻
度信号値が２つ以上連続したとき前記第３の不等
長符号のうちの遷移する不等長符号を出力する符
号組合せ手段とから構成されたことを特徴とする
符号変換装置。