JPH022336B2

JPH022336B2 -

Info

Publication number: JPH022336B2
Application number: JP55106930A
Authority: JP
Inventors: Kazumoto Iinuma
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1980-08-04
Filing date: 1980-08-04
Publication date: 1990-01-17
Also published as: JPS5731243A

Description

【発明の詳細な説明】本発明は発生頻度に偏りがある標本化された多
値の時系列信号を圧縮符号化する符号化装置に関
する。

画像信号や音声信号を標本化して得られる多値
時系列信号は、一般に各多値信号の発生頻度に偏
りがある。アナログの画像信号や音声信号をＡ／
Ｄ変換して得られるPCM（パルス符号変調）信号
においては、発生頻度の偏りはそれほど大きくは
ないが、例えば、PCM信号をDPCM（差分パルス
符号変調）信号に変換して得られる多値信号は、
一般に零集中型の頻度分布を示す。すなわち差分
値が０に近い信号の発生頻度が高く差分値の大き
い信号の発生頻度が少ない。このように発生頻度
に偏りのある信号は、発生頻度の高い信号に短か
い符号を与え、発生頻度の低い信号に長い符号を
与えるという不等長符号化により圧縮符号化でき
る。このような不等長符号化は、標本化された多
値の差分（サンプル値シーケンス）時系列信号に
対し、各標本化時刻毎にその時刻の差分信号に応
じて予め定められた不等長符号を与える方法であ
る。

この場合、最も発生頻度の高い差分値に対して
も最低１ビツトの符号が必要となる。しかしなが
らテレビジヨン等の画像信号に対するフレーム間
DPCM符号化等においては、差分値が０となる
信号の発生確率が90％以上となることが普通であ
り、差分０の信号に１ビツトの符号を与えること
は非効率である。そこで、このような信号の発生
頻度に大きな偏りがある信号に対しては、時系列
信号を例えば８標本値づつまとめてブロツク化し
各ブロツクに含まれる８つの符号値がすべて最も
発生頻度の高い信号値（以下、これを最頻出信号
値と称する）である場合には、これを示す特別な
ブロツク符号を与える等により、圧縮効率の向上
を図ることが試みられているが、装置構成の複雑
さの割には圧縮効率が上がらないという欠点があ
る。

圧縮符号化のもう一つの問題点は不等長符号化
および不等長復号化を実現するための回路構成が
複雑になることである。特にテレビジヨン信号の
ように標本化された多値の時系列信号の標本化周
波数が10KHzと高い場合は不等長符号化のための
符号変換の動作に限界があるため、直列演算処理
が適用できないので、回路が一層複雑になる。

本発明の目的は上述のような発生頻度に大きな
偏りがある多値の時系列信号を効率よく且つ簡単
な回路構成で圧縮符号化する符号化装置を提供す
ることにある。

本発明の符号化装置は、少なくとも１つの多値
時系列信号を時系列上でブロツクに区切りブロツ
ク毎に圧縮符号化する符号化装置において、前記
ブロツクの区切りを示す同期符号を発生する手段
と、前記多値時系列信号の中の予め定めた信号値
の継続長を表わす第１の符号を発生する手段と、
前記多値時系列信号のそれぞれの値を表わす第２
の符号を発生する手段と、前記同期符号と前記第
１および第２符号を並列ｍ（ｍ≧２）ビツトのデ
ータ線上に時分割多重する手段と、前記並列デー
タ線上の有効（無効）な符号のビツト数を表わす
表示信号を発生する手段と、前記並列ｍビツトの
データ線上の無効ビツトを前記表示信号を用いて
取除き有効なビツトのみを定められた順序に配列
変換して並列ｌ（１以上の任意の整数）ビツトの
データ線上に出力する手段とから構成したことを
特徴とする。

本発明の第１の特徴は、多値の時系列信号のう
ち、最頻出信号値はその継続長を不等長符号化す
るので１標本値当りの符号数を１ビツト以下にす
ることができ、２種類の符号ＲとＶとにそれぞれ
遷移を示す符号が定義されているので、最頻出信
号値とその他の信号値が時系列上で混在していて
も、これらを容易に区別することができることで
ある。この特徴により圧縮効率の高い符号化が実
現できる。第２の特徴は、同期符号および不等長
符号割当てがなされたＲおよびＶ符号、さらに必
要に応じて他の符号（例えばモード符号、音声符
号）を並列ｍビツトのデータ線上に無効符号も含
めて時分割多重し、符号割当てされた符号から無
効符号を取除く配列変換回路を共通化しているこ
とである。一般に、不等長符号化において符号の
割当ては容易にできるが、無効符号を取除く配列
変換を高速で実現することは簡単ではない。本発
明では、(1)Ｒ符号とＶ符号が時間的に同時に発生
しない、(2)最頻出信号値の継続長の符号化によつ
て符号発生に空時間が生じるという特徴を利用し
て、複数の時系列信号の時分割多重化を容易にし
ている。すなわち、符号化の論理とこれを実現す
る回路構成の特徴が巧みに結びついて全体として
圧縮効率が高くしかも回路構成の簡単な不等長符
号化装置が実現できる。

次に図面を参照して本発明を詳細に説明する。

第１図および第２図は、本発明の符号化装置の
一実施例を示すブロツク図およびそのタイミング
チヤートである。本発明装置は画像信号や音声信
号等の標本化された時系列信号に対して適用でき
るが、ここでは、テレビジヨン信号を例にとり説
明する。

まず、入力端子１に供給されたテレビジヨン信
号は、本発明の変換装置に適した発生頻度に偏り
のある多値時系列信号（第２図のＳ４）に
DPCM符号器２において変換され、信号線１０
０に出力される。このとき、同期タイミング信号
（第２図のＳ３）および標本化クロツクパルス
（第２図のＳ１）が信号線１０３および１０２に
同時に出力される。この同期タイミング信号Ｓ３
は時系列データをある長さのブロツクに区切つて
圧縮符号化するためのブロツクの区切りを表わす
情報として使用されている。

さて、第１図に示す本発明符号化装置はタイミ
ング制御回路３と第１の符号（以下Ｒ符号と称
す）を発生する第１の符号発生器５と、第２の符
号（以下Ｖ符号と称す）を発生する第２の符号発
生器４と、これら第１および第２の符号を統合す
るマルチプレクサ６と、不等長符号を発生順に並
び変えて並列１ビツトのデータに変換する不等長
符号配列変換回路７とから構成されている。な
お、参照数字８はこの符号化装置で変換されたデ
ータを記憶するメモリである。本発明装置を回線
を通した通信装置に組込んで使用する場合には、
メモリ８は速度平滑化用のバツフアメモリとして
使用され、また、本発明装置をコンピユータ装置
等の有するデータフアイルへの入力手段の一部と
して使用する場合には、メモリ８はコンピユータ
のメモリまたはインターフエース用メモリとして
使用される。ここで、第１の符号Ｒは最頻出値の
時系列上での継続長（ランレングス）を表わす符
号であり、第２の符号Ｖは多値信号の値（レベ
ル）を表わす符号である。また、Ｒ符号およびＶ
符号の中にはそれぞれ少なくとも一個の遷移符号
が含まれている。これらをそれぞれ第１の遷移符
号（以下R^*符号）および第２の遷移符号（以下
V^*符号）と称す。R^*符号はＲ符号からＶ符号へ
の遷移を示す符号で、時系列上でR^*符号の次に
はＶ符号を送出する。

また、V^*符号はＶ符号からＲ符号への遷移を
示す符号で、V^*符号の次にはＲ符号を送出する。
遷移符号以外の符号ではＲ符号の次はＲ符号、Ｖ
符号の次はＶ符号とするものとする。

第３図に多値信号の信号レベル０〜５に対する
符号Ｖの一例を示す。信号レベル０、すなわち最
頻出値に対しては、遷移符号V^* ₀の他に遷移しな
い符号V₀を与える。Ｖ符号には、図に示すよう
な符号長が２から４までの不等長符号を与えるも
のとする。不等長符号は、符号の始まりがわかれ
ば、符号の時系列から符号の長さ、あるいは符号
の終りがわかるような特徴を有する符号である。
第３図において、例えば、符号の始まりが１とな
る符号は符号V^* ₀の「11」と符号V₁の「10」の２
個しかなく、共に符号長は２である。また、
「011」と続く符号は符号長が３の符号V₂だけで
ある。符号が「00……」又は「010……」となる
と符号長は４となる。

第４図に最頻出信号値のランレングスに対する
Ｒ符号の一例を示す。ここではＲ符号も符号長が
２〜４の不等長符号が割当てられている。ランレ
ングスが０から７までを表わす符号はそれぞれ
R^* ₀〜R^* ₇でこれらは遷移符号である。ランレン
グスが８を表わす符号R₃は遷移符号ではない。
本発明ではすべてのランレングス符号を遷移符号
で定義することも可能であるが、一般にランレン
グスが大きくなると、これを表わす符号の種類が
多くなり符号の発生回路が複雑になる。このた
め、本発明では、第４図に示すように、非遷移符
号と遷移符号とを用いることにより、ランレング
スの大きなものを符号化している。例えば、非遷
移符号R₈を用いるとランレングス８はR₈＋R^* ₀、
ランレングス10はR₈＋R^* ₂の如く表わすことがで
き、第４図の例では９種の符号で０〜15までのラ
ンレングスを表わすことができる。

なお、非遷移符号を必要に応じて増やせばもつ
と大きいランレングスを表わすことができる。

第３図および第４図に示したような不等長符号
の定め方は、実際には、対象とする画像信号に対
して、各信号レベルおよび各ランレングスの発生
頻度の統計量を求め、これらの確率分布に対して
例えばハフマン符号を割り当てる。これにより、
全体の圧縮符号量を最小にすることができる。

次に本発明の各部３〜７の構成および動作を順
に説明するが、説明を容易にするために入力され
る多値の時系列信号１００は、０から５までの６
つのレベルで表わされるものとし、最頻出信号値
は０レベルとする。すなわち、信号線１００は３
ビツトの並列なデータ線で構成され、０から５ま
での信号レベルはそれぞれ、000、001…の２進数
で表現されているものとする。

第５図はタイミング制御回路３の具体的回路を
示す図である。図において、信号線１００を通し
て入力される０〜５までのレベルを有する多値時
系列信号はOR回路３１でレベルが０か否かが判
定され、遅延調整用のレジスター３４で遅延調整
されて信号線１０１に最頻出信号として出力され
る（第２図のＳ５）。（第２図においては、同期タ
イミングのある時刻t₀およびt₁₄では、簡単のため
符号化すべき入力信号がないものとし（テレビ信
号のブランキング期間ではしばしばこのような符
号化を行なわないケースがある）このとき最頻出
信号は１（high level）としている）ORゲート３
１の出力は１クロツク遅延用のレジスタ３２によ
り１クロツク遅延されORゲート３５に与えられ
る。ORゲート３５ではこの信号と遅延しない元
の信号とのORがとられ（第２図のＳ６）、これ
を信号線２０３を通してレジスタとゲートで構成
されるタイミングパルス発生器３３に与える。タ
イミングパルス発生器３３は、信号線２０３の信
号およびクロツクパルスを用いてＶ符号発生用タ
イミングパルス（第２図のＳ６）、遷移符号V^*発
生用タイミングパルス（第２図のＳ７）、Ｒ符号
発生用タイミングパルス（第２図のＳ８）および
遷移符号R^*発生タイミングパルス（第２図のＳ
９）を信号線１０４〜１０７に発生される。ま
た、多値時系列信号Ｓ４および同期タイミング信
号Ｓ３も、遅延調整用のレジスタ３４で遅延調整
されてそれぞれ信号線１１０および１１３に出力
される。遅延調整用レジスタ３４は、タイミング
パルス発生回路３３における波形処理によつて生
じる遅延を補償するために用いられている。な
お、第２図のタイミングパルスＳ６，Ｓ７，Ｓ８
およびＳ９は、遅延調整された後の状態を示して
おり、信号Ｓ１からＳ９の相対時刻の関係はタイ
ミング制御回路３の出力で見たときに正しくなる
ように記載されている。すなわち、Ｓ３，Ｓ４，
Ｓ５の波形はそれぞれ信号線１１３，１１０、お
よび１０１の波形である。タイミング制御回路３
で発生した、多値時系列信号１００、Ｖ符号発生
タイミングパルスＳ６および遷移符号V^*発生タ
イミングパルスＳ７は第１図の第２の符号発生器
４に供給される。第２の符号発生器４はタイミン
グパルスに応答してその出力信号線１２０にＶ符
号を発生し、信号線１２１にＶ符号の符号長を示
す２進符号を発生する。また、タイミング制御回
路３からの最頻出信号Ｓ５、Ｒ符号発生タイミン
グパルスＳ８および遷移符号R^*発生タイミング
パルスＳ９は第１の符号発生器５に供給される。
第１の符号発生器では、最頻出信号Ｓ５の０の連
続する数を数えて、タイミングパルスに応答し
て、その出力信号線１３０にＲ符号を発生すると
ともに信号線１３１にＲ符号の符号長を示す２進
符号を発生する。Ｖ符号とＲ符号は同時刻には発
生しないようにタイミングパルスＳ６およびＳ８
で制御されている。

信号線１２０と信号線１３０上に発生したＶ符
号とＲ符号は、マルチプレクサ６で時分割多重さ
れる。同様に信号線１２１と信号線１３１上に発
生した符号長を示す２進符号も、マルチプレクサ
６で時分割多重される。マルチプレクサ６では更
に信号線１１３を通して供給される同期タイミン
グパルスに合わせて同期符号ＳをＲ及びＶ符号に
時分割多重した不等長符号Ｍ（第２図のＳ１０）
を信号線１４０に出力する。符号長を示す２進符
号についても同様にＲおよびＶ符号ならびに同期
符号Ｓの各符号長を時分割多重した符号長信号Ｎ
（第２図のＳ１１）を信号線１４１に出力する。

第２図のＳ１０において記号×は任意の符号を
示し、第２図Ｓ１１の有効符号数が０と言うこと
は、その時刻に意味のある不等長符号がないこと
を示す。

ここで、第２図のＳ１０のＶ符号とＲ符号の組
合せについて説明する。この例は、次の様な規則
で動作している。

(1) 多値時系列信号が最頻出値以外であれば遷移
しない符号Vk（ｋ＝１〜５）を与える。

(2) 多値時系列信号が最頻出値以外から最頻出値
に変つた第１番目の最頻出値には、(a)第２番目
の信号が最頻出値のとき遷移符号V^* ₀を与え、
(b)第２番目の信号が最頻出値でないときには遷
移しない符号V₀を与える。

(3) ２個以上連続する最頻出値は第１の最頻出値
を除いた継続長（ランレングス）をＲ符号で表
わす。

(4) Ｒ符号はランレングスが１〜７のとき、R^* ₁
〜R^* ₇の遷移符号のみで表わし、ランレングス
が８〜15のときは非遷移符号R₈とR^* ₀〜R^* ₇の
遷移符号の組合せで表わす。

(5) ブロツクの先頭はＶ符号とする。

この規則を規則１と呼ぶ。

第２図において、時刻t₁，t₂，t₃，t₈およびt₁₀
においては、最頻出値以外の値であるから規則１
の(1)により第２図のＳ１０に示すようにV_k符号
が与えられる。時刻t₄およびt₁₁においては、規則
１の(2)の(a)により遷移符号V^* ₀が与えられ、時刻
t₉においては、(2)の(b)により非遷移符号V₀が与え
られる。時刻t₅〜t₇の最頻出信号は規則１の(3)お
よび(4)により、ランレングスが３を表わすR^* ₃符
号で表わされ、この符号は第２図Ｓ１０に示すよ
うに時刻t₇に出力される。時刻t₁₂〜t₁₃も同様で
ある。なお、この図には示されていないが、ラン
レングスが８以上の時は最後の最頻出値信号の時
刻に遷移符号を出力し、その１クロツク前に非遷
移符号を出力する。時刻t₁およびt₁₅はブロツクの
先頭に相当するが、規則１の(5)によりこれらには
Ｖ符号を与えられる。このとき時刻t₁₅のように
ブロツク先頭が最頻出値の場合には、時刻t₁₆が
最頻出値ならばV^* ₀符号を与え、最頻出値でなけ
れば、V₀符号を与える。

第６図は第２の符号発生器の具体的回路を示す
図である。図において、多値時系列信号Ｓ４は信
号線１１０を通して読み出し専用メモリ
（ROM）４１及び４２のアドレス入力端子A₂〜
A₀に供給される。また、遷移符号発生タイミン
グパルスＳ７は信号線１０５を介してROM４１
及び４２のアドレス入力端子A₃に供給される。

タイミングパルスは信号線１０４を通して、
ROM４１及び４２の出力制御端子（例えばチツ
プ選択端子）に供給される。ここで、ROM４１
及び４２の出力は出力制御端子がオフになると全
出力が０になりタイミングパレスがオンの時のみ
アドレス線で指定された内容が出力信号線１２０
および１２１に出力される。ROM４１および４
２の内容は第３図から容易に作成される。すなわ
ち、A₀を2⁰、A₁を2¹…で表わされるアドレス線
とすれば、ROM４１の０番地から５番地には符
号V₀からV₅に対応する符号パターンを書き込み、
ROM４２には対応する符号長を２進数で表現し
て書き込んでおく。また、ROM４１および４２
の８番地にはそれぞれV^* ₀符号パターンおよび符
号長２を表わす２進符号、即ち、出力端子O₃，
O₂，O₁の順に０、１、０を書き込んでおく。な
お、符号パターンはROM４１の出力端子の例え
ば端子O₄側が常に１ビツト目の符号となるよう
に書き込む。符号数が例えば２ビツトのものは残
りの２ビツトは０でも１でも良い。これを記号×
で表わすと、例えば８番地に書き込んだV^* ₀符号
パターンは、出力端子O₄〜O₁の順に「11××」
と出力される。

第７図は第１の符号発生器の具体的回路を示す
図である。信号線１０１を通して供給された最頻
出信号はカウンタ５１のクリア端子に印加され
る。信号線１０２を通して供給されるクロツクパ
ルスはカウンタ５１のクロツク入力端子に印加さ
れ、最頻出信号が０である期間のクロツクパルス
の数が計数される。最頻出信号が１になるとカウ
ンタはクリアされる。カウンタ５１の出力は
ROM５１および５２のアドレス入力端子A₃〜A₀
に供給される。

第２の符号発生器の場合と同様に、遷移符号出
力タイミングパルスは信号線１０７よりROM５
２および５３のアドレス線A₄に入力され、また
Ｒ符号出力タイミングパルスは信号線１０６を通
してROM５１および５２の出力制御端子に印加
される。ROM５１および５２はそれぞれ、出力
制御端子がオンのとき出力にランレングスに対応
するＲ符号およびその符号長を出力し、出力制御
端子がオフのときは出力は全て０となる。ROM
５１および５２の内容は第２の符号発生器と同様
に第４図より決定することができるので説明は省
略する。

第８図は多重化回路６の構成の一例を示す。信
号線１２０および１２１を通して供給されるＶ符
号およびＲ符号はORゲート６１で時分割多重さ
れ、さらにマルチプレクサ６３で同期符号Ｓが多
重され出力端子１４０に不等長符号Ｍを出力す
る。符号発生器６５は同期符号Ｓを発生するもの
で、この例では同期符号Ｓは「00001」で表わさ
れる５ビツトの符号としている。すなわち、同期
符号Ｓはブロツクの始まりを示すための符号であ
るから、第３図および第４図に示したＶ符号およ
びＲ符号の組合せから発生しない符号パターンに
設定する必要がある。本実施例では、符号
「00001」は上述のＶ符号およびＲ符号を切換て用
いる限り発生しないパターンである。マルチプレ
クサ６３は信号線１１３を介して供給される同期
タイミングパルスに応答して２つの入力信号を切
換え、同期タイミングパルスが０のとき同期符号
Ｓを出力する。符号の長さを示す符号長信号に対
しても同様の多重化が行われる。すなわち、参照
数字６２はORゲート、参照数字６４はマルチプ
レクサで信号線１４１に時分割多重された符号長
信号Ｎが出力される。パターン発生器６６では同
期符号７の符号長が５なので「101」の符号パタ
ーンを発生する。

次に不等長符号配列変換回路７について説明す
る。不等長符号配列変換回路７は無効な符号を含
む不等長符号からｎで指定される有効な不等長符
号を抜き出し、配列変換する回路である。

第９図に不等長符号配列変換回路の具体的回路
図を示し、第１０図はその各部の波形を示す。変
換回路７への入力信号には、５ビツトの信号線１
４０を経由して供給される不等長符号Ｍ（第１０
図のＳ１３）と、３ビツトの信号線１４１を経由
して供給される不等長符号の長さを示す符号長信
号Ｎ（第１０図Ｓ１４）と、信号線１０２を介し
て与えられる標本化クロツクパルスがある。不等
長符号の符号長は第３図及び第４図から明らかな
ように、２、３、４および５である。また、有意
な不等長符号が１個も存在しない場合は、符号長
は０で与えられる。従つて、信号線１４０で与え
られる５ビツトの符号には、有効な符号と無効な
符号とが混在している。例えば、符号長が２で与
えられる不等長符号は信号線１４０の上位２ビツ
トの符号のみが有効で、残りの３ビツトは無効で
ある。従つて、不等長符号Ｍから無効な符号×を
除去し、有効な不等長符号を取り出せば良い。こ
のような不等長符号の配列変換は、動作標本化周
波数が数10〜数100KHzと低い場合には、不等長
符号を並列／直列変換して１ビツトの信号系列に
直してから行うのが便利であるが、標本化周波数
が10MHzと高い場合には、直列演算の動作速度が
100MHzぐらいになるので困難となる。第９図に
示す不等長符号配列変換回路はこのような欠点を
克服した並列演算型の回路であり高速動作する。
すなわち、この回路は、無効符号を含んだ不等長
符号Ｍから無効符号をとり除きビツトをつめ直し
た後、並列４ビツトのデータとして出力線１５０
に出力する。この回路を並列演算不等長符号配列
変換回路と呼ぶことにすると、並列演算不等長符
号配列変換回路は一般に、ｍビツトの並列信号線
で与えられた無効符号を含む不等長符号から無効
符号をとり除いて、１ビツトの並列データに変換
する回路に拡張できる。

次に第９図の回路動作を説明する。なお、この
回路は上述の説明におけるｍおよびｌをそれぞれ
ｍ＝５、ｌ＝４とした例である。

信号線１４０で与えられた５ビツトの不等長符
号はシフタ７１および第２のシフタ７２に印加さ
れる。シクタは入力線と出力線とをつなぎかえる
マルチプレクサの一種で、例えば、アドバンス
ト・マイクロ・デバイス（Advanced Micro
Device）社製のAm25S10の様な回路素子が用い
られる。第１のシフタ７１の入力端子をI₁〜I₈、
出力端子をO₁〜O₃とすると、入出力端子の接続
はシフト数によつて次の様に決定される（シフト
数を決定する信号は信号線１４１ａ〜１４１ｃで
与えられる）。シフト数が０のときはI₁とO₁、I₂
とO₂、I₃とO₃が接続され、シフト数が１のとき
はI₂とO₁、I₃とO₂、I₄とO₃が接続され、一般にシ
フト数がｎのときI_1+oとO₁、I_2+oとO₂、I_3+oとO₃
が接続される。第２のシフタ７２は４出力端子
O₁〜O₄を有するが入出力の接続動作はシフタ７
１と同様である。第１のシフタ７１の出力端子
O₁〜O₃はレジスタ７４の入力端子に接続され、
レジスタ７４の出力は第１のシフタ７１の入力端
子I₁〜I₃および第２のシフタの入力端子I₇〜I₅に
接続されている。

第２のシフタ７２の出力端子O₄〜O₁には無効
符号が取り除かれた４ビツトの並列符号が出力さ
れるが、不等長符号を４ビツトづつ区切つたとき
に生じる余り符号がレジスタ７４に一時記憶され
る。余り符号の数はモジユロ演算回路７３および
レジスタ７５で計算される。モジユロ演算回路
は、信号線１４１ａ〜１４１ｃで与えられる不等
長符号の符号長を示す２進データと信号線１７５
ａおよび１７５ｂで与えられる余り数を示す２進
データを加算し、これをｌで割つた余りを信号線
１７３ｂおよび１７３ｃを介してレジスタ７５に
供給すると共に、加算結果がｌ以上となつた場合
にキヤリ信号を信号線１７３ａを介してANDゲ
ート７６に与える。この例ではｌ＝４であるから
モジユロ演算回路としては通常の２進加算器を用
いることができる。ANDゲート７６はキヤリ信
号が出力されたときの出力データをメモリに書き
込むための書き込みパルスを作成する。

第１０図を用いて変換回路の動作を説明する。
簡単のため、時刻t₀におけるレジスタ７５の出力
（余り数）を０とする。余り数は第１０図の信号
Ｓ１５で示され、不等長符号の符号長Ｓ１４と余
り数Ｓ１５の加算結果は信号Ｓ１６で示される。
時刻t₀では、不等長符号は信号Ｓ１３に示すよう
に「00001」で示される５ビツトである。この符
号は４ビツト以上あるからシフタ７２の端子O₄
〜O₁に前の４ビツト、すなわち、「0000」が出力
される。モジユロ演算回路７３は余り数０と符号
長５の加算を行う。このとき、加算結果が５であ
るから、キヤリ信号１を信号線１７３ａに与え、
余り１（２進01）を信号線１７３ｂおよび１７３
ｃに出力する。従つて、時刻t₀で信号Ｓ１７に示
すように書込みパルスが発生し、信号Ｓ１８に示
すようにシフタ７２の出力データ「0000」がメモ
リに書き込まれる。時刻t₀で余つた１ビツトの符
号はシフタ７１の入力端子I₈から出力端子O₃に出
力されレジスタ７４にとり込まれる。時刻t₁で
は、不等長符号は「01」の２ビツトであり、前の
余り符号は１ビツトであるから、メモリに書き込
む４ビツトのデータはまだ準備できない。前の余
りビツト「１」はレジスタ７４からシフタ７１の
入力端子I₃にフイードバツクされる。また、２ビ
ツトの不等長符号の各ビツト「１」および「０」
はシフタ７１の入力端子I₄およびI₅に印加され
る。このとき、シフト数が２であるから、これら
の端子I₃〜I₅の各ビツト「１」、「１」および
「０」はそれぞれシフタ７１の出力端子O₁，O₂お
よびO₃に出力され、レジスタ７４にとり込まれ
る。レジスタ７４にとり込まれたデータ「110」
は時刻t₂でシフタ７２の入力端子I₇，I₆，I₅に出
力される。また時刻t₂では４ビツトのデータ
「0011」が信号線１４０を通してシフタ７１に入
力される。この時、シフタ７２のシフト数は余り
数が３（時刻t₁における余り１と時刻t₂における
符号長２との加算結果）であるから、シフタ７２
の入力端子I₇〜I₄が出力端子O₄〜O₁に接続され
る。従つて、時刻t₂でメモリに書き込まれるデー
タは、時刻t₁の余り符号「110」と時刻t₂で入力
された４ビツトデータの前１ビツトの符号「０」
を組み合わせた符号「1100」となる。４ビツトデ
ータのうち余つた３ビツトの符号「011」はシフ
タ７１を介してレジスタ７４にとり込まれる。こ
のようにして、不等長符号は並びかえられ４ビツ
トたまるごとにメモリに書き込まれる。

一般に、入力される最大の並列ビツト数をｍビ
ツト、出力する並列ビツト数をｌビツトとすると
第１のシフタは少なくとも入力信号数が（ｍ＋ｌ
−１）ビツト、シフト数がｍ、出力信号数が（ｌ
−１）ビツト必要である。また、第２のシフタは
入力信号数が（2l−１）ビツト、シフト数が（ｌ
−１）、出力信号数がｌビツト必要である。これ
らのシフタに余りビツト格納用の（ｌ−１）ビツ
トレジスタと、余りビツト計数用のアキユムレー
タとモジユロｌの演算回路を加えれば、無効附号
を含むＯ〜ｍビツトの不等長符号が任意の組合せ
で入力されるとき、これを無効符号を除いたｌビ
ツトの並列データに配列変換することができる。
この不等長符号変換回路は、余りビツトが累積し
てオーバフローしないように並列ビツト数ｌを設
定すれば（最大符号長ｍの符号が連続して発生す
る場合はｌ＝ｍに設定する）、入力データの標本
化速度と同じ標本化速度で並列に並びかえられた
不等長符号を発生することができる。例えばｍ＝
12、ｌ＝12、標本化速度を10MHzとすれば、最大
120Mb／Ｓの不等長符号化が実現でき、高速処
理に極めて有利である。なお、シフタは基本的に
は入力線と出力線を指定された条件で接続するゲ
ート回路であり前述の回路素子Am25S10に限定
するものではない。

Ｖ符号とＲ符号の組合せ方式としては前述の方
式の他にも種々の方式が考えられる。例えば、次
の様な規則を設定することができる。これを規則
２とする。

(1) 多値時系列信号の最頻出値以外の信号に遷移
符号V^*と非遷移符号Ｖの２種の符号を割当て
次の信号が最頻出値であればV^*符号を与え、
次の信号が最頻出値以外の信号であればＶ符号
を与える。

(2) 最頻出値信号に対してはそのランレングスを
符号化しＲ符号は規則１の(4)項と同じ規則にす
る。

この様な規則により符号化するとＶ符号の種類
が規則１に比べ約２倍必要となるが、対象とする
多値時系列信号の統計的性質によつては情報圧縮
効率を高めることができる。この場合、勿論各符
号に割当てる不等長符号の最適化を行うことを前
提とする。規則１に対するその他の変形としては
同期符号から同期符号までを１ブロツクとした場
合、ブロツクの最後にランレングス符号がある場
合、最後のランレングス符号を送出しない方式も
ある。この方式は前述の規則１および２の両方に
適用できる。

以上説明した本発明の第１の実施例では対象と
する多値時系列信号が１つの場合であるが、これ
を複数の時系列信号に拡張することができる。例
えばテレビジヨン信号と音声信号の２つの時系列
信号を多重化して伝送したりブロツク毎に必要な
モード情報やブロツクの番号を示す情報を多重化
して伝送することがよく行なわれる。本発明にお
いてはこれらの情報を不等長符号の配列変換を行
う前に多重化回路で並列ｍビツトのデータ線上に
時分割多重してしまう点が一つの特徴である。た
だし、複数の時系列信号が時間的に同時に発生す
る場合これらの時系列信号を時分割多重するため
には多少工夫が必要である。

第８Ａ図に同時に発生する複数の時系列データ
を多重化する多重化回路の具体的回路を示す。第
８Ａ図は第８図の多重化回路の変形であり、入力
には信号線１２０および１２１を介してそれぞれ
Ｖ符号およびＲ符号、信号線１３０および１３１
を介してそれぞれこれらの符号長信号が入力され
る。多重化するデータは第２図の時刻t₁に発生す
る音声データ４ビツトであるとする。従つて、
V₁符号の発生時刻と音声データの発生時刻が重
なるので単純には多重化できない。第２図におい
て時刻t₅，t₆およびt₁₂は有効なデータがないた
め、これらのタイムスロツトを利用すれば音声デ
ータを多重できる。音声データの挿入位置を識別
しやすくするため音声データを同期符号Ｓの直後
に挿入するとすれば不等長符号を一旦メモリに記
憶し符号長が０となる時間をつめて読み出せば良
い。すなわち、第８Ａ図においてORゲート６１
および６２で多重された不等長符号およびその符
号長信号はメモリ６００に一旦書き込まれる。ゲ
ート回路６０３は符号長信号と標本化クロツクパ
ルス１０２を受けて、符号長が０の場合を除いて
メモリ６００の書込みパルスを出力線１３３に発
生する。また、ゲート回路６０３は、メモリ６０
０の書込みパルスを書込みアドレスカウンター６
０１に供給しメモリ６００の書込みアドレスを制
御する。ゲート回路６０４は読み出しクロツクパ
ルス１３６を発生する。このゲート回路６０４
は、標本化クロツクパルス１０２と同期タイミン
グ信号１１３をタイミング整形回路６０６を通し
て得たゲートパルス１３４およびアドレス比較器
６０５から出力されるアドレス一致信号１３５と
で制御される。読み出しクロツクパルスはメモリ
６００に供給されると共に読み出しアドレスカウ
タ６０２に供給されて読み出しアドレスが制御さ
れる。

多重化の制御は次のように行われる。まず時刻
t₀とt₁においては同期符号と音声データを出力す
るための不等長符号をメモリ６００からは読み出
さない。この期間はマルチプレクサ６３１により
同期符号発生器６５および音声データ発生器６１
１から発生する符号を出力線１４０に出力する。
またマルチプレクサ６４１により、これら符号長
信号を出力線１４１に出力する。読み出し中止期
間にメモリ６００には不等長符号V₁が書込まれ
る。アドレス比較は読み出しアドレスと書込みア
ドレスとを比較しメモリ６００に読み出すべきデ
ータがあるか否かをゲート回路６０４に伝える。
時刻t₂では読み出し中止ゲートはオフになり、メ
モリ６００に読み出すべきデータがあるので不等
長符号V₁が読み出される。この動作を順にくり
返せば符号長が０の時刻を利用して時間軸をつめ
ることができる。またこの様な多重化回路を用い
れば第２図において、時刻t₀で画像の不等長符号
が発生する（ブランキングが無い）場合も符号デ
ータの時分割多重が可能となる。なお、ブランキ
ング時間が十分あつて、音声データをブランキン
グ期間に多重できる場合はメモリ回路が不要であ
ることは言うまでもない。

本発明の不等長符号化装置の特徴を列挙すると (1) 最頻出信号値にランレングス符号化を適用す
るので圧縮効率が高い。

(2) ＶおよびＲ符号として情報理論に基づく不等
長符号を割当てることができるので圧縮効率を
更に高めることができる。

(3) Ｖ符号およびＲ符号は信号のレベル情報と符
号の遷移情報の両方を有しているので遷移のみ
を表わす特別な符号は不要である。

(4) 時系列上の一つの時刻に対して発生するＶま
たはＲ符号を１個以下にすることができ、しか
もこれらが時系列上で重ならないのでＶ符号と
Ｒ符号の時分割多重が容易である。

(5) 符号割当てがなされた複数系列の符号を並列
ｍビツトのデータ線上に時分割多重してから、
その符号の数を表わす信号を用いて無効符号を
取除く不等長符号配列変換を行うので不等長符
号配列変換回路が複数系列の符号に対して共通
に使用できる。

(6) 不等長符号配列変換回路は入力データ速度と
同じ速度で出力に１ビツト並列データを出力す
るので高速動作が可能である。

以上の特徴により、本発明は圧縮効率が高くし
かも回路構成の簡単な符号化装置を提供できる。

【図面の簡単な説明】

第１図は本発明の符号化回路の構成の一例を示
すブロツク図、第２図は制御タイミングを示す略
図、第３図および第４図は第１の符号および第２
の符号の一例を示す略図、第５図はタイミング制
御回路の一例を示すブロツク図、第７図および第
６図はそれぞれ、第１および第２の符号発生器の
構成の一例を示すブロツク図、第８図は多重化回
路の構成の一例を示すブロツク図、第９図は不等
長符号配列変換回路の構成の一例を示すブロツク
図、第１０図は不等長符号変換のタイミングを示
す略図および第８Ａ図は多重化回路の他の例を示
すブロツク図である。図において、参照数字は次のものを示す。２…
…DPCM符号器、３……タイミング制御回路、
４……第２符号発生器、５……第１符号発生器、
６……多重化回路、７……不等長符号配列変換回
路、８……メモリ、３１，３５……ORゲート、
３２……レジスタ、３３……タイミングパルス発
生器、３４……レジスタ、４１，４２，５２，５
３……ROM、５１……カウンタ、６１，６２…
…ORゲート、６３，６４……マルチプレクサ、
６５，６６……符号発生器、７１，７２……シフ
タ、７４，７５……レジスタ、７３……加算器、
７６……ANDゲート、６０１，６０２……カウ
ンタ、６０３，６０４……ゲート回路、６０６…
…タイミング整形回路、６０５……比較器、６０
０……メモリ、６３１，６３２……マルチプレク
サ、６１１……音声符号発生装置、６１２……符
号発生器。

Claims

【特許請求の範囲】１発生頻度に偏りがある２進表示された少なく
とも１つの多値時系列信号を時系列上でブロツク
に区切りブロツク毎に圧縮符号化する符号化装置
において、前記ブロツクの区切りを示す同期符号を発生す
る手段と、前記多値の時系列信号のうちの最大頻度信号値
を検出し前記最大頻度信号値の継続長を表わす第
１の不等長符号を発生する第１の符号発生手段
と、前記多値の時系列信号のうち前記最大頻度信号
を除く各信号値を表わす第２の不等長符号と前記
最大頻度信号値を表わし遷移する符号と遷移しな
い符号とからなる第３の不等長符号を発生する第
２の符号発生手段と、前記同期符号と、前記第１および第２の符号発
生手段からの前記各符号を並列ｍ（ｍ≧２の整数）
ビツトのデータ線上に、前記継続長を表わす第１
の不等長符号のあとには信号の値を表わす第２の
不等長符号を出力し、前記第２の不等長符号のあ
とには前記第２の不等長符号を出力し、前記最大
頻度信号値が２つ以上連続したとき前記第３の不
等長符号のうちの遷移する不等長符号を出力する
時分割多重手段と、前記並列ｍビツトのデータ線上に配列された各
符号の長さを表わす表示信号を発生する手段と、前記並列ｍビツトのデータ線上の各符号から前
記表示信号を用いて表示信号で表わされた数のビ
ツトのみを予め定めた順序に配列変換して並列ｌ
（２以上の整数）ビツトのデータ線上に出力する
手段とから構成されたことを特徴とする符号化装
置。