JPH02148305A - Data transferring device using firmware - Google Patents

Data transferring device using firmware

Info

Publication number
JPH02148305A
JPH02148305A JP63302991A JP30299188A JPH02148305A JP H02148305 A JPH02148305 A JP H02148305A JP 63302991 A JP63302991 A JP 63302991A JP 30299188 A JP30299188 A JP 30299188A JP H02148305 A JPH02148305 A JP H02148305A
Authority
JP
Japan
Prior art keywords
data
cpu
firmware
section
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63302991A
Other languages
Japanese (ja)
Inventor
Kentaro Kondo
健太郎 近藤
Akimitsu Otaka
大高 章光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP63302991A priority Critical patent/JPH02148305A/en
Publication of JPH02148305A publication Critical patent/JPH02148305A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • General Factory Administration (AREA)
  • Numerical Control (AREA)

Abstract

PURPOSE:To supply NC data to plural NC devices even in a system using a low-ability CPU by enriching the CPU with content processing as firmware so as to reduce the burden of the CPU for system management and effectively utilizing the CPU in the field of management processing. CONSTITUTION:The most important section of this data transferring device is a communication control section 14 and, when commands are sent from plural NC devices 15-18, the section 14 discriminates the commands and informs a CPU 11 by interruption of the arrival of the requests from the NC device. The CPU 11 sends, for instance, the required 1st NC data to the section 14 and, after transmission, returns to an ordinary process. The section 14 transfers the 1st NC data to the NC device 15 after converting the data into the 2nd NC data for the device 15 in accordance with the command. Therefore, the data transferring device using firmware is constituted of a memory 1, interface 2, and firmware 3 and a communication processing section 3A, command processing section 3B, and data processing section 3C are incorporated in the firmware 3.

Description

【発明の詳細な説明】 (a)発明の技術分野 この発明は、NC装置l\のデータ供給をCPUで制御
する場合に、CPUを有効に利用するためのファームウ
ェアによるデータ転送装置についてのものである。
Detailed Description of the Invention (a) Technical Field of the Invention The present invention relates to a data transfer device using firmware for effectively utilizing the CPU when the data supply to an NC device is controlled by the CPU. be.

(b)従来技術と問題点 次に、従来′技術の構成を第5図と第6図を参照して説
明する。
(b) Prior Art and Problems Next, the configuration of the prior art will be explained with reference to FIGS. 5 and 6.

第5図の11はCPU、12はNC装置である。11 in FIG. 5 is a CPU, and 12 is an NC device.

CPUIIとNC装置12は通信ラインで接続され、N
C装置12からのデータ要求に応じてNC装置12に適
合する形式のNCデータをmj!+し、通信によりデー
タを供給する。
The CPU II and the NC device 12 are connected by a communication line.
In response to a data request from the C device 12, mj! sends NC data in a format compatible with the NC device 12! + and supply data through communication.

第5図のCPUIIは、通信データの処理やNC装置1
2からの要求コマンドの処理で占有される。
The CPU II in FIG. 5 is used for processing communication data and
It is occupied by processing the request command from 2.

このため、従来の通信技術ではCPUIIの負担が大き
く、CPUIIの処理能力が低い場合には、NC装置1
2/\のデータ転送やNCデータの加工に時間がかかり
、CPUIIを有効に利用することができないという問
題がある。
For this reason, with conventional communication technology, the load on the CPU II is heavy, and when the processing capacity of the CPU II is low, the NC device 1
There is a problem that it takes time to transfer the data of 2/\ and process the NC data, making it impossible to use the CPU II effectively.

そこで、第6図のように加工データなどのデータ処理部
13を第5図に追加し、CPUIIの負担を減らすよう
にしているが、能力の低いCPU11では、複数のNC
装置12からの要求処理などに対しては負担が大きく、
複数のNC装置12のデータを管理することができない
という問題がある。
Therefore, as shown in FIG. 6, a data processing section 13 for processing data, etc. is added to FIG.
The burden of processing requests from the device 12 is large;
There is a problem that data of multiple NC devices 12 cannot be managed.

(C)発明の目的 この発明は、通信処理部、コマンド処理部及びデータ処
理部で構成するファームウェアと、CPUでアクセスで
きるメモリと、複数のNC装置を接続するインタフェー
スとを採用し、このファームウェアがNC装置との通信
とNCデータ処理を担当してCPUの負担を減らすよう
にすることを目的とする。
(C) Purpose of the Invention The present invention employs firmware consisting of a communication processing section, a command processing section, and a data processing section, a memory that can be accessed by a CPU, and an interface that connects a plurality of NC devices. Its purpose is to reduce the burden on the CPU by taking charge of communication with the NC device and processing of NC data.

(d)発明の実施例 次に、この発明による実施例の系統図を第2図により説
明する。
(d) Embodiment of the Invention Next, a system diagram of an embodiment of the invention will be explained with reference to FIG.

第2図の14は通信制御部、15〜18はNC装置であ
る。
14 in FIG. 2 is a communication control section, and 15 to 18 are NC devices.

この発明の要部は通信制御部14であり、詳細は後述す
る。
The main part of this invention is the communication control section 14, the details of which will be described later.

NC装置15からコマンドが送られてきたときは、通信
制御部14がコマンドを判別し、割込みでCPU11に
NC装置15からの要求があったことを知らする。
When a command is sent from the NC device 15, the communication control unit 14 determines the command and notifies the CPU 11 of the request from the NC device 15 through an interrupt.

CPUIIは必要な第1のNCデータを通信制御部14
へ送り、送信が終われば通常の処理に戻る。
The CPU II sends the necessary first NC data to the communication control unit 14.
Once the transmission is complete, normal processing resumes.

通信制御部14は、第1のNCデータをコマンドに従っ
てNC装置15用の第2のNCデータに変換し、NC装
置15へ転送する。
The communication control unit 14 converts the first NC data into second NC data for the NC device 15 according to the command, and transfers the second NC data to the NC device 15.

次に、この発明による実施例の構成図を第1図に示す。Next, a block diagram of an embodiment according to the present invention is shown in FIG.

第1図の1はメモリ、2はインタフェース、3はファー
ムウェアである。
In FIG. 1, 1 is a memory, 2 is an interface, and 3 is firmware.

メモリ1はCPUIIからの第1のNCデータを格納す
る。
Memory 1 stores first NC data from CPU II.

インタフェース2は複数のNC装置を通信制御部14に
接続する。
The interface 2 connects a plurality of NC devices to the communication control section 14.

ファームウェア3は、通信処理部3A、コマンド処理部
3B及びデータ処理部3C’?’tM成される。
The firmware 3 includes a communication processing section 3A, a command processing section 3B, and a data processing section 3C'? 'tM will be done.

通信処理部3Aはインタフェース2を介してNC装置1
5〜18とデータの送受信をする。
The communication processing unit 3A communicates with the NC device 1 via the interface 2.
5 to 18 and sends and receives data.

コマンド処理部3Bは通信処理部3Aで受信したコマン
ドの種類を判定し、コマンドに対応した第1のNCデー
タをCPUIIに割込みで要求する。
The command processing section 3B determines the type of command received by the communication processing section 3A, and requests the CPU II for first NC data corresponding to the command by interrupt.

割込制御部4はコマンド処理部3Bからの要求でCPU
IIに割り込む。
The interrupt control unit 4 interrupts the CPU at the request from the command processing unit 3B.
Interrupt II.

CPUIIは割込制御部4からの割込みがあるとNC装
置15のコマンドに対応した第1のNCデータをメモリ
1に格納する。
When the CPU II receives an interrupt from the interrupt control unit 4, it stores first NC data corresponding to a command from the NC device 15 in the memory 1.

データ処理部3Cはメモリ1に格納されている第1のN
Cデータをコマンドに応じて第2のNCデータに変換し
、第2のNCデータをメモリ1に格納する。
The data processing unit 3C processes the first N data stored in the memory 1.
The C data is converted into second NC data according to the command, and the second NC data is stored in the memory 1.

通信処理部3Aはメモリ1の第2のNCデータをNC装
置15に供給する。
The communication processing unit 3A supplies the second NC data in the memory 1 to the NC device 15.

なお、データ処理部3Cは、メモリIに格納されている
第1のNCデータを例えば次のようにして第2のNCデ
ータに変換する。
Note that the data processing unit 3C converts the first NC data stored in the memory I into second NC data in the following manner, for example.

(7)CPUII内の第1のNCデータの最小桁が10
μmで、NC装置15を18用単位で動作させる場合、
メモリ1のデータを10倍にして、最小・桁が1μmの
第2のNCデータに変換する。
(7) The minimum digit of the first NC data in CPUII is 10
When operating the NC device 15 in units of 18 μm,
The data in memory 1 is multiplied by 10 and converted into second NC data with a minimum digit of 1 μm.

(イ)CPUI l内の第1のNCデータを作成すると
きの座標系がNC装置15の座標系と違う場合、XYの
指令値を操作する0例えば、XYの軸が違うときは、X
Yの指令値を入れ替える。
(b) If the coordinate system when creating the first NC data in the CPU I is different from the coordinate system of the NC device 15, operate the XY command values. For example, if the XY axes are different,
Replace the Y command value.

次に、この発明による詳細構成図を第3図に示す。Next, a detailed configuration diagram according to the present invention is shown in FIG.

第3図のインタフェース2は、差動信号入出力を使用し
たシリアル通信R3−422方式で構成され、2チヤン
ネルが2回路分用意されていて、合計4チヤンネルでN
C装置が4台まで接続できるようになっている。
Interface 2 in Fig. 3 is composed of the serial communication R3-422 method using differential signal input/output, and has two 2-channel circuits, making N for a total of 4 channels.
Up to four C devices can be connected.

また、1回路分(2チヤンネル)はユネクタで通信制御
部14と接続する構造になっており、使用しないときは
、取り外せるようになっている。
Further, one circuit (two channels) has a structure in which it is connected to the communication control unit 14 by a uniter, and can be removed when not in use.

メモリ1は、ファームウェア3のワークメモリとは分離
されており、CPUIIから直接アクセスすることがで
きる構成になっている。
The memory 1 is separated from the work memory of the firmware 3 and is configured to be directly accessible from the CPU II.

ファームウェア3のデータ処理部3Cで変換されたメモ
リlの第2のNCデータは、メモリ1へ格納され、NC
装置15へ転送される。
The second NC data of the memory l converted by the data processing unit 3C of the firmware 3 is stored in the memory 1, and the NC data
It is transferred to the device 15.

CPUIIと共有されるメモリ1の制御は、BUSAC
K信号で切替えられ、CPUI 1からのBUSRQ信
号で切替わる。
Control of memory 1 shared with CPU II is controlled by BUSAC.
It is switched by the K signal, and it is switched by the BUSRQ signal from CPU1.

第3図のlNTR信号をCPUIIの割込み入力に接続
すると、CPU11はNC装置15から要求があったこ
とを知り、必要なデータをメモリ1へ割込み処理により
書き込むことになる。
When the lNTR signal shown in FIG. 3 is connected to the interrupt input of the CPU II, the CPU 11 learns that there is a request from the NC device 15, and writes necessary data to the memory 1 by interrupt processing.

次に、バスインタフェースの手順を第4図を参照して説
明する。
Next, the bus interface procedure will be explained with reference to FIG.

第3図のlNTR信号は、第4図のデータ要求が出され
たときに発生する。
The lNTR signal of FIG. 3 occurs when the data request of FIG. 4 is issued.

CPUIIとしては、パーソナルコンピュータなども使
用することができる。
A personal computer or the like can also be used as the CPU II.

ファームウェア3の通信処理部3Aは、国際標準fit
i (I SO)で規定されているデータ伝送制御手順
のHD L C方式などを用いることにより、高速に通
信をすることができる。
The communication processing unit 3A of the firmware 3 conforms to international standards.
By using the HDLC method of the data transmission control procedure specified by ISO (ISO), high-speed communication is possible.

通信速度は、第3図の発振器19からの通信用クロック
できまる。
The communication speed is determined by the communication clock from the oscillator 19 in FIG.

発振器19は、NC装置15とCPUIIにデータを転
送する場合、最適な速度になるクロック数にする6例え
ば、発振器19のクロック数が62.5kHZの場合、
通信速度は(i2.5kb/ secになる。
When the oscillator 19 transfers data to the NC device 15 and the CPU II, the clock number is set to the optimum speed6.For example, if the clock number of the oscillator 19 is 62.5kHz,
The communication speed is (i2.5kb/sec).

(e)発明の効果 この発明によれば、ファームウェアとしての内容処理を
充実することで、システム管理用のCPUの負担を減ら
すことにより管理処理面でCPUの有効利用が図られる
ので、能力の低いCPUを用いたシステムでも複数のN
C装置に対してNCデータを供給することができる。
(e) Effects of the Invention According to this invention, by enriching the content processing as firmware, the load on the CPU for system management is reduced and the CPU is effectively utilized for management processing. Even in systems using CPUs, multiple N
NC data can be supplied to the C device.

また、CPUの占有される割合が少なくなり、CPUを
NC装置の状態管理用や他の目的に使用することができ
るようになる。
Furthermore, the CPU is less occupied, and the CPU can be used for managing the state of the NC device or for other purposes.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明による実施例の構成図、第2図はこの
発明による実施例の系統図、第3図はこの発明による実
施例の詳細構成図、第11図はバスインタフェースの手
順説明図、第5図と第6図は従来技術の構成図である。 1・・・・・・メモリ、2・・・・・・インタフェース
、3・・・・・・ファームウェア、3A・・・・・・通
信処理部、3B・・・・・・コマンド処理部、3C・・
・・・・データ処理部、11・・・・・・CPU、12
・・・・・・NC装置、13・・・・・・データ処理部
、14・・・・・・通信制御部、15〜18・・・・・
・NC装置。 第 図 第 図 代理人  弁理士  小 俣 欽 司 第 図 (CPU) (通信ボード)
Fig. 1 is a block diagram of an embodiment according to the present invention, Fig. 2 is a system diagram of an embodiment according to the present invention, Fig. 3 is a detailed block diagram of an embodiment according to the present invention, and Fig. 11 is a diagram explaining the procedure of the bus interface. , FIG. 5 and FIG. 6 are block diagrams of the prior art. 1...Memory, 2...Interface, 3...Firmware, 3A...Communication processing unit, 3B...Command processing unit, 3C・・・
...Data processing unit, 11...CPU, 12
...NC device, 13... Data processing section, 14... Communication control section, 15-18...
・NC device. Figure Figure Agent Patent Attorney Kinji Omata Figure (CPU) (Communication Board)

Claims (1)

【特許請求の範囲】 1、CPU(11)からの第1のNCデータを格納する
メモリ(1)と、 複数のNC装置を接続するインタフェース (2)と、 インタフェース(2)を介して前記NC装置と送受信を
する通信処理部(3A)と、通信処理部(3A)で受信
したコマンドの種類を判定し、前記コマンドに対応した
第1のNCデータをCPU(11)に割込みで要求する
コマンド処理部(3B)と、メモリ(1)の第1のNC
データを前記コマンドに応じて第2のNCデータに変換
し、第2のデータをメモリ(1)に格納するデータ処理
部(3C)をもつファームウェア(3)とを備えること
を特徴とするファームウェアによるデータ転送装置。
[Claims] 1. A memory (1) for storing first NC data from a CPU (11); an interface (2) for connecting a plurality of NC devices; A communication processing unit (3A) that sends and receives data to and from the device, and a command that determines the type of command received by the communication processing unit (3A) and requests the CPU (11) for first NC data corresponding to the command by interrupt. Processing unit (3B) and first NC of memory (1)
A firmware (3) having a data processing unit (3C) that converts data into second NC data according to the command and stores the second data in the memory (1). Data transfer device.
JP63302991A 1988-11-30 1988-11-30 Data transferring device using firmware Pending JPH02148305A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63302991A JPH02148305A (en) 1988-11-30 1988-11-30 Data transferring device using firmware

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63302991A JPH02148305A (en) 1988-11-30 1988-11-30 Data transferring device using firmware

Publications (1)

Publication Number Publication Date
JPH02148305A true JPH02148305A (en) 1990-06-07

Family

ID=17915617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63302991A Pending JPH02148305A (en) 1988-11-30 1988-11-30 Data transferring device using firmware

Country Status (1)

Country Link
JP (1) JPH02148305A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254357A (en) * 1985-09-02 1987-03-10 Nec Corp Terminal multiplex connection system
JPS62157909A (en) * 1985-12-28 1987-07-13 Fanuc Ltd Direct numerical control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254357A (en) * 1985-09-02 1987-03-10 Nec Corp Terminal multiplex connection system
JPS62157909A (en) * 1985-12-28 1987-07-13 Fanuc Ltd Direct numerical control system

Similar Documents

Publication Publication Date Title
US5392446A (en) Multiple cluster signal processor architecture
JPS58217069A (en) Communicating system of multi-microcomputer
JPH02148305A (en) Data transferring device using firmware
US4583167A (en) Procedure and apparatus for conveying external and output data to a processor system
JPH0642227B2 (en) Data transfer device
JPS6132162A (en) Competition preventing circuit of information transfer
JP2001167047A (en) Bridge device
JPS6217879Y2 (en)
JPH06224975A (en) Method for resetting modules connected with each other, and system using this method
JPS63279359A (en) Data transfer device for multi-cpu
JPH01111252A (en) Data transfer control system
JPS63146148A (en) Bus system
JPH01248207A (en) numerical control device
JPS58213372A (en) data transfer device
JPH0358162A (en) Inter-processor communication system
JPS6371760A (en) Memory system
JPS60225204A (en) Programmable controller
JP2000298644A (en) Bs bridge arbitration system
JPS62160560A (en) Bus control method
JPS6415854A (en) Memory access control system
JPH01269149A (en) Internal bus control system
JPH01113848A (en) Access control system
JPH039453A (en) Data transfer controller
JPS6039265A (en) Data transfer system
JPS61260350A (en) Parallel processing control system