JPH02148772A - 光センサー - Google Patents

光センサー

Info

Publication number
JPH02148772A
JPH02148772A JP63301872A JP30187288A JPH02148772A JP H02148772 A JPH02148772 A JP H02148772A JP 63301872 A JP63301872 A JP 63301872A JP 30187288 A JP30187288 A JP 30187288A JP H02148772 A JPH02148772 A JP H02148772A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
substrate
silicon semiconductor
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63301872A
Other languages
English (en)
Inventor
Yoshiteru Nitta
新田 佳照
Noritoshi Yamaguchi
文紀 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP63301872A priority Critical patent/JPH02148772A/ja
Publication of JPH02148772A publication Critical patent/JPH02148772A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業の利用分野〕 本発明は光学的測定装置、光スイツチング素子などに用
いられる光センサーに関するものであり、特にP−I−
N接合の非晶質シリコン半導体層を有する積層体(ダイ
オード)が互いに逆向きに接続した光センサーに関する
〔従来の技術〕
本出願人は、P−I−N接合した非晶質シリコン半導体
層を有する積層体のダイオードが互いに逆向きに抱き合
わされ、両端層体間にバイアス電圧を印加する抱き合わ
せタイプの光センサ−(特願昭62−331620号)
を提案した。
第6図は、その光センサーの構造を示す断面図である。
光センサーは、透明導電膜62を被着した透明基板61
上に、第1の導電型、第2の導電型、第3の導電型を接
合した、即ちP−I−N接合した非晶質シリコン半導体
層63及び金属電極64x、64yから成る積層体x、
  yを複数個形成して構成されている。
透明基板61はガラス、透光性セラミックなどから成り
、該透明基板61の一主面には透明導電膜62が被着さ
れている。
透明導電膜62は酸化錫、酸化インジウム、酸化インジ
ウム錫などの金属酸化物膜で形成され、透明基板61の
一主面の少なくとも積層体x、  yに共通の膜となる
ように形成されている。
非晶質シリコン半導体層63は、少なくとも金属電極6
4x、64yが形成される積層体a、  b部分には、
第1の導電型、第2の導電型、第3の導電型を接合、即
ちP−I−N接合が形成されている。具体的には、非晶
質シリコン半導体層63はシラン、ジシランなどのシリ
コン化合物ガスを基板温度200℃に設定し、グロー放
電で該ガスを分解するプラズマCVD法や光CVD法等
で被着され、P層はP型ドーピングガスを混入した反応
ガスで、N層はN型ドーピングガスを混入した反応ガス
で夫々形成される。
金属電極64x、64yは、非晶質シリコン半導体Ft
63上に所定形状の間隔を置いて形成され、これにより
、積層体x、yが基板61上に形成されることになる。
金属電極64x、64yは、具体的には、非晶質シリコ
ン半導体層63上にマスクラ装着し、ニッケル、アルミ
ニウム、チタン、クロム等の金属を被着したり、非晶質
シリコン半導体層63上にニッケル、アルミニウム、チ
タン、クロム等の金属膜を被着した後、レジスト・エツ
チング処理したりして所定パターンに形成される。
そして、金属電極64x、64y間に外部回路(図示せ
ず)から一定のバイアス電圧が印加される。今、積層体
X側の非晶質シリコン半導体層63Xには逆バイアス、
積層体y側の非晶質シリコン半導体F63yには順バイ
アスようにする。
上述の光センサーの透明基板61側より光照射されると
、積層体X及び積層体yに光起電力が生じるが、互いに
逆電位であるため相殺され、実際には光起電流は流れな
いものの、金属電極64xに+、金属電極64yに−で
バイアス電圧が印加されているので、積層体Xに逆方向
光電流が発生する。なお、積層体yはダイオードの順方
向抵抗から成る抵抗体となる。
そして、2つの金属電極64x、64y間の電流は積層
体Xの金属電極64x−非晶質シリコン半導体層63x
のN層−1層−PH〜透明導電膜62−積層体yの非晶
質シリコン半導体層63yのP層−1層−N層−金属電
極64yに流れる。
即ち、光センサー全体において見かけ上、光照射によっ
て抵抗が低下したことになり、光導電型センサーのよう
にはたらく。これにより、照度−抵抗値特性がリニアと
なり、γ値が約1となる。
〔従来技術の問題点〕
しかしながら、上述の光センサーにおいて、透明導電膜
62は、所定以下の抵抗値と高い透明度が必要であるた
めに、透明導電膜62が高価と成ってしまう。また、非
晶質シリコン半導体層63を高温、例えば300℃以上
で成膜すると、透明導電膜62が変質してしまい、特性
の高い光センサーの達成を大きく妨げていた。
〔本発明の目的〕
本発明は、上述の問題点に基づいて案出されたものであ
り、その目的は透明導電膜を不要とし、低コストの光セ
ンサーを提供することにある。
また、別の目的は、簡単な構造で長波長側の感度が向上
する光センサーを提供することにある。
〔目的を達成するための具体的な手段〕本発明によれば
、上述の目的を達成するため、透明基板上に、少なくと
も基板側の一層が微結晶状態であるP−1−N接合した
非晶質シリコン半導体層とバイアス電圧が印加される金
属電極とが重畳して成る少なくとも2つの積層体を形成
するとともに、該積層体かを介して該微結晶層が互いに
逆向きに接続された光センサーが提供される。
〔実施例〕
以下、本発明の光センサーを図面に基づいて詳細に説明
する。
第1図は本発明に係る光センサーの構造を示す断面構造
図である。
本発明の光センサーは、透明基板1上に、少なくとも基
板1側に微結晶の層を有するP−I−N接合した非晶質
シリコン半導体層2及び金属電極3a、3bを重畳され
て構成されている。
透明基板1はガラス、透光性セラミックなどから成り、
該透明基板1の一主面には微結晶状態のの層を含むP−
I−N接合した非晶質シリコン半導体層2が形成されて
いる。
非晶質シリコン半導体層2は、基板側から2層2p、1
層21及びN層2nが順次積層されている。光入射がさ
れる基板側に2層2pを配置するのは、NFj2nに比
べ窓層の効果があるためである。
金属電極3a、3bは、非晶質シリコン半導体層2上に
所定形状の間隔を置いて形成され、外部回路より、バイ
アス電圧が印加される。この金属電極3a、3bは非晶
質シリコン半導体層2上にマスクを装着し、ニッケル、
アルミニウム、チタン、クロム等の金属を被着したり、
非晶質シリコン半導体層2上にニッケル、アルミニウム
、チタン、クロム等の金属膜を被着した後、レジスト・
エツチング処理したりして所定パターンに形成される。
本発明の特徴であるP−I−N接合した非晶質シリコン
半導体層2は、シラン、ジシランなどのシリコン化合物
ガスと水素等のキャリアガスとが所定比に混合された反
応成膜ガスをグロー放電で分解するプラズマCVD法や
光CVD法等で成膜され、P層2p成膜時にはこの反応
成膜ガスにジボランなどのP型ドーピングガスを混入し
た反応ガスで、N層2n成膜時にはこの反応成膜ガスに
フォスフインなどのN型ドーピングガスを混入した反応
ガスで夫々成膜される。
そして、本発明においては、非晶質シリコン半導体層2
は、基板側の層を少な(とも微結晶状態にして、従来の
透明導電膜を不要としたことである。即ち、微結晶状態
の非晶質シリコン半導体層を低抵抗化し、P−I−N接
合した非晶質シリコン半導体層によって形成されるダイ
オードを構成すると同時に、2つの積層体azbを互い
に逆方向に接続するための層となる。
非晶質シリコン半導体層2の基板1側の層、例えば2層
2pが微結晶状態である。この微結晶状態を達成するに
は、成膜中の基板温度を400℃以上で成膜することで
ある。シリコン原子に結合する水素原子が低下して、非
晶質状態に比べ安定した結晶状態、即ち本発明でいう微
結晶状態の層が達成できる。そして2層2pの中に取り
込まれる水素濃度を測定すると、10原子%未満となる
これにより、2層2pのシート抵抗が100〜500Ω
/口となる。さらに、1層21の基板温度を400℃以
上で成膜すると、光劣化による特性低下が有効に抑えら
れ、光学的ギャップが小さくなり、長波長側の感度が向
上する。尚、2層2pの厚みは、所定以下の抵抗値を得
るために、少なくとも1000〜2000人程度であれ
ばよく、これ以上であると透過率が低下し、逆にこれ未
満であると抵抗値が増大し、いづれにおいても、特性の
低下を招いてしまう。また、2層2pの厚みの制御によ
って、基板側から入射される光のうち短波長側の光をカ
ット制御するために利用してもよい。
第2図は、非晶質シリコン半導体層を高温基板(400
℃)上で成膜したもの(線A)と、通常の温度、例えば
200℃で成膜したもの(線B)との照射時間による光
劣化状況を示す図であり、第3図は、非晶質シリコン半
導体層を高温基板上に成膜したもの(線C)と、通常の
温度、例えば200℃で成膜したもの(線D)との分光
感度を示す特性図である。
また、2層2pを次の成膜方法ですることもできる。2
層2pの成膜時の基板温度を120〜200℃、好まし
くは160℃と通常の温度範囲内に設定して、成膜反応
ガスの水素流量比を0. 4〜0.2%(SIH4/H
2) %成膜中の反応室ガス圧を2.0〜3. 0 T
orrs放電を起こすための出力を0.5〜1.0%I
l/cI112に設定する。さらに、成膜が形成された
後に、アニール処理として400℃で約1時間晒すこと
によって、非晶質状態に比べ安定した結晶状態、即ち本
発明でいう微結晶状態の層が達成できる。尚、上述のア
ニール工程を、1層21高温基板の成膜で兼ねることも
可能である。
このようにすれば、アニール工程の時間を節約でき、さ
らに上述したように、光劣化の低下又は分光感度の長波
長側のシフトが達成できる。このようにして形成された
2層2pのシート抵抗は1〜30にΩ/日前後と、低抵
抗化を達成することができる。
第4図及び第5図は、2層2pのみの評価実験の結果で
ある。第4図は成膜時の基板温度に対する成膜後のアニ
ール工程前(線E)及びアニール工程後(線F)による
導電率の向上を示す特性図である。図では、通宝の基板
温度で成膜した膜であってもアニール工程により、高い
導電率が得られることが明瞭に分かる。
第5図は、成膜反応ガス圧に対する成膜後のアニール工
程前(線G)及びアニール工程後(線H)による導電率
の関係を示した特性図である。
図によれば、アニールによって導電率は一般に1桁向上
するが、アニールを行って効果のある成膜時のガス圧範
囲が明瞭に分かる。即ちガス圧を少な(ともl 、  
5 Torr以上に設定する必要があり、従来以上を達
成し、再現性をえるには、反応室ガス圧を2.0〜3 
、  OTorrとすることが重要である。
上述の2つの方法でP−I−N接合した非晶質シリコン
半導体層2の少な(とも基板側の層を微結晶させるが、
何れも、非晶質シリコン半導体層2を高温に晒すことと
なる。ここで本発明は、透明導電膜を用いていないため
に、高温処理することが容易となり、それにより、光セ
ンサーとじては、従来の大きな課題であった1層のおけ
る光劣化による特性低下を有効に抑制できるものとなっ
た。ここで留意することは、基板1の表面状態及び基板
1内に含まれる不純物の非晶質シリコン半導体H2への
拡散である。これを改善及び防止するために基板1上に
酸化シリコン膜などアンダーコートをしてもよい。
尚、上述の実施例では、P−I−N接合した非晶質シリ
コン半導体層2が基板側からP層、1層、N層と順次積
層されているが、基板側からN層、1層、P層と順次積
層しても構わない。この場合、N層を400℃以上に高
温成膜やアニール工程の付加によって微結晶状態が達成
されるが、光入射を向上する窓層効果に鑑み、さらに成
膜反応ガス中の水素濃度を高めることで達成できる。
また、微結晶状態の層の導電率が若干不足する時には、
非晶質シリコン半導体層2を成膜前に、基板上に金属グ
リッド補助電極を形成してもよい。
〔発明の効果〕
以上のように、本発明は透明基板上に、少なくとも基板
側の層が微結晶状態のP−1−N接合した非晶質シリコ
ン半導体層とバイアス電圧が印加される金属電極とから
成る少なくとも2つの積層体を、該微結晶層を介して互
いに逆向きに接続したため、基板上の透明導電膜の成膜
及びパターンニングなどの工程がなく、製造効率が高ま
り、低コストが達成できる。また、非晶質シリコン半導
体層の成膜における基板温度の制約がなくなり、基板温
度による長波長側の感度が向上及び光劣化による特性低
下を大きく改善できる光センサーとなり、よって特性向
上、量産性に富んだ光センサーが達成できる。
【図面の簡単な説明】
第1図は本発明に係る光センサーの構造を示す断面図で
ある。第2図はP−I−N接合した非晶質シリコン半導
体層の成膜基板温度と光劣化との関係を示す特性図であ
り、第3図はP−I−N接合した非晶質シリコン半導体
層の成膜基板温度と分光感度との関係を示す特性図であ
り、第4図はP層の非晶質シリコン半導体層の成膜基板
温度と成膜後のアニールによる導電率の関係を示す特性
図であり、第5図は、成膜反応ガス圧と導電率の関係を
示した特性図である。 第6図は、従来の光センサーの構造を示す断面図である
。 ■、61 ・ ・ ・ ・ ・ ・ ・2.63・・・
非晶質シ 3a、3b、64x、64V  ” ” ” ”62・
 ・ ・ ・ ・ ・ ・ ・ ・a、bl X、yo
 ° ° 。 ・・・透明基板 リコン半導体層 ・・・金属電極 ・・透明導電膜 ・・・・積層体

Claims (1)

    【特許請求の範囲】
  1. 透明基板上に、少なくとも基板側の一層が微結晶状態で
    あるP−I−N接合した非晶質シリコン半導体層とバイ
    アス電圧が印加される金属電極とが重畳して成る少なく
    とも2つの積層体を形成するとともに、該積層体が該微
    結晶層を介して互いに逆向きに接続されることを特徴と
    する光センサー。
JP63301872A 1988-11-29 1988-11-29 光センサー Pending JPH02148772A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63301872A JPH02148772A (ja) 1988-11-29 1988-11-29 光センサー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63301872A JPH02148772A (ja) 1988-11-29 1988-11-29 光センサー

Publications (1)

Publication Number Publication Date
JPH02148772A true JPH02148772A (ja) 1990-06-07

Family

ID=17902166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63301872A Pending JPH02148772A (ja) 1988-11-29 1988-11-29 光センサー

Country Status (1)

Country Link
JP (1) JPH02148772A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999065084A1 (de) * 1998-06-05 1999-12-16 Universität Stuttgart Elektronisches bauelement, verfahren zur herstellung desselben sowie elektronische schaltung zur bildverarbeitung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999065084A1 (de) * 1998-06-05 1999-12-16 Universität Stuttgart Elektronisches bauelement, verfahren zur herstellung desselben sowie elektronische schaltung zur bildverarbeitung

Similar Documents

Publication Publication Date Title
JPH0322709B2 (ja)
JPH0582065B2 (ja)
JPH02148772A (ja) 光センサー
JPH01128477A (ja) アモルファスシリコン光センサー
JPH02177374A (ja) 光電変換装置
JP2508064Y2 (ja) 光センサ―
JPH0729648Y2 (ja) 光センサー
JPS61203665A (ja) アモルフアスシリコン型フオトダイオ−ドの製造方法
JP3398161B2 (ja) 光電変換装置
JPH0323679A (ja) 光電変換素子
JPH0366177A (ja) 光起電力装置
JPH0729649Y2 (ja) 光電変換装置
JPH0456170A (ja) 薄膜太陽電池の製造方法
JPH04240778A (ja) 光電変換素子
JPH02122576A (ja) 光電変換装置及びその製造方法
JPH02202070A (ja) 光電変換装置
JPH0294670A (ja) 光センサー
JPH02122574A (ja) 光電変換装置の製造方法
JPS59172783A (ja) 光センサ
JPH01278079A (ja) 光センサー
KR880000867B1 (ko) 고효율 비정질 실리콘 태양전지
JPH02122575A (ja) 光電変換装置
JPH0273673A (ja) 薄膜太陽電池
JPH02150078A (ja) 位置検出装置
JPS64773A (en) Photovoltaic element