JPH02149184A - 位相ロックループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、位相ロックループ回路、特にゲンロック（
Ｇｅｎｌｏｃｋ）回路に好適な位相ロックループ回路に
関する。

〔発明の概要〕

この発明は、外部同期信号に基づいて発生された映像信
号の同期信号の位相を基準の複合同期信号の位相に一致
させる位相ロックループ回路に於いて、映像信号の水平
同期信号の位相と、基準の複合同期信号の水平同期信号
の位相を比較する位相比較回路と、位相比較回路の出力
信号に応じた周波数の信号を出力するＶｃｏと、映像信
号の垂直同期信号の位相と、基準の複合同期信号の垂直
同期信号の位相を比較し、位相差が１Ｈを越える時に、
位相比較回路に入力される基準の複合同期信号または映
像信号発生回路によって発生された映像信号の同期信号
の一方の水平同期信号を間引く回路とを備え、ＶＣＯの
出力を外部同期信号としたことにより、水平同期信号の
ロックを速めることができ、ゲンロックを迅速且つ正確
に行えるようにしたものである。

〔従来の技術〕

例えばＶＴＲで再生された画像に、コンピュータグラフ
ィックスの画像をスーパーインポーズする場合、双方の
映像信号の同期信号を合わせる、いわゆるゲンロック（
（ｉｅｎｌｏｃｋ）をする必要がある。

このゲンロックを行うための従来技術には以下のものが
ある。

■垂直同期信号同士を比較し、その位相差に応じた誤差
電圧でＶＣＯを発振させてドツトクロツタ（以下、クロ
ックと称する）を形成し、このクロックをカウントする
ことにより水平同期信号、垂直同期信号を形成する。

■水平同期信号同士を比較し、その位相差に応じた誤差
電圧でＶＣＯを発振させてクロックを形成し、このクロ
ックをカウントすることにより水平同期信号、垂直同期
信号を形成する。

■水平同期信号、垂直同期信号の双方を比較するもの、
水平同期信号は位相比較を行い、また垂直同期信号は垂
直同期信号を検出すると共にカウンタを動作させカウン
タにより垂直同期信号の間隔を求める。このようにして
、垂直同期信号、水平同期信号を夫々同期させ、その後
にクロックを形成する。

〔発明が解決しようとする課Ｈ） 上述の従来技術には以下の問題点があった。

■は、垂直同期信号の間隔が長いため、エラー検出の機
会が少なく、その分、ＶＣＯの発振周波数の安定性に欠
けている。また、大きなカウンタを持たなければならな
い。

■は、大きなカウンタを備えなければならない。

■は、垂直同期信号、水平同期信号が同期してクロック
が形成される迄は、タイミングをとることができない、
その間、ＤＲＡＭ、画像処理のための回路、例えば、ス
キャンコンバータ、Ａ／Ｄコンバータ、Ｄ／Ａコンバー
タ等を停止させなければならない。

従ってこの発明の目的は、ゲンロックを迅速且つ正確に
行える位相ロックループ回路を提供することにある。

〔課題を解決するための手段〕

この発明は、外部同期信号に基づいて映像信号発生回路
によって発生された映像信号の同期信号の位相を基準の
複合同期信号の位相に一致させる位相ロックループ回路
に於いて、映像信号の水平同期信号の位相と、基準の複
合同期信号の水平同期信号の位相を比較する位相比較回
路と、位相比較回路の出力信号に応じた周波数の信号を
出力するＶＣＯと、映像信号の垂直同期信号の位相と、
基準の複合同期信号の垂直同期信号の位相を比較し、位
相差が１Ｈを越える時に、位相比較回路に入力される基
準の複合同期信号または映像信号発生回路によって発生
された映像信号の同期信号の一方の水平同期信号を間引
く回路とを備え、ＶＣＯの出力を外部同期信号とした構
成としている。

〔作用〕

外部同期信号に基づいて映像信号発生回路によって発生
された映像信号の水平同期信号と、基準の複合同期信号
の水平同期信号が位相比較回路にて位相比較される。も
し、位相差が１Ｈを越える時には、基準の複合同期信号
、または映像信号の同期信号の内、一方の水平同期信号
が間引かれる。

これにより、ＶＣＯに供給される電圧のレベルが変化し
、その電圧のレベルに応じた発振周波数の信号が出力さ
れる。ＶＣＯの発振出力が外部同期信号とされるため、
この外部同期信号に基づいて映像信号の同期信号の周期
が変化する。やがて、映像信号の同期信号が基準の複合
同期信号の位相にロックされる。

〔実施例〕

以下、この発明の一実施例について第１図乃至第７図を
参照して説明する。この実施例は、コンピュータグラフ
ィックスの映像信号を、再生された複合映像信号に加え
るスーパーインポーザ−用のゲンロック（Ｇｅｎｌｏｃ
ｋ）回路に対して、この発明を通用したものである。

第１図に示される端子１には、外部ビデオ信号ＳＶＩが
供給される。この外部ビデオ信号ＳＶＩは、ＲＯＢデコ
ーダ２と、同期信号分離回路３に夫々供給される。

外部ビデオ信号ＳＶＩは、ＲＧＢデコーダ２にてＲ，Ｇ
、Ｂの三原色信号に分解される。各原色信号は、高域圧
縮回路４に供給され、高域圧縮が施される。この高域圧
縮により基準信号以上の入力信号に対しても白つぶれを
起こさず、明るくモニタに表示できる。そして、この原
色信号は、Ａ／Ｄコンバータ５に供給され、１８ビツト
（Ｒ，Ｇ。

Ｂが各６ビツト〕のデジタル信号とされる。このデジタ
ル信号は、スキャンコンバータ６に供給され、例えばラ
インメモリによって水平走査周波数が１５．７５　ＫＨ
ｚから３１．５ＫＨ２に変換される。そしてスイッチン
グ回路７に供給される。

一方、グラフィックスデータ発生回路８から出力された
８ビツトのグラフィックスデータはカラーパレット９に
供給され、グラフィックスデータ発生回路８から出力さ
れた１ビツトの制御データはキー信号発生器１０に供給
される。グラフィックスデータは、カラーパレット９に
て８ビツトから１８ビツトに変換されてスイッチング回
路７に供給される。また、制御データは、キー信号発生
器１０にてスイッチング回路７を制御するための制御信
号に変換される。この制御信号は、スイッチング回路７
に供給され、スイッチング回路７を制御する。

上述のスキャンコンバータ６から供給されるデジタル信
号と、カラーパレット９から供給されるグラフィックス
データがスイッチング回路７にて切換えられる。この後
、１８ビツトのデジタル信号或いは１８ビツトのグラフ
ィックスデータがＤ／Ａコンバータ１１に供給され、ア
ナログ映像信号とされてモニタ１２に供給される。

外部ビデオ信号ＳＶｔが同期信号分離回路３に供給され
て、垂直同期信号■１、水平同期信号Ｈ１が分離され、
夫々制御回路１３に供給される。また、上述のグラフィ
ックスデータ発生回路８からも垂直同期信号■２、水平
同期信号Ｈ２がクロックＣＬＫを分周することによって
形成され、制御回路１３に供給される。

第２図に示されるように、上述の水平同期信号Ｈ１は端
子２０を介して、フィールド判別回路２１、第１マスク
パルス発生回路２２、第２マスクパルス発生回路２３、
更にオアゲート２４に供給される。

垂直同期信号■１は端子２５を介してフィールド判別回
路２１、垂直位相比較回路２６に供給される。一方、水
平同期信号Ｈ２は端子２６を介して１７２分周回路２７
に供給され、垂直同期信号Ｖ２は端子２８を介して垂直
位相比較回路２６に供給される。

垂直同期信号ｖ１と水平同期信号Ｈ１はフィールド判別
回路２１に供給されて奇数フィールドであるか、偶数フ
ィールドであるかの判別が行われる。このフィールド判
別回路２１からの出力信号は垂直位相比較回路２６に供
給され、この垂直位相比較回路２６を制御する。

垂直同期信号ｖ１、ｖ２は、垂直位相比較回路２６にて
位相比較される。もし、１８以上の位相差のある場合に
は、出力信号ＳΔＶが第１マスクパルス発生回路２２、
第２マスクパルス発生回路２３に供給される。

第３図Ａに示される水平同期信号Ｈ２が１７２分周され
て第３図Ｂに示される水平同期信号Ｈ２０が形成される
。この水平同期信号Ｈ２０は、第１マスクパルス発生回
路２２、第２マスクパルス発生回路２３、更にオアゲー
ト２８に供給される。

出力信号ＳΔＶは、第１及び第２マスクパルス発生回路
２２．２３を夫々作動状態となし、第１及び第２マスク
パルス発生回路２２．２３では、水平同期信号Ｈ１、Ｈ
２Ｏに基づいてマスクパルスＰＭＩＳＰＭ２が形成され
る。マスクパルスＰＭＩ、ＰＨ２はオアゲート２４．２
８に出力される。

第１マスクパルス発生回路２２からのマスクパルスＰＭ
Ｉと、水平同期信号Ｈ１は、オアゲート２４にて論理和
が取られ、水平同期信号）１１１とされる。この水平同
期信号Ｈ１ｌは、水平位相比較回路２９に供給される。

第２マスクパルス発生回路２３からのマスクパルスＰＭ
２と、水平同期信号Ｈ２０は、オアゲート２８にて論理
和が取られ、水平同期信号Ｈ２１とされる。この水平同
期信号Ｈ２１は、水平位相比較回路２９に供給される。

オアゲート２４．２８からの水平同期信号Ｈ１ｌ、）１
２１は、第３図Ｂ及び第３図Ｃに示されるように水平位
相比較回路２９にて、立下がりエツジで位相比較され、
その位相差に応じて誤差電圧Ｖｅｒｌが形成され、ロー
パスフィルタ３０を介して、ＶＣＯ３１に供給される。

上述の位相比較、位相ロックの概念が第４図に示されて
いる。即ち、第４図Ａに示される水平同期信号Ｈ２１と
、第４図Ｂに示される水平同期信号）（１１とに位相差
のある場合、水平同期信号器１の第４図Ｂに示される点
線矢印部分を取り除くと、第４図Ｃ及び第４図りに示さ
れるように、水平同期信号Ｈ２１の周期Ｔが伸びるため
、誤差電圧Ｖｅｒ１がローレベルとなり、ＶＣＯ３１の
入力電圧Ｖｅｒ２が低下し、ＶＣＯ３１の発振周波数も
低下する。やがて次第に水平同期信号）１２１、Ｈｌｌ
の位相差が縮小されるため、ＶＣＯ３１の入力端子Ｖｅ
ｒ２が上昇してＶＣＯ３１の発振周波数も上昇する。

この結果、水平同期信号Ｈ１、Ｈ２、垂直同期信号■１
、■２の位相ロックがなされる。

このように、水平同期信号器１、Ｈ２１の一方をマスク
して故意に欠落させることにより、水平同期信号Ｈ１、
Ｈ２、垂直同期信号ＶＬＶ２の位相ロックを速めること
ができ、ゲンロックを迅速且つ正確に行える。そして、
水平同期信号Ｈ１、Ｈ２、垂直同期信号■１、ｖ２の位
相ロックを速めることができるので、ＶＣＯ３１の発振
周波数を安定させることができる。更に、従来のように
、大きなカウンタを持つ必要がなく、また、ＤＲＡＭ、
スキャンコンバータ、Ａ／Ｄコンバータ、Ｄ／Ａコンバ
ータ等を停止させずともよい。

入力電圧Ｖ　ｅｒ２に応じ、発振出力信号がＶＣ０３１
にて形成され、クロックＣＬにとされる。このクロック
ＣＬＫは端子３２を介してグラフィックスデータ発生回
路８に戻される。

制御回路１３からは、垂直同期信号Ｈ２、水平同期信号
ｖ２がモニタ１２に供給される。上述のアナログ映像信
号が垂直同期信号Ｈ２、水平同期信号■２によって制御
され、モニタ１２にて表示される。

ところで、ＶＴＲからの外部ビデオ信号ＳＶＩは、垂直
周波数が６０Ｈｚ、水平周波数が３１．５ＫＨｚであり
、一方、グラフィックスデータ発生回路８からのグラフ
ィックスデータは、垂直周波数が７０Ｈｚ、水平周波数
が３１．５ＫＨｚである。そこで、コンピュータグラフ
ィックスのラスターをモニタ１２の画面の上下に追加す
ることより、グラフィックスデータの垂直周波数が６０
）１ｚ、水平周波数が３１．５Ｋ）１ｚに変換されてい
る。この垂直周波数、水平周波数の変換により、スーパ
ーインポーズが容易になる。尚、この変換によりラスタ
ーが増加するため、単純なパラメータ変更では、例えば
円が横長の楕円となる。そこで、グラフィックスデータ
発生回路８のクロック周波数を、横長になった分、上げ
て補正される（約１０％）。

垂直同期信号■１、ｖ２の位相関係には、以下の３通り
がある。

（Ａ）垂直同期信号ｖ１、ｖ２が同位相の場合第５図Ａ
及び第５図Ｃには、水平同期信号Ｈ１、Ｈ２を示す。

第５図Ｂ及び第５図りに示されるように、垂直同期信号
ＶＬ　Ｖ２が同相の場合には、第５図已に示されように
垂直位相誤差としての出力信号ＳΔνが無い、従って、
第５図Ｆ及び第５図Ｇに示されるように、マスクパルス
ＰＭＩ、ＰＭ２が出力されない、従って、第５図Ｈ及び
第５図Ｉに示される水平同期信号Ｈ１ｌ、Ｈ２１の立下
がりがマスクされず、第５図Ｊ及び第５図Ｋに示される
ように誤差電圧■ｅｒ１、入力電圧Ｖ　ｅｒ２も出力さ
れない。

この状態では、ＶＣＯ３１からの発振周波数は、フリー
ラン周波数とされる。尚、第５図Ｂ及び第５図りに示さ
れる点線部分は、奇数フィールドにおける垂直同期信号
■１、■２の出力状態を示している。

（Ｂ）垂直同期信号■２に対して、垂直同期信号■１が
１８以上進んでいる場合 第６図Ｂ及び第６図りに示されるように、垂直同期信号
■２に対して、垂直同期信号■１が１８以上進んでいる
場合には、第６図已に示されるように出力信号ＳΔＶが
垂直同期信号■１の立下がりから垂直同期信号■２の立
下がりまでハイレベルとされる。その結果、第６図Ｆの
タイミングでマスクパルスＰＭ！のみがハイレベルとさ
れる。水平同期信号Ｈ１と、第６図Ｆに示されるマスク
パルスＰＭＩの論理和がとられると、第６図Ｈに示され
るように水平同期信号Ｈ１ｌの立下がりがマスクされ、
水平同期信号Ｈ１ｌのハイレベルが継続される。

この場合、第６図Ｊ及び第６図Ｋに示されるように、水
平同期信号Ｈ２１の立下がりのタイミングで誤差電圧Ｖ
　ｅｒｌがローレベルとなるので、ＶＣ０３１からの発
振周波数が低下し、水平同期信号Ｈ２１の周期Ｔが伸び
ることになる。以下、第４図に示されるような経過を辿
って、水平同期信号Ｈ１、Ｈ２、垂直同期信号■１、■
２がロックされるようになる。尚、第６図Ｂ及び第６図
りに示される点線部分は、奇数フィールドの場合の垂直
同期信号Ｖｌ、Ｖ２の出力状態をしめしている。

（Ｃ）垂直同期信号ｖ２に対して、垂直同期信号ｖ１が
１Ｈ以上遅れている場合 第７図Ｂ及び第７図りに示されるように、垂直同期信号
■２に対して、垂直同期信号■１が１Ｈ以上遅れている
場合には、第７図已に示されるように出力信号ＳΔＶが
垂直同期信号■２の立下がりから垂直同期信号Ｖｌの立
下がりまでハイレベルとされる。その結果、第７図Ｇの
タイミングでマスクパルスＰＭ２のみがハイレベルとさ
れる。水平同期信号Ｈ２０と、第７図Ｇに示されるマス
クパルスＰＭ２の論理和がとられると、第７図■に示さ
れるように水平同期信号Ｈ２１の立下がりがマスクされ
、水平同期信号Ｈ２１のハイレベルが継続される。

この場合、第７図Ｊ及び第７図Ｋに示されるように、水
平同期信号Ｈ１ｔのタイミングで誤差電圧Ｖ　ｅｒｌが
ハイレベルとなるので、ＶＣＯ３１からの発振周波数が
上昇し、水平同期信号Ｈ２１の周期Ｔが縮むことになる
。以下、第４図に示されるような経過を辿って、水平同
期信号Ｈ１、Ｈ２、垂直同期信号■１、■２がロックさ
れるようになる。尚、第７図Ｂ及び第７図りに示される
点線部分は、奇数フィールドの場合の垂直同期信号■１
、■２の出力状態をしめしている。

この実施例では、垂直同期信号■１、■２が１８以上、
進み或いは遅れている場合を例に説明しているが、進み
或いは遅れが１Ｈ未満の場合は、水平同期信号Ｈ１，Ｈ
２の比較のみによって位相ロックがなされる。

〔発明の効果〕

この発明によれば、水平同期信号を故意に欠落させるこ
とにより水平同期信号のロックを速め、水平同期信号、
垂直同期信号をロックするようにしているので、ゲンロ
ックを迅速且つ正確に行えるという効果がある。また、
従来のようにカウンタに依らず水平同期信号の欠落によ
って、水平同期信号のロックを速め、水平同期信号、垂
直同期信号をロックするようにしているので、ＶＣＯの
発振周波数が安定し、また、従来のように大きなカウン
タを持つ必要がないという効果がある。そして、クロッ
クは停止することがな（、常にタイミングをとることが
でき、ＤＲＡＭ、画像処理のための回路、例えば、スキ
ャンコンバータ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ
等を停止させなくとも良いという効果がある。

実施例によれば、グラフィックスデータ発生回路の垂直
周波数、水平周波数を、外部ビデオ信号の垂直周波数、
水平周波数に変換することにより、スーパーインポーズ
が容易になるという効果がある。そして、外部ビデオ信
号をＡ／Ｄ変換する前に高域圧縮することにより、基準
信号以上の入力信号に対しても白つぶれを起こさず、明
るくモニタに表示できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示される制御回路のブロック図、第３図は夫
々、位相比較の状況を示すタイミングチャート、第４図
は夫々位相ロックの概念を示す概念図、第５図乃至第７
図は夫々垂直同期信号の位相関係に対応する回路動作を
説明するタイミングチャートである。 ＬＫ ：クロック。

Claims (2)

【特許請求の範囲】
1. （１）外部同期信号に基づいて映像信号発生回路によっ
   て発生された映像信号の同期信号の位相を基準の複合同
   期信号の位相に一致させる位相ロックループ回路に於い
   て、 上記映像信号の水平同期信号の位相と、上記基準の複合
   同期信号の水平同期信号の位相を比較する位相比較回路
   と、 上記位相比較回路の出力信号に応じた周波数の信号を出
   力するＶＣＯと、 上記映像信号の垂直同期信号の位相と、上記基準の複合
   同期信号の垂直同期信号の位相を比較し、位相差が１Ｈ
   を越える時に、上記位相比較回路に入力される上記基準
   の複合同期信号または映像信号発生回路によって発生さ
   れた映像信号の同期信号の一方の水平同期信号を間引く
   回路とを備え、上記ＶＣＯの出力を上記外部同期信号と
   したことを特徴とする位相ロックループ回路。
2. （２）複合同期信号が外部の映像信号再生器からの出力
   信号から分離されたものであって、映像信号発生回路は
   、ＶＣＯの出力に基づいてグラフィックスデータを作成
   することを特徴とする請求項（１）記載の位相ロックル
   ープ回路。