JPS63299576A - 水平駆動パルス発生回路 - Google Patents

水平駆動パルス発生回路

Info

Publication number
JPS63299576A
JPS63299576A JP62134063A JP13406387A JPS63299576A JP S63299576 A JPS63299576 A JP S63299576A JP 62134063 A JP62134063 A JP 62134063A JP 13406387 A JP13406387 A JP 13406387A JP S63299576 A JPS63299576 A JP S63299576A
Authority
JP
Japan
Prior art keywords
horizontal drive
circuit
drive pulse
clock signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62134063A
Other languages
English (en)
Inventor
Tsuneo Miyamoto
恒雄 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP62134063A priority Critical patent/JPS63299576A/ja
Publication of JPS63299576A publication Critical patent/JPS63299576A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は水平駆動パルス発生回路に関し、例えば、レー
ザビデオディスクプレーヤに適用し得るものである。
[従来の技術] レーザビデオディスクプレーヤにおいて、各部の回路を
同期をとって動作させるために水平駆動パルス(HDパ
ルス)も用いられ、発振回路によって形成されたクロッ
ク信号を分周して水平駆動パルスを形成する場合、再生
されたビデオ信号から分離された基準の水平駆動パルス
に位相をロックさせて出力するようになされている。
このような水平駆動パルス発生回路として、従来第3図
に示すものがある。第3図において、電圧制御型発振器
<VCO)1が形成して出力したカラーサブキャリア周
波数fSCの8倍の周波数を有するクロック信号CKを
、分周回路2が1/1820分周して水平駆動パルスH
DOを形成して出力する。
この形成された出力水平駆動パルスHDOは、位相比較
回路3に与えられ、再生ビデオ信号から分離形成された
水平駆動パルスHD refと位相比較され、その比較
出力がローパスフィルタ4を介して直流化された後、直
流増幅回路5を介して増幅され、電圧制御型発振器1に
発振制御信号CONとして与えられる。
かくして、発振形成されたクロック信号CKから形成さ
れた水平駆動パルスHDOと、基準の水平駆動パルスH
D refとが位相ずれを有している場合には、発振器
1の発振クロック信号CKの周波数が制御されて両者の
位相が一致するように、すなわち、出力水平駆動パルス
HDOの位相が基準の水平駆動パルスHD refに同
期するようにPLL動作がなされる。
[発明が解決しようとする問題点] ところで、レーザビデオディスクプレーヤにおいては、
水平駆動パルスHDOだけでなく、カラーサブキャリア
周波数を有するクロック信号をも各種の回路で使用する
。そこで、発振器1からのクロック信号CKを利用して
かかるタロツク信号を形成することも考えられるが、こ
のクロック信号CKは、形成された水平駆動パルスHD
Oと基準の水平駆動パルスHD refとの位相ずれに
応じて位相が変化するものであり、カラーバースト信号
に位相ロックしたカラーサブキャリア周波数を有するク
ロック信号を欲する場合に利用できない。
そのため、実際には、カラーサブキャリア周波数を有す
るクロック信号の形成のために別途の発振回路を用いて
いた。
すなわち、クロック信号用と、水平駆動パルス用の発振
回路部分を一系統にすることができず、その分、装置全
体の回路構成を複雑にしていた。
また、従来の水平駆動パルス発生回路によれば、PLL
回路で位相ロックさせるようにしていなので、形成され
た水平駆動パルスHDOとビデオ信号から分離された基
準の水平駆動パルスHD refどの位相ずれが大きい
場合には、ロックまでに多大な時間を要することも生じ
ていた。
本発明は以上の点を考慮してなされたもので、水平駆動
パルスの形成に用いるクロック発振回路構成を他の回路
が共用することができ、装置全体の構成を簡易なものと
することのできる位相ロック時間が短い水平駆動パルス
発生回路を提供しようとするものである。
[問題点を解決するための手段] かかる問題点を解決するため、本発明においては、ビデ
オ信号を受けてカラーバースト信号に位相があったカラ
ーサブキャリア周波数の整数倍の周波数を有するクロッ
ク信号を発生するクロック発生回路と、発生されたクロ
ック信号をスイッチ回路を介して所定分の一に分周して
出力水平駆動パルスを得る分周回路と、ビデオ信号から
分離した基準の水平駆動パルスを発生する基準水平駆動
パルス発生回路と、出力水平駆動パルスと基準の水平駆
動パルスとの位相ずれに応じたスイッチ回路のオンオフ
制御信号を形成して与え、分周回路の分周動作を停止、
継続制御させるスイッチ制御回路とを備え、出力水平駆
動パルスと基準の水平駆動パルスとの位相を合わせるよ
うにした。
[作用] クロック発生回路がビデオ信号に基づいてカラーバース
ト信号に同期したカラーサブキャリア周波数の整数倍の
周波数を有するタロツク信号を形成してスイッチ回路を
介して分周回路に与え、これを分周回路が分周して出力
水平駆動パルスを形成しな。また、基準水平駆動パルス
発生回路がビデオ信号から基準の水平駆動パルス信号を
分離形成し、この基準の水平駆動パルスと出力水平駆動
パルスとの位相ずれに応じてスイッチ制御回路がスイッ
チ制御信号を形成してスイッチ回路をオンオフ動作させ
、両水平駆動パルスの位相が合うように分周回路の動作
を停止、継続動作させ、両者の位相を合わせるようにし
た。
その結果、発生されたクロック信号が両水平駆動パルス
の位相ずれに影響を受けず、他の回路が利用することの
できる簡易な構成の当該回路を実現できる。
[実施例] 以下、本発明による水平駆動パルス発生回路の一実施例
を図面を参照しながら詳述する。
第1図において、再生されたビデオ信号VIDは、タロ
ツク発生回路10及び基準水平駆動パルス発生回路11
に与えられる。タロツク発生回路10は、例えば、水晶
発振器を備えたPLL回路で構成され、カラーバースト
信号にロックし、しかもカラーサブキャリア周波数fS
Cの8倍の周波数を有するタロツク信号CKIを出力す
る。このタロツク信号CKIは、カラーサブキャリア周
波数を有するクロック信号の発生回路(図示せず)に与
えられると共に、スイッチ回路12を介して1/182
0分周する分周回路13に与えられる。分周回路13は
、例えばカウンタで構成され、到来するクロック信号C
KIを1/1820分周して出力水平駆動パルスHDo
utとして出力する。
上述のスイッチ回路12は、スイッチ制御回路14から
到来するオンオフ制御信号SWが論理「1」のときオフ
動作すると共に、オンオフ制御信号SWが論理「0」の
時オン動作してクロック信号CKIを通過させる。スイ
ッチ制御回路14は、インバータ回路15及び2人カア
ンド回路16からなり、基準水平駆動パルス発生回路1
1がビデオ信号VIDから分離した基準水平駆動パルス
HDre4をインバータ回路15を介して反転してアン
ド回路16に受けると共に、出力水平駆動パルスHDO
tltをアンド回路16に受け、これらのアンド出力を
スイッチ回路12にオンオフ制御信号SWとして送出す
る。
以上の構成において、基準の水平駆動パルスHDrer
と出力水平駆動パルスHDoutとが、第2図(A)及
び(B)に示すように、出力水平駆動パルスHDOIJ
tが立ち上がった時点t1において時間Tだけ遅れてい
ると、時点t1より半周期進んだ時点t3より時間Tだ
け早い時点t2においてオンオフ制御信号SW(第2図
(C))が論理「1」に立ち上がる。従って、分周回路
13には、クロック信号CKIが与えられず、出力水平
駆動パルスHDOLItの論理レベルをホールドした状
態となる。
この状態において、やがて基準の水平駆動パルスHDr
Ofが時点t4において立ち上がると、オンオフ制御信
号SWが論理「0」となり、再びクロック信号CKIが
分周回路13に与えられる。
従って、前回カウント動作していた期間し1〜L2と時
点t4以降の合成時間が半周期になった時点t5におい
て出力水平駆動パルスHDOutは立ち下がる。
出力水平駆動パルス)(poutが立ち下がっている期
間では、クロック信号CKIが分周回路13に与えられ
るので、この時点t5より半周期経過した時点t6にお
いて再び論理「1」となる。この立ち上がりによって、
オンオフ制御信号SWは論理「1」となり、時点t6か
らクロック信号CK1が分周回路13に与えられなくな
る。
このようにして分周回路13が動作しない状態において
、基準の水平駆動パルスHDrefが時点t7で立ち上
がると、オンオフ制御信号SWが論理「0」に変化し、
クロック信号CKIが分周回路13に与えられて分周動
作する。この後は、両者の位相がずれない限り、タロツ
ク信号CKIが継続して分周回路13に与えられ、所定
周期の半周期ごとに反転する水平駆動パルスHDout
が出力される。
従って、上述の実施例によれば、カラーサブキャリア周
波数を有するクロック信号の発生回路に与えるクロック
信号を用いて、しかもカラーサブキャリア周波数のクロ
ック発生回路に影響を与えることなく、出力水平駆動パ
ルスHDOIJtの位相を基準の水平駆動パルスHD 
refに合わせることができる。かくするにつき、最大
限、水平走査期間の2.5倍の期間<2.5H)で両水
平駆動パルスHDO1JtとHD rc4の位相を合わ
せることができ、従来に比べて平均すると位相合わせに
要する時間を雉くすることができる。
なお、上述の実施例においては、本発明をレーザビデオ
ディスクプレーヤに適用したものを示したが、ビデオ信
号を取り扱う各種の電子機器に広く適用することができ
る。
また、上述の実施例においては、クロック信号CKIの
周波数がカラーサブキャリア周波数fscの8倍のもの
を示したが、整数倍のものであれば上述と同様に適用す
ることができる。
[発明の効果] 以上のように、本発明によれば、固定発振のクロック信
号をスイッチ回路を介して分周回路に与え、このスイッ
チ回路のオンオフ動作を基準の水平駆動パルスと出力水
平駆動パルスとの位相ずれに応じて制御し、分周動作を
停止、継続制御して位相合わせを行うようにしたので、
発生されたタロツク信号を他の回路において利用するこ
とのできる、しかも、位相合わせまでの時間を短縮する
ことのできる水平駆動パルス発生回路を得ることができ
る。
【図面の簡単な説明】
第1図は本発明による水平駆動パルス発生回路の一実施
例を示すブロック図、第2図はその各部のタイミングチ
ャート、第3図は従来回路を示すブロック図である。 10・・・クロック発生回路、11・・・基準水平駆動
パルス発生回路、12・・・スイッチ回路、13・・・
分周回路、14・・・スイッチ制御回路。

Claims (1)

  1. 【特許請求の範囲】 ビデオ信号を受けてカラーバースト信号に位相があった
    カラーサブキャリア周波数の整数倍の周波数を有するク
    ロック信号を発生するクロック発生回路と、 発生されたクロック信号をスイッチ回路を介して所定分
    の一に分周して出力水平駆動パルスを得る分周回路と、 上記ビデオ信号から分離した基準の水平駆動パルスを発
    生する基準水平駆動パルス発生回路と、上記出力水平駆
    動パルスと上記基準の水平駆動パルスとの位相ずれに応
    じた上記スイッチ回路のオンオフ制御信号を形成して与
    え、上記分周回路の分周動作を停止、継続制御させるス
    イッチ制御回路とを備え、 上記出力水平駆動パルスと上記基準の水平駆動パルスと
    の位相を合わせるようにしたことを特徴とする水平駆動
    パルス発生回路。
JP62134063A 1987-05-29 1987-05-29 水平駆動パルス発生回路 Pending JPS63299576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62134063A JPS63299576A (ja) 1987-05-29 1987-05-29 水平駆動パルス発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62134063A JPS63299576A (ja) 1987-05-29 1987-05-29 水平駆動パルス発生回路

Publications (1)

Publication Number Publication Date
JPS63299576A true JPS63299576A (ja) 1988-12-07

Family

ID=15119498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62134063A Pending JPS63299576A (ja) 1987-05-29 1987-05-29 水平駆動パルス発生回路

Country Status (1)

Country Link
JP (1) JPS63299576A (ja)

Similar Documents

Publication Publication Date Title
JP2924773B2 (ja) 位相同期システム
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR100256838B1 (ko) Pll 회로와 pll 회로용 노이즈 감소 방법
US6018273A (en) Externally-synchronized voltage-controlled oscillator in phase locked loop
JPS63299576A (ja) 水平駆動パルス発生回路
JPH06276089A (ja) Pll回路
JP2571137B2 (ja) フレーム単位処理系用pll
JPS5881337A (ja) 周波数シンセサイザ
JP2000196448A (ja) 位相同期回路
JP3117046B2 (ja) Pll回路
JPH05199498A (ja) クロツク発生回路
KR0123182Y1 (ko) 위상동기 루프회로의 동기시간 최소화장치
JP2508863B2 (ja) ペデスタルクランプ回路
JPS6247389B2 (ja)
JP3398393B2 (ja) Pll回路および信号処理装置
JPH05145788A (ja) 水平同期分離回路
JPH04273618A (ja) Pll回路
JPH04319869A (ja) 位相同期回路
JPH0722943A (ja) Pll装置
JPH08237123A (ja) 位相同期回路
JPH0458614A (ja) Pllシンセサイザ
JPH07123292A (ja) 位相同期回路
JPH04261220A (ja) 位相同期回路
JPH08102666A (ja) 位相同期回路
JPH11164314A (ja) ダウンサンプル用信号生成回路