JPH02150031A - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法Info
- Publication number
- JPH02150031A JPH02150031A JP63305260A JP30526088A JPH02150031A JP H02150031 A JPH02150031 A JP H02150031A JP 63305260 A JP63305260 A JP 63305260A JP 30526088 A JP30526088 A JP 30526088A JP H02150031 A JPH02150031 A JP H02150031A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder paste
- mask
- bumps
- approx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3485—Application of solder paste, slurry or powder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１既 要］
はんだバンプの形成方法、特にＬＳＩ等の半導体チップ
を配線基板上に直接はんだ付けするためのはんだバンプ
の形成方法に関し、 微小で且つ多数のはんだバンプを低工数、短時間で容易
に形成でき、且つ確実性の高いはんだバンプの形成方法
の提供を目的とし、 基板上に、第１のマスク印刷により第１のはんだペース
ト・パターンを形成する工程、該第１のはんだペースト
・パターンを該基板に並行な平板により加圧しながら溶
融して前記第１のはんだペーストパターンより薄い平板
状の第１次はんだバンプを形成する工程、該第１次はん
だハンプ上に、第１のマスク印刷と同一のマスクを用い
る第２のマスク印刷により第２のはんだペースト・パタ
ーンを形成する工程、該第１次はんだバンプと第２のは
んだペースト・パターンを溶融合体せしめて上面が球面
状の第２次はんだバンプを形成する工程を含んで構成す
る。
を配線基板上に直接はんだ付けするためのはんだバンプ
の形成方法に関し、 微小で且つ多数のはんだバンプを低工数、短時間で容易
に形成でき、且つ確実性の高いはんだバンプの形成方法
の提供を目的とし、 基板上に、第１のマスク印刷により第１のはんだペース
ト・パターンを形成する工程、該第１のはんだペースト
・パターンを該基板に並行な平板により加圧しながら溶
融して前記第１のはんだペーストパターンより薄い平板
状の第１次はんだバンプを形成する工程、該第１次はん
だハンプ上に、第１のマスク印刷と同一のマスクを用い
る第２のマスク印刷により第２のはんだペースト・パタ
ーンを形成する工程、該第１次はんだバンプと第２のは
んだペースト・パターンを溶融合体せしめて上面が球面
状の第２次はんだバンプを形成する工程を含んで構成す
る。
本発明ははんだバンプの形成方法、特にＬＳＩ等の半導
体チップを配線基板上に直接はんだ付けするためのはん
だバンプの形成方法に関する。
体チップを配線基板上に直接はんだ付けするためのはん
だバンプの形成方法に関する。
近年、コンピュータシステムの高速化を図るために、Ｌ
ＳＩ等の半導体素子の高速化と共に、配線基板上での信
号伝達経路の短縮が要求されている。
ＳＩ等の半導体素子の高速化と共に、配線基板上での信
号伝達経路の短縮が要求されている。
このため、パッケージに収容されない半導体素子を配線
基板上に直に搭載する技術が開発されているが、この技
術においては配線基板の表面に微細なはんだバンプを多
数形成する必要があり、基板上に微細な多数のハンダバ
ンプを容易に且つ確実に形成する手段の開発が望まれて
いる。
基板上に直に搭載する技術が開発されているが、この技
術においては配線基板の表面に微細なはんだバンプを多
数形成する必要があり、基板上に微細な多数のハンダバ
ンプを容易に且つ確実に形成する手段の開発が望まれて
いる。
〔従来の技術］
従来、はんだバンプは、第２図（ａ）に示すように、は
んだボール５１を用い、このはんだボール５１よりやや
小さい直径を有する多数の穴５３がそれぞれの所定の場
所に形成されてなるステンレス等のメタルマスク５２上
に多量のはんだボール５１を置き、マスク５２を動かす
ことによって第２図（ｂ）に示すようにそれぞれの穴の
上にはんだボール５１を１個宛載せた後、例えばマスク
５２を斜めにして余分のはんだボールを除去し、次いで
第２図（Ｃ）に示すようにこのはんだボール５１を挟む
ようにマスク５２上に、はんだボール固着部に例えば図
示しないバイア等を有する配線基板５４を載置し、第２
図（ｄ）に示すようにその侭の状態で反転しフラックス
をつけた後はんだボール５１を加熱溶融してはんだボー
ル５１を配線基板５４上に固着せしめた後、マスク５２
を除去する方法によって、第２図（ｅ）に示すように配
線基板５４におけるマスク５２の穴５３に対応する位置
にはんだボール５１を溶着することによって形成されて
いた。
んだボール５１を用い、このはんだボール５１よりやや
小さい直径を有する多数の穴５３がそれぞれの所定の場
所に形成されてなるステンレス等のメタルマスク５２上
に多量のはんだボール５１を置き、マスク５２を動かす
ことによって第２図（ｂ）に示すようにそれぞれの穴の
上にはんだボール５１を１個宛載せた後、例えばマスク
５２を斜めにして余分のはんだボールを除去し、次いで
第２図（Ｃ）に示すようにこのはんだボール５１を挟む
ようにマスク５２上に、はんだボール固着部に例えば図
示しないバイア等を有する配線基板５４を載置し、第２
図（ｄ）に示すようにその侭の状態で反転しフラックス
をつけた後はんだボール５１を加熱溶融してはんだボー
ル５１を配線基板５４上に固着せしめた後、マスク５２
を除去する方法によって、第２図（ｅ）に示すように配
線基板５４におけるマスク５２の穴５３に対応する位置
にはんだボール５１を溶着することによって形成されて
いた。
しかし、上記従来の方法によるとマスクの総ての穴上へ
のはんだボールの搭載に不確実性があるために、はんだ
ボールのセントに際して各穴上に確実にはんだボールが
搭載されているかどうかの検査が必要であり、またはん
だボールの搭載されていない穴上には１個づつ手作業で
はんだボールをのせてやらねばならない。
のはんだボールの搭載に不確実性があるために、はんだ
ボールのセントに際して各穴上に確実にはんだボールが
搭載されているかどうかの検査が必要であり、またはん
だボールの搭載されていない穴上には１個づつ手作業で
はんだボールをのせてやらねばならない。
そのため配線基板が大型化してはんだバンプの数が増大
するに伴って、製造工数の増大、及び作業の不確実性に
起因する製造歩留りの低下による製造原価の大幅な上昇
を招くという問題があり、更にまた、はんだボールの取
扱の困難性から、直径０．３印以下の微小なハンプの形
成は不可能になり、高集積化が妨げられるという問題も
生じていた。
するに伴って、製造工数の増大、及び作業の不確実性に
起因する製造歩留りの低下による製造原価の大幅な上昇
を招くという問題があり、更にまた、はんだボールの取
扱の困難性から、直径０．３印以下の微小なハンプの形
成は不可能になり、高集積化が妨げられるという問題も
生じていた。
そこで本発明は、微小で且つ多数のはんだバンプを低工
数、短時間で容易に形成でき、且つ確実性の高いはんだ
ハンプの形成方法の提供を目的とする。
数、短時間で容易に形成でき、且つ確実性の高いはんだ
ハンプの形成方法の提供を目的とする。
上記課題は、基板上に、第１のマスク印刷により第１の
はんだペースト・パターンを形成する工程、該第１のは
んだペースト・パターンを該基板に並行な平板により加
圧しながら溶融して前記第１のはんだペーストパターン
より薄い平板状の第１次はんだバンプを形成する工程、
該第１次はんだバンプ上に、第１のマスク印刷と同一の
マスクを用いる第２のマスク印刷により第２のはんだペ
ースト・パターンを形成する工程、該第１次はんだバン
プと第２のはんだペースト・パターンを溶融合体せしめ
て上面が球面状の第２次はんだバンプを形成する工程を
含む本発明によるはんだバンプの形成方法によって解決
される。
はんだペースト・パターンを形成する工程、該第１のは
んだペースト・パターンを該基板に並行な平板により加
圧しながら溶融して前記第１のはんだペーストパターン
より薄い平板状の第１次はんだバンプを形成する工程、
該第１次はんだバンプ上に、第１のマスク印刷と同一の
マスクを用いる第２のマスク印刷により第２のはんだペ
ースト・パターンを形成する工程、該第１次はんだバン
プと第２のはんだペースト・パターンを溶融合体せしめ
て上面が球面状の第２次はんだバンプを形成する工程を
含む本発明によるはんだバンプの形成方法によって解決
される。
即ち本発明の方法は、はんだペーストを用い、マスク印
刷の方法によってはんだバンプを形成する方法で、例え
ば配線基板上のメタライズパッド部が形成された所定の
位置にマスク印刷によって所定の厚さの第１のはんだペ
ーストパターンを形成し、この第１のはんだペーストを
加熱溶融しながら平板によって加圧して前記メタライズ
パッド部に溶着した上面が平坦な第１次はんだバンプを
形成し、再び同様のマスク印刷によって第１次はんだバ
ンプ上に第２のはんだペーストパターンを印刷補充した
後、第１次はんだバンプと第２のはんだペーストパター
ンとを溶融１体化させて上面が球面状の第２次はんだバ
ンプを形成する方法で、この方法は、バンプの形成がマ
スク印刷によるので、ハンプの微小化、バンプ数の厖大
化に係わらず、低工数、短時間で、容易に且つ確実には
んだバンプを形成することができる。
刷の方法によってはんだバンプを形成する方法で、例え
ば配線基板上のメタライズパッド部が形成された所定の
位置にマスク印刷によって所定の厚さの第１のはんだペ
ーストパターンを形成し、この第１のはんだペーストを
加熱溶融しながら平板によって加圧して前記メタライズ
パッド部に溶着した上面が平坦な第１次はんだバンプを
形成し、再び同様のマスク印刷によって第１次はんだバ
ンプ上に第２のはんだペーストパターンを印刷補充した
後、第１次はんだバンプと第２のはんだペーストパター
ンとを溶融１体化させて上面が球面状の第２次はんだバ
ンプを形成する方法で、この方法は、バンプの形成がマ
スク印刷によるので、ハンプの微小化、バンプ数の厖大
化に係わらず、低工数、短時間で、容易に且つ確実には
んだバンプを形成することができる。
以下本発明を一実施例について、第１図（ａ）〜（（至
）に示す工程断面図を参照して具体的に説明する。
）に示す工程断面図を参照して具体的に説明する。
第１図（ａ）参照
本発明の方法により例えば５００μｍ程度のピッチで図
示しない内部の配線に接続し配線金属が充填されたバイ
アのメタライズパッド部２Ａ、２Ｂ等が形成されてなる
セラミックス等の配線基板ｌ上に、上記メタライズパッ
ド部に対応する位置に例えば直径２００μｍ程度のバン
プ印刷用開孔４Ａ、４Ｂ等が形成されてなる厚さ１００
μｍ程度のステンレス板等よりなるメタルマスク３を載
置固定し、上記マスク３の一端部側にはんだペースト５
を置き、スキージ−（へら）６でこのはんだペースト５
をマスク３の他端側へ擦り寄せることによってマスク３
の印刷用開孔４Ａ、 ４Ｂ等の中にはんだペースト５を
一杯に充填する。このはんだペースト５には、例えば粒
径が３０〜５０μｍ程度の鉛（Ｐｂ）を３７％含んだ錫
−鉛合金半田、即ち ５ｎ−３７Ｐｂはんだ（融点約１
８３°Ｃ）の粉末と、ロジン、溶剤、チクソ剤、活性剤
等よりなる有機成分とを重量比で約８０対２０の割合で
混合してなる、例えば千住金属、タムラ化研等から市販
されているものが用いられる。
示しない内部の配線に接続し配線金属が充填されたバイ
アのメタライズパッド部２Ａ、２Ｂ等が形成されてなる
セラミックス等の配線基板ｌ上に、上記メタライズパッ
ド部に対応する位置に例えば直径２００μｍ程度のバン
プ印刷用開孔４Ａ、４Ｂ等が形成されてなる厚さ１００
μｍ程度のステンレス板等よりなるメタルマスク３を載
置固定し、上記マスク３の一端部側にはんだペースト５
を置き、スキージ−（へら）６でこのはんだペースト５
をマスク３の他端側へ擦り寄せることによってマスク３
の印刷用開孔４Ａ、 ４Ｂ等の中にはんだペースト５を
一杯に充填する。このはんだペースト５には、例えば粒
径が３０〜５０μｍ程度の鉛（Ｐｂ）を３７％含んだ錫
−鉛合金半田、即ち ５ｎ−３７Ｐｂはんだ（融点約１
８３°Ｃ）の粉末と、ロジン、溶剤、チクソ剤、活性剤
等よりなる有機成分とを重量比で約８０対２０の割合で
混合してなる、例えば千住金属、タムラ化研等から市販
されているものが用いられる。
第１図（ｂ）参照
次いで、メタルマスク３を取り除くと、配線基板１のパ
ッド部２Ａ、２Ｂ等上に厚さ１００μｍ程度の第１のは
んだペーストパターン５Ａｌ 、５Ｂ、がそれぞれ形成
される。
ッド部２Ａ、２Ｂ等上に厚さ１００μｍ程度の第１のは
んだペーストパターン５Ａｌ 、５Ｂ、がそれぞれ形成
される。
第１図（Ｃ）参照
次いで、上記配線基板１上に、はんだに対して濡れ性を
持たず、下方に向かって３０μｍ程度の高さに形成され
た突起（スタンドオフ）７を有してこの突起７によって
配線基板面に対して３０μｍ程度の距離を隔てて平行に
支持される平板状の板、例えば厚さ２鵬程度のアルミナ
板８を重しとして載せる。
持たず、下方に向かって３０μｍ程度の高さに形成され
た突起（スタンドオフ）７を有してこの突起７によって
配線基板面に対して３０μｍ程度の距離を隔てて平行に
支持される平板状の板、例えば厚さ２鵬程度のアルミナ
板８を重しとして載せる。
第１図（ｄ）参照
次いで、この配線基板１を窒素（Ｎ２）中で２３０°Ｃ
程度に加熱し、はんだペーストパターン５Ａ５Ｂ、等を
溶融する。ここで溶融したはんだペーストパターン５Ａ
＋ 、５Ｂ＋等は、重しのアルミナ板８によってその突
起７が配線基＋Ｆｉ、１面に接するまで加圧されて厚さ
３０μｍ程度の上面が平坦な第１次のはんだバンプー０
５Ａ、１０５Ｂ等となる。
程度に加熱し、はんだペーストパターン５Ａ５Ｂ、等を
溶融する。ここで溶融したはんだペーストパターン５Ａ
＋ 、５Ｂ＋等は、重しのアルミナ板８によってその突
起７が配線基＋Ｆｉ、１面に接するまで加圧されて厚さ
３０μｍ程度の上面が平坦な第１次のはんだバンプー０
５Ａ、１０５Ｂ等となる。
第１図（ｅ）参照
次いで上記基板上に付着しているフラックスの残渣を例
えば１．１．１−１−リフロールエタン等の溶剤により
除去した後、上記第１次はんだバンプー０５Ａ。
えば１．１．１−１−リフロールエタン等の溶剤により
除去した後、上記第１次はんだバンプー０５Ａ。
１０５Ｂ等が形成されている配線基板ｌ上の、前記第１
のはんだペーストパターン印刷の時と同じ位置に同じメ
タルマスク３を固定し、同じはんだペースト５を用い同
様な方法で第１次はんだバンプ１０５Ａ、１０５Ｂ等の
上部の印刷用開孔４Ａ、４Ｂ内へはんだペースト５を一
杯に充填する。
のはんだペーストパターン印刷の時と同じ位置に同じメ
タルマスク３を固定し、同じはんだペースト５を用い同
様な方法で第１次はんだバンプ１０５Ａ、１０５Ｂ等の
上部の印刷用開孔４Ａ、４Ｂ内へはんだペースト５を一
杯に充填する。
第１図（［）参照
次いで、メタルマスク３を取り除くと、第１次はんだバ
ンプ１０５八、１０５Ｂ等の上部に厚さ１００μｍ程度
の第２のはんだペーストパターン５Ａｚ 、５８ｚがそ
れぞれ形成される。
ンプ１０５八、１０５Ｂ等の上部に厚さ１００μｍ程度
の第２のはんだペーストパターン５Ａｚ 、５８ｚがそ
れぞれ形成される。
第１図（（至）参照
次いで上記基板を窒素（Ｎ２）中で２３０’Ｃ程度に加
熱し、第１次はんだバンプ１０５Ａ、 １０５Ｂ等及び
第２のはんだペーストパターン５Ａｚ 、５８ｚを溶融
一体化させて、該配線基板ｌのパッド部２Ａ、２Ｂ等上
に球面状の上面を有する高さ６０〜８０μｍ程度の第２
次のはんだハンプ２０５Ａ及び２０５Ｂ等を形成する。
熱し、第１次はんだバンプ１０５Ａ、 １０５Ｂ等及び
第２のはんだペーストパターン５Ａｚ 、５８ｚを溶融
一体化させて、該配線基板ｌのパッド部２Ａ、２Ｂ等上
に球面状の上面を有する高さ６０〜８０μｍ程度の第２
次のはんだハンプ２０５Ａ及び２０５Ｂ等を形成する。
次いで前記同様に基板上に付着しているフラックスの残
渣を除去して、例えば直径３００μｍ程度高さ６０〜８
０μｍ程度の上面が球面状を有する７０００個程度Ｏ２
次はんだバンプ２０５Ａ、２０５Ｂ等が、５００ μｍ
程度のピッチで配設された１００ ｍｍＸ１００ ｍｍ
Ｘ１０鵬の配線基板が完成する。
渣を除去して、例えば直径３００μｍ程度高さ６０〜８
０μｍ程度の上面が球面状を有する７０００個程度Ｏ２
次はんだバンプ２０５Ａ、２０５Ｂ等が、５００ μｍ
程度のピッチで配設された１００ ｍｍＸ１００ ｍｍ
Ｘ１０鵬の配線基板が完成する。
なお、この方法によって形成し得るはんだバンプは、２
００μｍ程度の微小直径、４００μｍ程度の微小間隔ま
で可能である。
００μｍ程度の微小直径、４００μｍ程度の微小間隔ま
で可能である。
上記実施例のように本発明の方法においては、メタルマ
スクを用いたマスク印刷手段によってはんだバンプが形
成されるので、形成に確実性があり、余分な検査、手直
し等が省略できて、工数、手番が大幅に削減される。従
って大型配線基板上に微小且つ多数のはんだバンプを、
容易に、且つ低労力で形成することが可能であり、その
確実性も向上する。
スクを用いたマスク印刷手段によってはんだバンプが形
成されるので、形成に確実性があり、余分な検査、手直
し等が省略できて、工数、手番が大幅に削減される。従
って大型配線基板上に微小且つ多数のはんだバンプを、
容易に、且つ低労力で形成することが可能であり、その
確実性も向上する。
なお本発明の方法は、上記配線基板に限らず、半導体基
板、或いは半導体チップ上にはんだバンプを形成する際
にも適用される。
板、或いは半導体チップ上にはんだバンプを形成する際
にも適用される。
以上説明のように本発明によれば、バンプの微小化、バ
ンプ数の厖大化に係わらず、低工数、短手番で、容易に
且つ確実にはんだバンプを形成することができるので、
微小なはんだバンプの高密度配置が必要なフリップチッ
プを用いる高速コンピュータシステム等の、製造原価の
低減、製造手番の短縮等が図れる。
ンプ数の厖大化に係わらず、低工数、短手番で、容易に
且つ確実にはんだバンプを形成することができるので、
微小なはんだバンプの高密度配置が必要なフリップチッ
プを用いる高速コンピュータシステム等の、製造原価の
低減、製造手番の短縮等が図れる。
第１図（ａ）〜（樽は本発明の方法の一実施例の工程断
面図、 第２図（ａ）〜（ｅ）は従来方法の工程断面図である。 図において、 ■は配線基板、 ２Ａ、 ２Ｂはパッド部、 ３はメタルマスク、 ４Ａ、４Ｂは印刷用開孔、 ５Ｌ 、５Ｂ＋第１のはんだペーストパターン、５Ａ２
、５８ｚ第２のはんだペーストパターン、６はスキー
ジ− ７は突起、 ８はアルミナ板、 １０５Ａ、 １０５Ｂは第１次はんだバンプ、２０５Ａ
、２０５Ｂは第２次はんだバンプを示す。 水づごθ月−−寅太巴チ四り工−オ呈、床６面図第 １
図 けの１） 水金ｏｆ４ｔつ一９？方色イク・１１ワ エイ１［纒ブ
ｒｍ’ｌＪ第 図 岬の２） 祥釆方法の工程時面図 第 図
面図、 第２図（ａ）〜（ｅ）は従来方法の工程断面図である。 図において、 ■は配線基板、 ２Ａ、 ２Ｂはパッド部、 ３はメタルマスク、 ４Ａ、４Ｂは印刷用開孔、 ５Ｌ 、５Ｂ＋第１のはんだペーストパターン、５Ａ２
、５８ｚ第２のはんだペーストパターン、６はスキー
ジ− ７は突起、 ８はアルミナ板、 １０５Ａ、 １０５Ｂは第１次はんだバンプ、２０５Ａ
、２０５Ｂは第２次はんだバンプを示す。 水づごθ月−−寅太巴チ四り工−オ呈、床６面図第 １
図 けの１） 水金ｏｆ４ｔつ一９？方色イク・１１ワ エイ１［纒ブ
ｒｍ’ｌＪ第 図 岬の２） 祥釆方法の工程時面図 第 図
Claims (1)
- 【特許請求の範囲】 基板上に、第１のマスク印刷により第１のはんだペース
ト・パターンを形成する工程、 該第１のはんだペースト・パターンを該基板に並行な平
板により加圧しながら溶融して前記第１のはんだペース
トパターンより薄い平板状の第１次はんだバンプを形成
する工程、 該第１次はんだバンプ上に、第１のマスク印刷と同一の
マスクを用いる第２のマスク印刷により第２のはんだペ
ースト・パターンを形成する工程、該第１次はんだバン
プと第２のはんだペースト・パターンを溶融合体せしめ
て上面が球面状の第２次はんだバンプを形成する工程を
含むことを特徴とするはんだバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305260A JP2794731B2 (ja) | 1988-11-30 | 1988-11-30 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305260A JP2794731B2 (ja) | 1988-11-30 | 1988-11-30 | はんだバンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02150031A true JPH02150031A (ja) | 1990-06-08 |
| JP2794731B2 JP2794731B2 (ja) | 1998-09-10 |
Family
ID=17942959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305260A Expired - Fee Related JP2794731B2 (ja) | 1988-11-30 | 1988-11-30 | はんだバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794731B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0729937A (ja) * | 1993-06-25 | 1995-01-31 | Canon Inc | 集電電極及び電極形成法 |
| KR100424168B1 (ko) * | 2001-06-07 | 2004-03-24 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
| KR100429134B1 (ko) * | 2001-06-28 | 2004-04-28 | 동부전자 주식회사 | 볼 그리드 어레이 패키지의 볼 어태치를 위한 볼 평탄화 장치 |
| KR100440851B1 (ko) * | 1999-09-06 | 2004-07-19 | 마이크로.텍 가부시끼가이샤 | 땜납 볼 형성 방법 |
| JP2008048656A (ja) * | 2006-08-24 | 2008-03-06 | Clion Co Ltd | 水槽用ろ過材集成体 |
| KR100871034B1 (ko) * | 2007-06-12 | 2008-11-27 | 삼성전기주식회사 | 인쇄회로기판의 페이스트 범프 형성 방법 |
| WO2015008789A1 (ja) * | 2013-07-18 | 2015-01-22 | 三菱マテリアル株式会社 | はんだバンプ製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264743A (ja) * | 1985-05-20 | 1986-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路への突起電極形成方法 |
| JPS62181494A (ja) * | 1986-02-06 | 1987-08-08 | 沖電気工業株式会社 | 厚膜集積回路の製造方法 |
| JPS62283644A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-11-30 JP JP63305260A patent/JP2794731B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264743A (ja) * | 1985-05-20 | 1986-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路への突起電極形成方法 |
| JPS62181494A (ja) * | 1986-02-06 | 1987-08-08 | 沖電気工業株式会社 | 厚膜集積回路の製造方法 |
| JPS62283644A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0729937A (ja) * | 1993-06-25 | 1995-01-31 | Canon Inc | 集電電極及び電極形成法 |
| KR100440851B1 (ko) * | 1999-09-06 | 2004-07-19 | 마이크로.텍 가부시끼가이샤 | 땜납 볼 형성 방법 |
| KR100424168B1 (ko) * | 2001-06-07 | 2004-03-24 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
| KR100429134B1 (ko) * | 2001-06-28 | 2004-04-28 | 동부전자 주식회사 | 볼 그리드 어레이 패키지의 볼 어태치를 위한 볼 평탄화 장치 |
| JP2008048656A (ja) * | 2006-08-24 | 2008-03-06 | Clion Co Ltd | 水槽用ろ過材集成体 |
| KR100871034B1 (ko) * | 2007-06-12 | 2008-11-27 | 삼성전기주식회사 | 인쇄회로기판의 페이스트 범프 형성 방법 |
| WO2015008789A1 (ja) * | 2013-07-18 | 2015-01-22 | 三菱マテリアル株式会社 | はんだバンプ製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2794731B2 (ja) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100691679B1 (ko) | 범프 형성 방법, 전자 부품, 및 땜납 페이스트 | |
| US5880017A (en) | Method of bumping substrates by contained paste deposition | |
| US7569471B2 (en) | Method of providing mixed size solder bumps on a substrate using a solder delivery head | |
| KR100737498B1 (ko) | 반도체 소자의 실장 방법 및 실장 구조 | |
| KR19980064439A (ko) | 기판에 땜납을 형성하기 위한 방법 및 장치 | |
| US20070269973A1 (en) | Method of providing solder bumps using reflow in a forming gas atmosphere | |
| Lee et al. | Void formation study of flip chip in package using no-flow underfill | |
| JP2794731B2 (ja) | はんだバンプの形成方法 | |
| CN111883502A (zh) | 焊料微凸点阵列制备方法 | |
| US20080003804A1 (en) | Method of providing solder bumps of mixed sizes on a substrate using solder transfer in two stages | |
| JP2005142210A (ja) | 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器 | |
| TWI613741B (zh) | 銲點凸塊製造方法 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3893100B2 (ja) | 配線基板への電子部品搭載方法 | |
| JPH09326412A (ja) | ハンダボールの取り付け方法 | |
| JP2019005789A (ja) | はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体 | |
| JPH10126047A (ja) | ボールグリッドアレイプリント配線板の半田バンプ形成方法 | |
| JPH0536695A (ja) | 半導体装置およびその製造方法 | |
| JPH11135674A (ja) | 半導体装置及びその製造方法 | |
| JPH10173001A (ja) | 半田バンプ形成用部材、その製造方法、半田バンプ付基板の製造方法及び半田バンプ付基板の損傷半田バンプの再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |