JPS61264743A - 半導体集積回路への突起電極形成方法 - Google Patents
半導体集積回路への突起電極形成方法Info
- Publication number
- JPS61264743A JPS61264743A JP60107457A JP10745785A JPS61264743A JP S61264743 A JPS61264743 A JP S61264743A JP 60107457 A JP60107457 A JP 60107457A JP 10745785 A JP10745785 A JP 10745785A JP S61264743 A JPS61264743 A JP S61264743A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- mask
- paste
- integrated circuit
- solder paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
一業上の利用分野
本発明は半導体集積回路への突起電極形成方法に関する
ものである。
ものである。
従来の技術
最近の電子回路の小型、薄形化の流れの内で、ＩＣチッ
プの実装方法に関しては、より小さな面積に実装し、か
つ短時間で結線する方向に進行している。その流れを詳
細に述べると、初期にはリードピッチ２．５４＋ｍの金
属製コムリード上にＩＣチップを乗せワイヤボンドした
ＤＩＬタイプのものが出現し、最近ではリードピッチ１
．２７”ａフラットパッケージタイプが多ピンのＩＣに
多く使用されている。現在ではリードピッチα８，０．
６３５咽のフラットパッケージや、チップキャリアが一
部商品化されている。しかし、これら実装方法では、ワ
イヤボンド方式で結線しているため、より多ビンのＩＣ
に関してはパッケージサイズが大きくなる。特に１００
ピン以上のＩＣチップが出現している現在、ＩＣチップ
サイズに対しパッケージサイズが大きくなる欠点を有し
ている。さらに多ピンのＩＣチップをワイヤボンドで結
線する場合、結線に時間がかかりすぎ量産性に問題が生
じ始めている。例えば、１０ｏピンＩＣでは２０〜３０
秒／チップのボンディング時間が必要となる。
プの実装方法に関しては、より小さな面積に実装し、か
つ短時間で結線する方向に進行している。その流れを詳
細に述べると、初期にはリードピッチ２．５４＋ｍの金
属製コムリード上にＩＣチップを乗せワイヤボンドした
ＤＩＬタイプのものが出現し、最近ではリードピッチ１
．２７”ａフラットパッケージタイプが多ピンのＩＣに
多く使用されている。現在ではリードピッチα８，０．
６３５咽のフラットパッケージや、チップキャリアが一
部商品化されている。しかし、これら実装方法では、ワ
イヤボンド方式で結線しているため、より多ビンのＩＣ
に関してはパッケージサイズが大きくなる。特に１００
ピン以上のＩＣチップが出現している現在、ＩＣチップ
サイズに対しパッケージサイズが大きくなる欠点を有し
ている。さらに多ピンのＩＣチップをワイヤボンドで結
線する場合、結線に時間がかかりすぎ量産性に問題が生
じ始めている。例えば、１０ｏピンＩＣでは２０〜３０
秒／チップのボンディング時間が必要となる。
これらの欠点を解決し、より高密度にＩＣチップを実装
する方法としてＩＣチップ上のポンディングパッド上に
突起電極を形成、フェイスダウン方式で基板に接続する
フリップチップ法が検討されコンピュータ関係の実装に
商品化されている。前述した如く、高密度実装、高量産
性を持つフリップチップの突起電極の構成には種々のも
のが提案されている。
する方法としてＩＣチップ上のポンディングパッド上に
突起電極を形成、フェイスダウン方式で基板に接続する
フリップチップ法が検討されコンピュータ関係の実装に
商品化されている。前述した如く、高密度実装、高量産
性を持つフリップチップの突起電極の構成には種々のも
のが提案されている。
第４図に突起電極の構成図を示した。１は集積回路素子
を形成したＩＣチップ、２は外部接続のためのアルミニ
ウム製のポンディングパッド（以下アルミニウムパッド
と言う）、３は集積回路素子を保護するパシベーション
膜、４はアルミニウムパッド２中に上層の金属が拡散す
るのを防止したり、接着力を増加するための薄膜で、通
常クロム。
を形成したＩＣチップ、２は外部接続のためのアルミニ
ウム製のポンディングパッド（以下アルミニウムパッド
と言う）、３は集積回路素子を保護するパシベーション
膜、４はアルミニウムパッド２中に上層の金属が拡散す
るのを防止したり、接着力を増加するための薄膜で、通
常クロム。
チタン等の金属薄膜が用いられている。６，６は電極層
７を形成するための下地電極膜である。この下地電極膜
５，６には種々の金属が使用されており、ニッケル、金
、銀、銅等が一般的である。
７を形成するための下地電極膜である。この下地電極膜
５，６には種々の金属が使用されており、ニッケル、金
、銀、銅等が一般的である。
電極層７の金属には主に金が用いられている。しかし最
近は材料コストが安く、かつ接続方法が簡単で、自己修
正能力を有するハンダがクローズアップされ多く使用さ
れ始めている。ハンダ突起電極形成法には種々の方法が
知られている。一般的形成法を第６図に示した。まずＡ
図に示した如く集積回路形成したＩＣチップ１上に拡散
防止金属の薄膜４にッケル、クロム、チタン等）を蒸着
法、スパッタリング法等で形成する。２はアルミニウム
パッド、３はパシベーション膜である。次に３図に示し
た如く突起電極を形成するための下地電極膜６（銅、ニ
ッケル、銀、金等）を蒸着法又はスパッタリング法等で
形成し、次に０図に示した如く全面にホトレジスト膜６
ｔ−塗布しアルミニウムパッド２上にホトマスクを位置
合せ、無光し、エツチングして下地電極５上に開口部６
ａを形成する。次にＤ図に示した如く全面金属の下地電
極膜５を陰極として電気メツキ法で金属膜８（銅、ニッ
ケル、金等）を厚く付着させる。次にＥ、Ｆ図に示した
如くホトレジスト膜６を除去するとともに、ハンダ突起
電極形成部周辺部の不必要な金属膜５．４も除去し下地
電極を形成する。
近は材料コストが安く、かつ接続方法が簡単で、自己修
正能力を有するハンダがクローズアップされ多く使用さ
れ始めている。ハンダ突起電極形成法には種々の方法が
知られている。一般的形成法を第６図に示した。まずＡ
図に示した如く集積回路形成したＩＣチップ１上に拡散
防止金属の薄膜４にッケル、クロム、チタン等）を蒸着
法、スパッタリング法等で形成する。２はアルミニウム
パッド、３はパシベーション膜である。次に３図に示し
た如く突起電極を形成するための下地電極膜６（銅、ニ
ッケル、銀、金等）を蒸着法又はスパッタリング法等で
形成し、次に０図に示した如く全面にホトレジスト膜６
ｔ−塗布しアルミニウムパッド２上にホトマスクを位置
合せ、無光し、エツチングして下地電極５上に開口部６
ａを形成する。次にＤ図に示した如く全面金属の下地電
極膜５を陰極として電気メツキ法で金属膜８（銅、ニッ
ケル、金等）を厚く付着させる。次にＥ、Ｆ図に示した
如くホトレジスト膜６を除去するとともに、ハンダ突起
電極形成部周辺部の不必要な金属膜５．４も除去し下地
電極を形成する。
最後にＧ図に示した如く電気メッキした金属膜８の上に
ハンダ合金を乗せ加熱、溶解して半球状のハンダ層９を
形成する。そして、ハンダ層９の形成法には種々の方法
が提案されている。従来の方法は、 （１）ハンダ合金の成分であるＰｂ、Ｓｎを別々に真空
蒸着法等で被着させ加熱、溶解して・・ンダ合金とする
方法。
ハンダ合金を乗せ加熱、溶解して半球状のハンダ層９を
形成する。そして、ハンダ層９の形成法には種々の方法
が提案されている。従来の方法は、 （１）ハンダ合金の成分であるＰｂ、Ｓｎを別々に真空
蒸着法等で被着させ加熱、溶解して・・ンダ合金とする
方法。
に）） ハンダ合金の成分であるＰｂ、Ｓｎを電気メツ
キ法で被着させ加熱、溶解する方法。
キ法で被着させ加熱、溶解する方法。
（３）ハンダ合金の微小ポールを乗せ加熱、溶解する方
法。
法。
（４）ハンダ合金を溶かしておき、その中に電極８を形
成した集積回路素子を浸漬してハンダを被着する方法。
成した集積回路素子を浸漬してハンダを被着する方法。
の４方法が一般的に用いられている。
発明が解決しようとする問題点
しかしながら、従来の方法には多くの問題点を含んでい
る。即ち、（１）の方法では、蒸着法のためハンダ量を
多く被着する事が困難である。厚くするためには長時間
の蒸着が必要であり生産性が極端に悪くなる。したがっ
て、ハンダ層９の高さが低い状態で基板にボンディング
しなければならない。ＩＣチップと基板との熱膨張係数
は一致してないため、このハンダ接続部が薄い場合、熱
サイクルでハンダ層９が破壊するという重大な、欠陥を
有している。（２）の方法も（１）と同様厚くハンダを
メッキする事が困難である。（３）の方法は、（１）（
２）の欠陥を改良した方法で高い−・ンダ層９を形成す
る事が出来る。しかし、ハンダポールの粒径が直接ノ１
ンダ層９の厚さに影響を与えるが、現在の技術ではボー
ル径を±１ｏチ以内におさえる事は困難である。それを
実現するには選別する必要があり、コスト高となる。ま
た生産性に問題があシ、ハンダポールを１ケ１ケ確実に
下地電極上に乗せる必要があり時間と手間の用する所で
ある。（４）の方法では、溶融したハンダ中に浸漬する
だけなので生産性は非常に高いが、ハンダが厚く被着し
にくい。
る。即ち、（１）の方法では、蒸着法のためハンダ量を
多く被着する事が困難である。厚くするためには長時間
の蒸着が必要であり生産性が極端に悪くなる。したがっ
て、ハンダ層９の高さが低い状態で基板にボンディング
しなければならない。ＩＣチップと基板との熱膨張係数
は一致してないため、このハンダ接続部が薄い場合、熱
サイクルでハンダ層９が破壊するという重大な、欠陥を
有している。（２）の方法も（１）と同様厚くハンダを
メッキする事が困難である。（３）の方法は、（１）（
２）の欠陥を改良した方法で高い−・ンダ層９を形成す
る事が出来る。しかし、ハンダポールの粒径が直接ノ１
ンダ層９の厚さに影響を与えるが、現在の技術ではボー
ル径を±１ｏチ以内におさえる事は困難である。それを
実現するには選別する必要があり、コスト高となる。ま
た生産性に問題があシ、ハンダポールを１ケ１ケ確実に
下地電極上に乗せる必要があり時間と手間の用する所で
ある。（４）の方法では、溶融したハンダ中に浸漬する
だけなので生産性は非常に高いが、ハンダが厚く被着し
にくい。
また溶けた高温ハンダ中に集積回路素子を直接浸すため
信頼性に不安が残されている０以上現在用いられている
・・ンダ突起電極の形成方法には一長一短があり多くの
問題点を含んでいる。
信頼性に不安が残されている０以上現在用いられている
・・ンダ突起電極の形成方法には一長一短があり多くの
問題点を含んでいる。
本発明は、これら多くの問題を全て解決した方法を提供
するものである。
するものである。
問題点を解決するための手段
本発明の方法は、上記問題を解決するために・・ンダの
微粒子をフラックス中に混合したクリーム状のハンダを
下地電極上にスクリーン印刷等により均一な膜厚になる
ように塗布し、加熱により・・ンダを溶かし突起電極を
形成することである。
微粒子をフラックス中に混合したクリーム状のハンダを
下地電極上にスクリーン印刷等により均一な膜厚になる
ように塗布し、加熱により・・ンダを溶かし突起電極を
形成することである。
作 用
本発明の方法は、下地電極上に印刷方式等でクリーム状
ハンダペーストを塗布するため非常に量産性に優れてい
る。また、ハンダ層の厚さは印刷に使用するスクリーン
の膜厚、開口部の面積で簡単にコントロールする事がで
きる。すなわち、本発明の方法は前述した従来法の欠陥
をすべて解決した新しい突起電極形成法である。
ハンダペーストを塗布するため非常に量産性に優れてい
る。また、ハンダ層の厚さは印刷に使用するスクリーン
の膜厚、開口部の面積で簡単にコントロールする事がで
きる。すなわち、本発明の方法は前述した従来法の欠陥
をすべて解決した新しい突起電極形成法である。
実施例
以下実施例に従って本発明の詳細な説明する。
ハンダ突起電極を形成するための下地電極の形成法は従
来の方法と全く同じであり、その具体的方法は、従来例
における第６図Ａ−Ｆで説明した通りである。実施例の
説明にはチタン→銅→銅構成の下地電極上にハンダ層を
形成する方法について述べる。その形成方法を第１図〜
第３図に示した図面に従って説明する。第２図Ａは集積
回路素子を形成したシリコンウェハー１０を示し１ケの
ＩＣチップ１が多数形成されたものであり、Ｂ図はＩＣ
チップ１ケの表面を拡大した図である。チップ１上には
前述した従来法で多数のチタン−銅−鋼メツキ構成の下
地電極１１が形成されている。
来の方法と全く同じであり、その具体的方法は、従来例
における第６図Ａ−Ｆで説明した通りである。実施例の
説明にはチタン→銅→銅構成の下地電極上にハンダ層を
形成する方法について述べる。その形成方法を第１図〜
第３図に示した図面に従って説明する。第２図Ａは集積
回路素子を形成したシリコンウェハー１０を示し１ケの
ＩＣチップ１が多数形成されたものであり、Ｂ図はＩＣ
チップ１ケの表面を拡大した図である。チップ１上には
前述した従来法で多数のチタン−銅−鋼メツキ構成の下
地電極１１が形成されている。
このシリコンウニバー１０の表面に第３図Ａに示如く金
属製又は合成樹脂製等の板状体のマスク１２を乗せる。
属製又は合成樹脂製等の板状体のマスク１２を乗せる。
マスク１２の拡大図をＢに示した０マスク１２中には、
ＩＣチップ上の下地電極１１と同一位置に開口部１３が
開いている。すなわち、ＩＣチップ上の下地電極１１と
マスク１２上の開口部１３が完全に一致する様シリコン
ウエノ・−１０上にマスク１２を乗せ固定する。本実施
例ではマスク１２で板厚０．１咽、開口部１３形状がＩ
Ｃチップ上の下地電極１１形状と同一のものが使用され
ている。次に第１図Ａ−Ｃにてマスク１２を固定後の各
工程を示す０まず、シリコンＩＣチップ１上に形成した
銅成分の金属膜８上にマスク１２の開口部１３を合せて
乗せ固定し、マスク１２上にハンダ粒を含有するクリー
ム状ペースト１４を乗せ弾力性のゴムや合成樹脂等でで
きた板状体のスキージ１５でこすり、クリーム状７１ン
ダペースト１４を開口部１３に均一に充填する。その状
態をＢ図に示す。そして、マスク１２を静かに除去する
。金属膜８上にクリーム状ノ〜ンダペースト１４が均一
に塗布された状態を０図に示す。０図は１個の下地電極
部のみ示したが１回の印刷で１ウエハー上の全ての下地
電極上に同一の面積、厚みのクリーム状ハンダペースト
１４が塗布出来る。
ＩＣチップ上の下地電極１１と同一位置に開口部１３が
開いている。すなわち、ＩＣチップ上の下地電極１１と
マスク１２上の開口部１３が完全に一致する様シリコン
ウエノ・−１０上にマスク１２を乗せ固定する。本実施
例ではマスク１２で板厚０．１咽、開口部１３形状がＩ
Ｃチップ上の下地電極１１形状と同一のものが使用され
ている。次に第１図Ａ−Ｃにてマスク１２を固定後の各
工程を示す０まず、シリコンＩＣチップ１上に形成した
銅成分の金属膜８上にマスク１２の開口部１３を合せて
乗せ固定し、マスク１２上にハンダ粒を含有するクリー
ム状ペースト１４を乗せ弾力性のゴムや合成樹脂等でで
きた板状体のスキージ１５でこすり、クリーム状７１ン
ダペースト１４を開口部１３に均一に充填する。その状
態をＢ図に示す。そして、マスク１２を静かに除去する
。金属膜８上にクリーム状ノ〜ンダペースト１４が均一
に塗布された状態を０図に示す。０図は１個の下地電極
部のみ示したが１回の印刷で１ウエハー上の全ての下地
電極上に同一の面積、厚みのクリーム状ハンダペースト
１４が塗布出来る。
クリーム状ハンダペースト１４の膜厚は、マスク１２の
厚みで自由にコントロール出来る。次にＤ図のようにク
リーム状ハンダペースト１４が塗布されたシリコンウェ
ハー１０を使用したクリーム状ハンダペースト１４成分
のＰｂ／Ｓｎ比によって決まる融点以上に加熱しクリー
ム状ハンダペースト１４を融かし半球状のハンダ層１６
を形成する。
厚みで自由にコントロール出来る。次にＤ図のようにク
リーム状ハンダペースト１４が塗布されたシリコンウェ
ハー１０を使用したクリーム状ハンダペースト１４成分
のＰｂ／Ｓｎ比によって決まる融点以上に加熱しクリー
ム状ハンダペースト１４を融かし半球状のハンダ層１６
を形成する。
本発明の方法で重要なことは、クリーム状ノーンダペー
スト１４である。通常ＩＣチップ上の下地電極１１のサ
イズは０．１〜０．１２＋＋ｏｎ角である−０そのため
、本実施例ではマスク１２の開口部１３は下地電極に対
して同寸から０．０５ ｒｒｒｍ大が良好であった０ 本発明に最適なハンダ粒は６〜５０ｐｍで理想的には、
球状が最も良好な結果を示す０また、−・ンダ粒とフラ
ックス成分の混合比も重要な因子であり、フラックス成
分の混合比も重要な因子であり、フラックス成分が少な
いと印刷性が悪くなり、多すぎると、加熱時に広がる。
スト１４である。通常ＩＣチップ上の下地電極１１のサ
イズは０．１〜０．１２＋＋ｏｎ角である−０そのため
、本実施例ではマスク１２の開口部１３は下地電極に対
して同寸から０．０５ ｒｒｒｍ大が良好であった０ 本発明に最適なハンダ粒は６〜５０ｐｍで理想的には、
球状が最も良好な結果を示す０また、−・ンダ粒とフラ
ックス成分の混合比も重要な因子であり、フラックス成
分の混合比も重要な因子であり、フラックス成分が少な
いと印刷性が悪くなり、多すぎると、加熱時に広がる。
最適のフラックス成分の量は８〜１２チである０本発明
の方法に従えば、・・ンダ粒のＰ ｂ ／ Ｓ ｎ比を
変えれば低温〜高温まで各種の温度で融けるハンダ層が
簡単に形成出来、他の組成のクリーム状にハンダもハン
ダ粒を変えるのみ簡単に形成することが出来る。また、
フラックス成分が入ったクリーム状ノ・ノダベーストな
ので非常になめらかに融は下地電極との接着力も強固で
ある。実施例では印刷方法によるクリーム状ハンダペー
ストの塗布法を記述したが、ディスペンサーによるハン
ダクリームの塗布方法、転写による°塗布方法等各種の
方法が重要できる事は勿論のことである。また、下地電
極１１もチタン−銅−銅構成について説明したがハンダ
接合部の金属膜８がハンダ付は出来るものであれば、各
種の組み合せが出来る事も勿論の事である。なお、マス
ク１２の開口部１３の形状寸法は、マスク１２の材質、
表面状態、板厚、およびクリーム状へンできるため、任
意に設定できる。
の方法に従えば、・・ンダ粒のＰ ｂ ／ Ｓ ｎ比を
変えれば低温〜高温まで各種の温度で融けるハンダ層が
簡単に形成出来、他の組成のクリーム状にハンダもハン
ダ粒を変えるのみ簡単に形成することが出来る。また、
フラックス成分が入ったクリーム状ノ・ノダベーストな
ので非常になめらかに融は下地電極との接着力も強固で
ある。実施例では印刷方法によるクリーム状ハンダペー
ストの塗布法を記述したが、ディスペンサーによるハン
ダクリームの塗布方法、転写による°塗布方法等各種の
方法が重要できる事は勿論のことである。また、下地電
極１１もチタン−銅−銅構成について説明したがハンダ
接合部の金属膜８がハンダ付は出来るものであれば、各
種の組み合せが出来る事も勿論の事である。なお、マス
ク１２の開口部１３の形状寸法は、マスク１２の材質、
表面状態、板厚、およびクリーム状へンできるため、任
意に設定できる。
発明の効果
以上のように本発明の方法は、下地電極にクリーム状ハ
ンダペイストを均一に塗付し、溶融後冷却しハンダ突起
電極を形成するため、非常に簡単に、そして短時間に均
一な高さのハンダ突起電極が形成出来るため、ＩＣチッ
プと基板のハンダ接続部の強度が向上し品質向上が計れ
る。
ンダペイストを均一に塗付し、溶融後冷却しハンダ突起
電極を形成するため、非常に簡単に、そして短時間に均
一な高さのハンダ突起電極が形成出来るため、ＩＣチッ
プと基板のハンダ接続部の強度が向上し品質向上が計れ
る。
第１図Ａ、Ｂ、Ｃ，Ｄは本発明における突起電極形成方
法でおこなった各過程を示す突起電極の断面図、第２図
Ａは同方法で処理されるシリコンウェハーの斜視図、第
２図Ｂは同シリコンウェハーの要部拡大斜視図、第３図
Ａは同方法におけるシリコンウェハーと金属製マスク位
置合せ前の斜視図、第３図Ｂは同工程に使用する金属製
マスクの要部拡大斜視図、？４４図は従来方法で形成さ
れた突起電極の断面図、第５図Ａ、Ｂ、Ｃ，Ｄ、Ｅ。 Ｆ、Ｇは従来方法でおこなった各過程を示す突起電極の
断面図である０ １・・・・・・ＩＣチップ、８・・・・・・金属膜、１
１・・・・・・下地電極、１２・・・・・・マスク、１
３・・・・・開孔部、１４・・・・・・クリーム状ハン
ダペースト、１５・・・−・・スキージ、１６・・・・
・・ハンダ層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（ｆ
−−−″Ｆ叱電楓 敏 で ―） （Ｊ （≧の
く〔 第５図
法でおこなった各過程を示す突起電極の断面図、第２図
Ａは同方法で処理されるシリコンウェハーの斜視図、第
２図Ｂは同シリコンウェハーの要部拡大斜視図、第３図
Ａは同方法におけるシリコンウェハーと金属製マスク位
置合せ前の斜視図、第３図Ｂは同工程に使用する金属製
マスクの要部拡大斜視図、？４４図は従来方法で形成さ
れた突起電極の断面図、第５図Ａ、Ｂ、Ｃ，Ｄ、Ｅ。 Ｆ、Ｇは従来方法でおこなった各過程を示す突起電極の
断面図である０ １・・・・・・ＩＣチップ、８・・・・・・金属膜、１
１・・・・・・下地電極、１２・・・・・・マスク、１
３・・・・・開孔部、１４・・・・・・クリーム状ハン
ダペースト、１５・・・−・・スキージ、１６・・・・
・・ハンダ層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（ｆ
−−−″Ｆ叱電楓 敏 で ―） （Ｊ （≧の
く〔 第５図
Claims (3)
- （１）半導体集積回路の外部結線用下地電極上面に微小
粒径のハンダ合金粒子とフラックス成分を混合したクリ
ーム状ハンダペーストを塗付した後、クリーム状ハンダ
ペーストを加熱して溶かし、ハンダ層を形成させること
を特徴とする半導体集積回路への突起電極形成方法。 - （２）クリーム状ハンダペーストは、粒径を５〜５０μ
ｍとしたハンダ合金粒子と、混合比８〜１２％のフラッ
クス成分とからなることを特徴とする特許請求の範囲第
１項記載の半導体集積回路への突起電極形成方法。 - （３）クリーム状ハンダペーストは、下地電極に対応し
た部分に略同形状寸法の開孔部を設けたマスクを前記下
地電極に前記開孔部を位置合せして配置せしめ、前記マ
スク上にクリーム状ハンダペーストを乗せ弾力性のゴム
や合成樹脂でできた板状体でこすり、前記開孔部に前記
クリーム状ハンダペーストを塗付した後、前記マスクを
除却することにより、前記下地電極上に均一な厚さの前
記クリーム状ハンダペーストを塗付することを特徴とす
特許請求の範囲第１項あるいは第２項記載の半導体集積
回路への突起電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107457A JPS61264743A (ja) | 1985-05-20 | 1985-05-20 | 半導体集積回路への突起電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107457A JPS61264743A (ja) | 1985-05-20 | 1985-05-20 | 半導体集積回路への突起電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61264743A true JPS61264743A (ja) | 1986-11-22 |
Family
ID=14459653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60107457A Pending JPS61264743A (ja) | 1985-05-20 | 1985-05-20 | 半導体集積回路への突起電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264743A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150031A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | はんだバンプの形成方法 |
| EP0651600A1 (en) * | 1993-11-02 | 1995-05-03 | Koninklijke Philips Electronics N.V. | Solder-coating method, and solder paste suitable for use therein |
-
1985
- 1985-05-20 JP JP60107457A patent/JPS61264743A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150031A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | はんだバンプの形成方法 |
| EP0651600A1 (en) * | 1993-11-02 | 1995-05-03 | Koninklijke Philips Electronics N.V. | Solder-coating method, and solder paste suitable for use therein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449406B2 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| US6150717A (en) | Direct die contact (DDC) semiconductor package | |
| US6221692B1 (en) | Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith | |
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| US6268655B1 (en) | Semiconductor device including edge bond pads and methods | |
| JP2001308129A (ja) | 鉛フリーバンプの形成方法 | |
| JPH09199506A (ja) | 半導体素子のバンプ形成方法 | |
| KR100737498B1 (ko) | 반도체 소자의 실장 방법 및 실장 구조 | |
| US7045389B1 (en) | Method for fabricating a semiconductor devices provided with low melting point metal bumps | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| JPS63122155A (ja) | 半導体チツプの接続バンプ | |
| TW418470B (en) | Method for forming solder bumps on flip chips and devices formed | |
| JPH0758173A (ja) | 半導体装置のバーンイン方法及び半導体装置 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JPH03241756A (ja) | 半導体集積回路の実装装置および実装方法 | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JPH05102251A (ja) | Ｔａｂテープ及びその製造方法並びに該ｔａｂテープを用いたｉｃチツプの実装方法 | |
| JP2603100B2 (ja) | 電子部品塔載用基板の製造方法 | |
| JPH03225923A (ja) | バンプの形成方法 | |
| JPH0469427B2 (ja) | ||
| JPH10135224A (ja) | 半導体素子のバンプ形成方法 | |
| JPH0281436A (ja) | 転写バンプの形成方法 | |
| JPH06310567A (ja) | 半導体装置の実装方法およびその実装構造 | |
| JPH0745664A (ja) | 半導体装置の実装方法 |