JPH02150138A - 直列制御装置 - Google Patents
直列制御装置Info
- Publication number
- JPH02150138A JPH02150138A JP63304636A JP30463688A JPH02150138A JP H02150138 A JPH02150138 A JP H02150138A JP 63304636 A JP63304636 A JP 63304636A JP 30463688 A JP30463688 A JP 30463688A JP H02150138 A JPH02150138 A JP H02150138A
- Authority
- JP
- Japan
- Prior art keywords
- node
- error
- information
- control device
- error check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Selective Calling Equipment (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プレス、工作□械、建設機械、船舶航空機
等の各種機械の集中管理システムおよび無人搬送装置、
無人倉庫等の集中管理システムに採用して好適な直列側
ｔ１′Ｄ装置に関する。
等の各種機械の集中管理システムおよび無人搬送装置、
無人倉庫等の集中管理システムに採用して好適な直列側
ｔ１′Ｄ装置に関する。
（従来の技術〕
プレス、工作機械、建設機械、船舶、航空機、無人搬送
装置、無人倉庫等を集中管理する場合、装置各部の状態
を検出する多数のセンサおよび装置各部の状態を制御す
る多数のアクチュエータが必要となる。このセンサおよ
びアクチュエータの数は例えばプレスを考えた場合３０
００以上にも及び、他の装置においては更に多数となる
ものもある。
装置、無人倉庫等を集中管理する場合、装置各部の状態
を検出する多数のセンサおよび装置各部の状態を制御す
る多数のアクチュエータが必要となる。このセンサおよ
びアクチュエータの数は例えばプレスを考えた場合３０
００以上にも及び、他の装置においては更に多数となる
ものもある。
従来、この種の装置を集中管理する集中管理システムは
上述した多数のセンサお、よびアクチュエータをメイン
コントローラに接続し、多数のセンサ出力をメインコン
トローラで収集すると共に、メインコントローラからの
信号により多数のアクチュエータを制御するように構成
されている。
上述した多数のセンサお、よびアクチュエータをメイン
コントローラに接続し、多数のセンサ出力をメインコン
トローラで収集すると共に、メインコントローラからの
信号により多数のアクチュエータを制御するように構成
されている。
かかる従来の集中管理システムの場合、センサの数およ
びアクチュエータの数が厖大になると、メインコントロ
ーラとセンサおよびアクチュエータを結ぶ配線の数も厖
大となり、またメインコントローラの入出力部の構成も
非常に複雑となる。
びアクチュエータの数が厖大になると、メインコントロ
ーラとセンサおよびアクチュエータを結ぶ配線の数も厖
大となり、またメインコントローラの入出力部の構成も
非常に複雑となる。
そこで、複数のノードを直列に接続すると共に各ノード
に１乃至複数のセンサおよびアクチュエータを接続し、
これらノードをメインコントローを介して環状に接続し
、このメインコントロラからの信号によって各ノーＣを
制御するようにした構成が考えられている。かかる構成
の場合、基本的にはメインコントローラは信号入力線と
出力線だけでよく、また各ノードも信号入力線と出力線
を接続するだけでよいので、配線数を大幅に減少させる
ことができる。
に１乃至複数のセンサおよびアクチュエータを接続し、
これらノードをメインコントローを介して環状に接続し
、このメインコントロラからの信号によって各ノーＣを
制御するようにした構成が考えられている。かかる構成
の場合、基本的にはメインコントローラは信号入力線と
出力線だけでよく、また各ノードも信号入力線と出力線
を接続するだけでよいので、配線数を大幅に減少させる
ことができる。
しかし、上記ノードを直列に接続する構成をとる場合、
各センサの出力の収集の同時性および各アクチコ■−タ
の制御の同時性をいかにして確保するかが問題となる。
各センサの出力の収集の同時性および各アクチコ■−タ
の制御の同時性をいかにして確保するかが問題となる。
例えば、各ノードにアドレスを割当てて、このアドレス
に基づき各ノードを制御する構成を考えると、このアド
レス処理のための時間遅れが問題となり、各センサの出
力の収集および各アクチュエータの制御に関して満足す
べき同時性を確保することはできない。
に基づき各ノードを制御する構成を考えると、このアド
レス処理のための時間遅れが問題となり、各センサの出
力の収集および各アクチュエータの制御に関して満足す
べき同時性を確保することはできない。
そこで、発明者等は、各ノードを直列に接続する構成を
とりながらも各ノードにアドレスを割当てるという弁想
を捨て、８ノードをその接続の順番によって識別するよ
うにし、これによってアドレス処理を不要にすると共に
アドレス処理に伴う時間遅れを解消し、さらにはノード
の構成を大幅に簡略化できるようにした直列制御装置を
提案している。
とりながらも各ノードにアドレスを割当てるという弁想
を捨て、８ノードをその接続の順番によって識別するよ
うにし、これによってアドレス処理を不要にすると共に
アドレス処理に伴う時間遅れを解消し、さらにはノード
の構成を大幅に簡略化できるようにした直列制御装置を
提案している。
この装置によれば、各ノードは上流側のノードからの信
号に自ノード内のセンサの出力信号を所定のルールに基
づいて順次付加し、また上流側のノードからの信号のう
ち自ノード、に対する信号を所定のルールに基づいて順
次後取り、自ノード内のアクチュエータに出力するとい
う構成をとる。
号に自ノード内のセンサの出力信号を所定のルールに基
づいて順次付加し、また上流側のノードからの信号のう
ち自ノード、に対する信号を所定のルールに基づいて順
次後取り、自ノード内のアクチュエータに出力するとい
う構成をとる。
この場合、各ノードにはアドレスは全く不要となり、ま
た、アドレス処理が不要となるため各ノードにおける時
間遅れはタイミング合ゼのみの非常に小さなものとなり
、またノードの構成も非常に簡単なものとなる。
た、アドレス処理が不要となるため各ノードにおける時
間遅れはタイミング合ゼのみの非常に小さなものとなり
、またノードの構成も非常に簡単なものとなる。
ところで、上記構成を取る場合、メインコントローラか
ら送信する時系列の信号列には水平、垂直パリティチエ
ツク符号あるいはＣＲＣ符号などのエラーチェック符号
を付加して送信し、各ノードではこのエラーチェック符
号によって受信信号列の誤り検査を行い、誤りがあれば
そのことを示す信号を下流側のノードを介してメインコ
ン１〜ローラに送信し、伝送誤りによるシステムの誤動
作を防止する手段が設けられる。
ら送信する時系列の信号列には水平、垂直パリティチエ
ツク符号あるいはＣＲＣ符号などのエラーチェック符号
を付加して送信し、各ノードではこのエラーチェック符
号によって受信信号列の誤り検査を行い、誤りがあれば
そのことを示す信号を下流側のノードを介してメインコ
ン１〜ローラに送信し、伝送誤りによるシステムの誤動
作を防止する手段が設けられる。
しかし、従来においては、水平バリティチエツク符号な
どの複数のエラーチェック符号を付加した場合でも、そ
のエラーチエックの結果の信号は１つにまとめてメイン
コントローラに返信する構成がとられていたため、メイ
ンコントローラでは伝送誤りが生じていたことは分るが
、どの種類の伝送誤りであるかが分らず、的確な対応が
できないという問題があった。
どの複数のエラーチェック符号を付加した場合でも、そ
のエラーチエックの結果の信号は１つにまとめてメイン
コントローラに返信する構成がとられていたため、メイ
ンコントローラでは伝送誤りが生じていたことは分るが
、どの種類の伝送誤りであるかが分らず、的確な対応が
できないという問題があった。
（５′ｌ明が解決しようとする課題）
上述のように、従来の直列制御装置では複数種類の１ラ
一チエツク符号によるエラーチエックを行うようにした
場合でも、そのエラーチエックの結果の信号は１つにま
とめてメインコントローラに返信する構成をとるため、
メインコントローラではどの種類のエラーチェック符号
による伝送誤りが生じたのかが分らず、的確な対応がで
きないという問題があった。
一チエツク符号によるエラーチエックを行うようにした
場合でも、そのエラーチエックの結果の信号は１つにま
とめてメインコントローラに返信する構成をとるため、
メインコントローラではどの種類のエラーチェック符号
による伝送誤りが生じたのかが分らず、的確な対応がで
きないという問題があった。
本弁明の目的は、エラーチェック符号別の結果を判定で
き、それに対する的確な対応を行うことができる直列制
御装置を提供することにある。
き、それに対する的確な対応を行うことができる直列制
御装置を提供することにある。
（課題を解決するための手段）
本発明は、主制御装置は、各ノード向けの送信情報に複
数種類のエラーチェック符号を付加して送信するための
エラーチェック符・号生成手段を有し、各ノードは、受
信したエラーチェックの種類別に受信情報のエラーチェ
ックを行い、その結果の情報をエラーチェック符号の種
類別に付加して下流側の他のノードおよび主制御装置に
送信するエラーチェック手段とを右することにより構成
される。
数種類のエラーチェック符号を付加して送信するための
エラーチェック符・号生成手段を有し、各ノードは、受
信したエラーチェックの種類別に受信情報のエラーチェ
ックを行い、その結果の情報をエラーチェック符号の種
類別に付加して下流側の他のノードおよび主制御装置に
送信するエラーチェック手段とを右することにより構成
される。
（作用〕
各ノードは、エラーチェック符号別にエラーチェックを
行い、その結果の情報を各符号別に付加して主制御装置
に返信する。従って、主制御装置はエラーチェック符号
別の結果を知ることができ、それに対する的確な対応を
行うことが可能になる。
行い、その結果の情報を各符号別に付加して主制御装置
に返信する。従って、主制御装置はエラーチェック符号
別の結果を知ることができ、それに対する的確な対応を
行うことが可能になる。
〔実施例）
第１図はこの発明の一実施例を示す構成図であり、環状
の伝送ａ１に接続されたメインコントロラ２と、ｎ個の
ノード３−１〜３−ｎとから成り、各ノード３−１〜３
−ｎには複数のセンサＳ１〜Ｓｉ とアクチュエータＡ
１〜Ａｋが接続されている。
の伝送ａ１に接続されたメインコントロラ２と、ｎ個の
ノード３−１〜３−ｎとから成り、各ノード３−１〜３
−ｎには複数のセンサＳ１〜Ｓｉ とアクチュエータＡ
１〜Ａｋが接続されている。
メインコントローラ２は、第２図（ａ＞に示すように先
頭にスタートコードＳＴ、次に各ノードに対する制御情
報ＤＡＴＡ、次に情報部分の終りを示すストップコード
ｓｐ、ｉ後にパリティチエツク符号やＣＲＣ符母などの
複数種類のエラーチェック符号ＥＲＣ−１，ＥＲＣ−２
を配置した通信情報を伝送線１に送出する。この通信情
報は伝送Ｉ！１を介して各ノード３−１〜３−ｎに直列
に伝送される。
頭にスタートコードＳＴ、次に各ノードに対する制御情
報ＤＡＴＡ、次に情報部分の終りを示すストップコード
ｓｐ、ｉ後にパリティチエツク符号やＣＲＣ符母などの
複数種類のエラーチェック符号ＥＲＣ−１，ＥＲＣ−２
を配置した通信情報を伝送線１に送出する。この通信情
報は伝送Ｉ！１を介して各ノード３−１〜３−ｎに直列
に伝送される。
各ノード３−１〜３−ｎは伝送線１から通信情報を受信
すると、自ノードの接続番号に対応したタイムスロット
の制御情報を抜取り、エラーチェック符号ＥＲＣ−１，
ＥＲＣ−２による受信情報ＤＡＴＡのエラーチェックの
結果、誤りが生じていなければ、この制御情報によって
アクチュエータＡ１〜Ａｋを制御する。また、自ノード
の接続番号に対応したタイムスロットにセンサＳ１〜Ｓ
ｉの出力信号を挿入し、下流側のノードに送信する。
すると、自ノードの接続番号に対応したタイムスロット
の制御情報を抜取り、エラーチェック符号ＥＲＣ−１，
ＥＲＣ−２による受信情報ＤＡＴＡのエラーチェックの
結果、誤りが生じていなければ、この制御情報によって
アクチュエータＡ１〜Ａｋを制御する。また、自ノード
の接続番号に対応したタイムスロットにセンサＳ１〜Ｓ
ｉの出力信号を挿入し、下流側のノードに送信する。
従って、メインコントローラ２から送信した制御情報Ｄ
ＡＴＡは、最下流側のノード３−ｎから送信された時に
は各ノードのセンサ出力信号に入れ替っていることにな
る。メインコントローラ２はこのセンサ出力信号によっ
て各ノード３−１〜３−ｎの状態を把握し、次の制御ス
テップへ進む。
ＡＴＡは、最下流側のノード３−ｎから送信された時に
は各ノードのセンサ出力信号に入れ替っていることにな
る。メインコントローラ２はこのセンサ出力信号によっ
て各ノード３−１〜３−ｎの状態を把握し、次の制御ス
テップへ進む。
また、各ノードはいずれかのエラーチェック符号による
エラーチェックの結果、誤りが生じてした場合には、制
御情報ＤＡＴＡは採用せず、第２図（ｂ）に示すように
各エラーチェック符号別のエラーチェック結果の情報（
エラーの有無を示す情報）ＥＲＤ−１，ＥＲＤ−２をエ
ラーチェック符号ＥＲＣ−１，ＥＲＣ−２の後に付加し
、下流側のノードを介してメインコントローラ２に送信
する。
エラーチェックの結果、誤りが生じてした場合には、制
御情報ＤＡＴＡは採用せず、第２図（ｂ）に示すように
各エラーチェック符号別のエラーチェック結果の情報（
エラーの有無を示す情報）ＥＲＤ−１，ＥＲＤ−２をエ
ラーチェック符号ＥＲＣ−１，ＥＲＣ−２の後に付加し
、下流側のノードを介してメインコントローラ２に送信
する。
第３図はノード３−１〜３−ｎの内部構成の一実施例を
示す構成図であり、エラーチェック符号ＥＲＣ−１，Ｅ
ＲＣ−２としてデータ長チエツク符号（ＥＲＣ−１）と
ＣＲＣ符号（ＥＲＣ−２）の２種類を採用した場合の構
成を示している。図においで、上流側のノードからの通
信情報は入力回路３０で受信される。この入力回路３０
は通信情報を変調して送信する場合、これをＮＲＺ符号
に復調する回路構成である。復調された通信情報はデー
タ！！！Ｌ浬回路（エラーチェック符丹生成橙能を含む
）３１．データ長チエツク回路３２．ＣＲＣチエツク回
路３３に入力される。
示す構成図であり、エラーチェック符号ＥＲＣ−１，Ｅ
ＲＣ−２としてデータ長チエツク符号（ＥＲＣ−１）と
ＣＲＣ符号（ＥＲＣ−２）の２種類を採用した場合の構
成を示している。図においで、上流側のノードからの通
信情報は入力回路３０で受信される。この入力回路３０
は通信情報を変調して送信する場合、これをＮＲＺ符号
に復調する回路構成である。復調された通信情報はデー
タ！！！Ｌ浬回路（エラーチェック符丹生成橙能を含む
）３１．データ長チエツク回路３２．ＣＲＣチエツク回
路３３に入力される。
データ処理回路３１は復調された通信情報の中に含まれ
る全ノードに対する制御情報ＤＡＴＡののうち自ノード
に対する制御情報ＤＡＴＡのみを抜取った後、センサＳ
１〜３ｎの出力信号を自ノードに対応するタイムスロッ
トに挿入し、さらにセンサＳ１〜３ｎの出力信号列を挿
入した新たな通信情報のＤＡＴＡの内容に対するエラー
チェック符号ＥＲＣ−１，ＥＲＣ−２を作成し、ＤＡＴ
Ａの次に付加して出力するもので、ここから出力される
第２図（ｂ）のようなフレーム構成の信号列はスイッチ
３４を介して出力回路３５に入力され、出力回路３５で
変調されて下流側のノードに送信される。
る全ノードに対する制御情報ＤＡＴＡののうち自ノード
に対する制御情報ＤＡＴＡのみを抜取った後、センサＳ
１〜３ｎの出力信号を自ノードに対応するタイムスロッ
トに挿入し、さらにセンサＳ１〜３ｎの出力信号列を挿
入した新たな通信情報のＤＡＴＡの内容に対するエラー
チェック符号ＥＲＣ−１，ＥＲＣ−２を作成し、ＤＡＴ
Ａの次に付加して出力するもので、ここから出力される
第２図（ｂ）のようなフレーム構成の信号列はスイッチ
３４を介して出力回路３５に入力され、出力回路３５で
変調されて下流側のノードに送信される。
なお、データ処理回路３１で抜取られた自ノード向けの
制御情報１） Ａ Ｔ Ａは図示しないアクチュエータ
駆動回路に入力され、該回路によってアクチュエータＡ
１〜Ａｋが駆動される。
制御情報１） Ａ Ｔ Ａは図示しないアクチュエータ
駆動回路に入力され、該回路によってアクチュエータＡ
１〜Ａｋが駆動される。
データ長チエツク回路３２は、受信された制御情報ＤＡ
ＴＡの長さをデータ長チエツク符号ＥＲ（、−１によっ
てチエックし、データ長に誤りが生じている場合は、ス
イッチ３６を閉じさせ、データ長エラーコード付加回路
３７から出力されるデータ長エラー検出信号ＥＲＤ−１
をスイッチ３４の「２」の切替位置入力に入力させる。
ＴＡの長さをデータ長チエツク符号ＥＲ（、−１によっ
てチエックし、データ長に誤りが生じている場合は、ス
イッチ３６を閉じさせ、データ長エラーコード付加回路
３７から出力されるデータ長エラー検出信号ＥＲＤ−１
をスイッチ３４の「２」の切替位置入力に入力させる。
また、ＣＲＣチエツク回路３３は、受信された制御情報
Ｄ Ａ Ｔ ＡのＣＲＣチエツクをＣＲＣ符号ＥＲＣ−
２によって行い、ＣＲＣ符号誤りが生じている場合は、
スイッチ３８を閉じさせ、ＣＲＣエラーコード付加回路
３９から出ツノされるＣＲＣエラー検出信＠ＥＲＤ−２
をスイッチ３４の「３」の切替位置入力に入力させる。
Ｄ Ａ Ｔ ＡのＣＲＣチエツクをＣＲＣ符号ＥＲＣ−
２によって行い、ＣＲＣ符号誤りが生じている場合は、
スイッチ３８を閉じさせ、ＣＲＣエラーコード付加回路
３９から出ツノされるＣＲＣエラー検出信＠ＥＲＤ−２
をスイッチ３４の「３」の切替位置入力に入力させる。
スイッチ３４は第４図のタイムチャートに示すように、
タイミング回路４０から出力されるタイミンク信号によ
り、切替接点の位置が「１」〜「３」の各切替位置に切
替わり、各切替位置において収集した信号を出力回路３
５に入力するものである。
タイミング回路４０から出力されるタイミンク信号によ
り、切替接点の位置が「１」〜「３」の各切替位置に切
替わり、各切替位置において収集した信号を出力回路３
５に入力するものである。
従って、切替設定の位置が１２」の位置にある時、第４
図（ｆ）に示すようにスイッチ３６が閉じられていれば
、データ長１ラーコード付加回路３７から出力されたデ
ータ長エラー検出信号ＥＲＤ−１が当該スイッチ３４を
介して出力回路３５に入力され、第４図（ｈ）の出力回
路３５の出力信号列に示すようにデータ長エラー検出信
号ＥＲＤ−１がデータ長チエツク符号ＥＲＣ−１の次に
付加されて送信される。
図（ｆ）に示すようにスイッチ３６が閉じられていれば
、データ長１ラーコード付加回路３７から出力されたデ
ータ長エラー検出信号ＥＲＤ−１が当該スイッチ３４を
介して出力回路３５に入力され、第４図（ｈ）の出力回
路３５の出力信号列に示すようにデータ長エラー検出信
号ＥＲＤ−１がデータ長チエツク符号ＥＲＣ−１の次に
付加されて送信される。
また、スイッチ３４の切替設定の位置か「３」の位置に
ある時、第４図（ｑ）に示すようにスイッチ３８が閉じ
られていれば、（、ＲＣＣニラ−出信号ＥＲＤ−２が当
該スイッチ３４を介して出力回路３５に入力され、ＣＲ
Ｃエラー検出信号ＥＲＤ−２がデータ長エラー検出信号
ＥＲＤ−１の次に付加されて送信される。
ある時、第４図（ｑ）に示すようにスイッチ３８が閉じ
られていれば、（、ＲＣＣニラ−出信号ＥＲＤ−２が当
該スイッチ３４を介して出力回路３５に入力され、ＣＲ
Ｃエラー検出信号ＥＲＤ−２がデータ長エラー検出信号
ＥＲＤ−１の次に付加されて送信される。
ここで、エラー検出信号ＥＲＤ−１，ＥＲＤ２は例えば
８ビツトの信号列で構成され、そのうち４ビツトでエラ
ーの種類を、残りの４ビツトで］−ラーのイｊ無を表わ
覆ように構成される。第５図はエラー検出信号Ｅ１でＤ
−１，ＥＲＤ−２の内容の一例を示したもので、８７〜
８０の８ビツトのすべてがｒＯＪであればエラー照し、
８７〜Ｂ４が「１」であればデータ長エラーまたはＣＲ
Ｃエラーが生じたことを表わし、Ｂ３．Ｂ２が１１」で
あればデータ長エラー、Ｂ１ 、ＢＯが「０」であれば
ＣＲＣエラーであることを区別する。また、８７〜ＢＯ
のすべてが「１」であればＣＲＣエラーとデータ長エラ
ーの両方が同時に発生したことを表わす。
８ビツトの信号列で構成され、そのうち４ビツトでエラ
ーの種類を、残りの４ビツトで］−ラーのイｊ無を表わ
覆ように構成される。第５図はエラー検出信号Ｅ１でＤ
−１，ＥＲＤ−２の内容の一例を示したもので、８７〜
８０の８ビツトのすべてがｒＯＪであればエラー照し、
８７〜Ｂ４が「１」であればデータ長エラーまたはＣＲ
Ｃエラーが生じたことを表わし、Ｂ３．Ｂ２が１１」で
あればデータ長エラー、Ｂ１ 、ＢＯが「０」であれば
ＣＲＣエラーであることを区別する。また、８７〜ＢＯ
のすべてが「１」であればＣＲＣエラーとデータ長エラ
ーの両方が同時に発生したことを表わす。
従って、メインコン１−ローラ２は８ビツト栴成のエラ
ー検出信号ＥＲＤ−１，ＥＲＤ−２の内容によってエラ
ーの有無と、どの種類のエラーが生じているかを判定す
ることができ、それに対する的確な対応を行うことが可
能となる。
ー検出信号ＥＲＤ−１，ＥＲＤ−２の内容によってエラ
ーの有無と、どの種類のエラーが生じているかを判定す
ることができ、それに対する的確な対応を行うことが可
能となる。
なお、メインコントローラ２の内部構成については図示
していないが、各ノードに対する制御情報ＤＡＴＡにデ
ータ長チエツク符号ＥＲＣ−１およびＣＲＣチエツク符
ＭＥＲ（、−２を付加して送信する別面が設けられてい
ることは古うまでもない。
していないが、各ノードに対する制御情報ＤＡＴＡにデ
ータ長チエツク符号ＥＲＣ−１およびＣＲＣチエツク符
ＭＥＲ（、−２を付加して送信する別面が設けられてい
ることは古うまでもない。
ところで、上記実施例においてはデータ長チエツク符号
とＣＲＣチエツク符号を採用しているが、他のエラーチ
ェック符号を採用してもよいし、さらに多くのエラーチ
ェック符号を付加してエラーチェックを行うようにして
もよい。
とＣＲＣチエツク符号を採用しているが、他のエラーチ
ェック符号を採用してもよいし、さらに多くのエラーチ
ェック符号を付加してエラーチェックを行うようにして
もよい。
以上説明したように本光明においては、エラーチェック
符号別にその結果の情報を主制御装置に返信するため、
主制御装置では伝送誤りに対する的確な対応をとること
ができ、シスデ１＼の誤動作を未然に防止することがで
きる効果がある。
符号別にその結果の情報を主制御装置に返信するため、
主制御装置では伝送誤りに対する的確な対応をとること
ができ、シスデ１＼の誤動作を未然に防止することがで
きる効果がある。
第１図は本発明による直列制卸装置の全体構成の一実施
例を示す構成図、第２図は通信情報のフレーム構成の一
例を示す図、第３図はノードの内部構成の一実施例を示
す構成図、第４図はノードの各部の動作を示すタイムチ
ャート、第５図はエラーチェック検出信号の構成例を示
す図である。 １・・・伝送線、２・・・メインコントローラ、３−１
〜３−ｎ・・・ノード、Ｓ１〜Ｓｉ センサ、Ａ１〜Ａ
ｋ・・・アクチュエータ、３１・・・データ長処理回路
、３２・・・データ長チエツク回路、３３・・・ＣＲＣ
チエツク回路、３７・・・データ長エラーコード付加回
路、３９・・・ＣＲＣエラーコード付加回路、３４，３
６゜３８・・・スイッチ。
例を示す構成図、第２図は通信情報のフレーム構成の一
例を示す図、第３図はノードの内部構成の一実施例を示
す構成図、第４図はノードの各部の動作を示すタイムチ
ャート、第５図はエラーチェック検出信号の構成例を示
す図である。 １・・・伝送線、２・・・メインコントローラ、３−１
〜３−ｎ・・・ノード、Ｓ１〜Ｓｉ センサ、Ａ１〜Ａ
ｋ・・・アクチュエータ、３１・・・データ長処理回路
、３２・・・データ長チエツク回路、３３・・・ＣＲＣ
チエツク回路、３７・・・データ長エラーコード付加回
路、３９・・・ＣＲＣエラーコード付加回路、３４，３
６゜３８・・・スイッチ。
Claims (2)
- （１）環状の伝送線に主制御装置と副制御装置としての
ノードを複数個接続し、各ノードは主制御装置から送信
される時系列の情報のうち自ノード向けの情報を抜取り
、自ノードに接続された端末装置を制御すると共に、該
端末装置の出力情報を自ノードに対応したタイムスロッ
トに挿入して伝送線に送出し、下流側の他のノードを介
して主制御装置に送信する直列制御装置において、主制
御装置は、各ノード向けの送信情報に複数種類のエラー
チェック符号を付加して送信するためのエラーチェック
符号生成手段を有し、 各ノードは、受信したエラーチェックの種類別に受信情
報のエラーチェックを行い、その結果の情報をエラーチ
ェック符号の種類別に付加して下流側の他のノードおよ
び主制御装置に送信するエラーチェック手段とを有する
ことを特徴とする直列制御装置。 - （２）端末装置はセンサとアクチュエータによって構成
されているものである請求項（１）記載の直列制御装置
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304636A JPH0793614B2 (ja) | 1988-12-01 | 1988-12-01 | 直列制御装置 |
| US07/672,482 US5450419A (en) | 1988-12-01 | 1991-03-20 | Error checking apparatus and method for a serial signal transmission system |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304636A JPH0793614B2 (ja) | 1988-12-01 | 1988-12-01 | 直列制御装置 |
| US07/672,482 US5450419A (en) | 1988-12-01 | 1991-03-20 | Error checking apparatus and method for a serial signal transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02150138A true JPH02150138A (ja) | 1990-06-08 |
| JPH0793614B2 JPH0793614B2 (ja) | 1995-10-09 |
Family
ID=26563983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63304636A Expired - Lifetime JPH0793614B2 (ja) | 1988-12-01 | 1988-12-01 | 直列制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5450419A (ja) |
| JP (1) | JPH0793614B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04225641A (ja) * | 1990-12-27 | 1992-08-14 | Komatsu Ltd | 直列制御装置のノ−ドチェック装置及びその方法 |
| JP2018050144A (ja) * | 2016-09-21 | 2018-03-29 | セイコーエプソン株式会社 | プロジェクションシステム、制御装置、及びプロジェクションシステムの制御方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2309855B (en) * | 1996-01-31 | 2000-01-12 | Nokia Mobile Phones Ltd | Radio receivers and methods of operation |
| US6674735B1 (en) * | 1996-01-31 | 2004-01-06 | Nokia Mobile Phones Limited | Radio receivers and methods of operation |
| US7462103B2 (en) * | 2001-03-22 | 2008-12-09 | Igt | Gaming system for individual control of access to many devices with few wires |
| US7712004B1 (en) * | 2003-09-30 | 2010-05-04 | Emc Corporation | Method of and system for error checking in a data storage system |
| CN110045641B (zh) * | 2019-03-26 | 2022-06-07 | 天津鼎成高新技术产业有限公司 | 一种控制系统用安全保护装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4879714A (en) * | 1984-11-20 | 1989-11-07 | Nec Corporation | Channel assignment system for loop network |
| WO1989008362A1 (fr) * | 1988-02-29 | 1989-09-08 | Kabushiki Kaisha Komatsu Seisakusho | Unite de commande en serie et procede de commande |
| JPH01279652A (ja) * | 1988-05-06 | 1989-11-09 | Komatsu Ltd | 直列制御装置 |
-
1988
- 1988-12-01 JP JP63304636A patent/JPH0793614B2/ja not_active Expired - Lifetime
-
1991
- 1991-03-20 US US07/672,482 patent/US5450419A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04225641A (ja) * | 1990-12-27 | 1992-08-14 | Komatsu Ltd | 直列制御装置のノ−ドチェック装置及びその方法 |
| JP2018050144A (ja) * | 2016-09-21 | 2018-03-29 | セイコーエプソン株式会社 | プロジェクションシステム、制御装置、及びプロジェクションシステムの制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793614B2 (ja) | 1995-10-09 |
| US5450419A (en) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105764825A (zh) | 安全相关升降机串行通信技术 | |
| KR950703175A (ko) | 통신 제어유닛 및 메세지 전송방법 | |
| JPH02150138A (ja) | 直列制御装置 | |
| US3719930A (en) | One-bit data transmission system | |
| JPS6041372B2 (ja) | 複数のデ−タ処理装置の接続方式 | |
| JP3475660B2 (ja) | 二重化通信装置 | |
| JPH02150139A (ja) | 直列制御装置 | |
| JPH0219042A (ja) | ダブルチェック・シリアルデータ伝送方法及びこれを用いた通信装置 | |
| JPH0522329A (ja) | 信号伝送障害の特定方法 | |
| JPS59200365A (ja) | 制御情報転送方式 | |
| JPS6365509A (ja) | 数値制御装置のデ−タ伝送装置 | |
| JP3823891B2 (ja) | マルチノードコンピュータシステムおよびリンク処理方法 | |
| JPS628633A (ja) | 遠方監視制御装置 | |
| JPS62219053A (ja) | 保守信号線付バス方式 | |
| JPH01112844A (ja) | 通信制御装置 | |
| JPS588463A (ja) | 列車集中制御装置 | |
| JPS61101898A (ja) | 自火報システムのデ−タ伝送方式 | |
| JPS63308437A (ja) | 回線専有防止方式 | |
| JPH04115640A (ja) | 信号伝送方式 | |
| JPS62200432A (ja) | 複数のコンピユ−タを有するコンピユ−タ装置 | |
| JP2000106566A (ja) | 通信制御装置 | |
| JPH04281638A (ja) | 構成管理方式 | |
| JPS63215242A (ja) | デ−タ収集方式 | |
| JPH03274848A (ja) | バスラインチェック方法 | |
| JPS61152142A (ja) | デ−タ受渡方式 |