JPH01279652A - 直列制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、各種産業機械やＮＣ機械、無人搬送車、ロ
ボット等において数多く用いられる各種センサやアクチ
ュエータを、制御用コントローラにある中央処理装置に
て集中管理するに好適な制御装置に関し、特に上記各種
センサやアクチュエータの各々に対応してこれらを間接
管理する周辺処理装置を設けるとともに、中央処理装置
を介して環状に、若しくは中央処理装置に対して列状に
、これら周辺処理装置を信号線によって直列接続して構
成した直列制御装置について、その信号線の断線箇所を
正確に検出するに好適な周辺処理装置の具現に関する。

〔従来の技術〕

第１１図に、上述した直列制御装置の全体の構成につい
てその一例を示す。

すなわちこの第１１図において、１０は、上記制御用コ
ントローラとして対象機械を統括的に制御するマシンコ
ントローラ、２−１〜２−ｎは、同機械内の各部に配さ
れた上記のセンサまたはアクチュエータ、３０は、上記
中央処理装置としてマシンコントローラ１０に配される
中央コントローラ（メインコントローラ）　、４−１〜
４−ｎは、上記周辺処理装置として複数のセンサまたは
アクチュエータ２−１〜２−ｎ各々に対応して配されて
各種データ（センサデータまたはアクチュエータ制御デ
ータ）を上記中央コントローラ３０との間で中継処理す
る周辺コントローラ（ノートコントローラ）であり、こ
の例示した直列制御装置では、上記中央処理装置として
の中央コンＩ・ローラ３０と周辺処理装置としての周辺
コントローラ４−１〜４−ｎとが、同第１１図に示され
る態様で信号線５０を介して環状に直列接続されている
。

また、第１２図は、こうした直列制御装置において各コ
ントローラ３０．４−１〜４−ｎ間を伝送されるとする
信号ＳＯ〜Ｓｎのプロトコルの一例を示すものである。

すなわちこの例において、上記信号ＳＯ〜Ｓｎは、各セ
ンサからのセンサ出力を示すセンサデータまたは各アク
チュエータの駆動態様を制御するための制御内容を示す
制御データ等の列からなる「データ列」と、このデータ
列の直前に配されて複数ビット（例えば８ビツト）の所
定の論理構造をもって該データ列の先頭を指示する「ス
タートコート」と、上記データ列の直後に配されて同様
に複数ビット（例えば８ビット）の所定の論理構造（ス
タートコートの論理構造とは異なる）をもって同データ
列の末尾を指示する「ストップコート」と、各ポート間
（各コントローラ間）でのエラー発生の有無検索用とし
て上記コントローラの各々において各別に生成されて上
記ストップコートの直後に所定ビット数（例えば１６ビ
ノト）からなるコート信号として付加される「エラーチ
エツクコート」とをそれぞれ具えて構成されており、各
コントローラ３０．１−１〜４−ｎにおいては、上記ス
タートコートおよびストップコードの検出にＵづいてデ
ータ（データ列）の存在を知り、また上記「エラーチエ
ツクコード」の検査（ＣＲＣチエツク方式や垂直水平パ
リティチエツク方式等による）に基づいてエラー発生の
有無を知る。

〔発明が解決しようとする課題〕

こうした直列制御装置においては、その各コントローラ
間に伝送する信号として上記のようなプロトコルを有す
る信号を採用することで、データの授受並びにエラーチ
エツクについては確かにこれを有効に達成することはで
きる。し力１し、上記信号線か断線した場合、たとえば
第１１図の周辺コントローラ４−１．４−２間にお０て
信号線が断線した場合には、信号が信号Ｓ１以後各コン
トローラに伝送されなくなり、当のデータの授受並びに
エラーチエツクを行なえなくなるので、すぐに断線した
場所を見つけて修理、復旧する必要がある。

この場合、中央コントローラ３０にお〜）で上品己信号
をタイム管理等していれば、確かに断線があったか否か
の判定はできるものの、“信号ＳＬｔこ相当する信号線
（周辺コントローラ４−２の手前）において断線が発生
した”等の断線の発生箇所の情報は得られず、このため
上記修理等を迅速（二行なうことができないという不都
合があった。

本発明は、こうした実情に鑑みてなされたもので、上記
信号線か断線した場合に、その断線箇所の情報か正確に
得られるようにして、上記修理等を迅速に行なうことの
できる直列制御装置を提ｆ共することを目的としている
。

〔課題を解決するための手段〕

この発明では、周辺処理装置のそれぞれに、前段の周辺
処理装置との間の信号線の断線を検出する断線検出手段
と、この断線検出手段により断線が検出された場合、断
線発生を示す所定の断線コートと、初期設定した所定ビ
ット数の断線位置データとから成る断線信号を次段周辺
処理装置または中央処理装置に出力する断線信号発生手
段と、前段周辺処理装置から入力された断線信号の断線
コートを検出する断線コート検出手段と、この断線コー
ト検出手段により断線コートか検出された場合、前段周
辺処理装置から入力された断線信号の断線位置データを
＋１加算する加算手段とを設け、中央処理装置に入力さ
れた前記断線信号の断線位置データの加算値に基ついて
断線位置を検出するようにしている。

〔作用〕

すなわち上記信号線の断線か発生して、その断線箇所直
後に相当する周辺処理装置に信号か伝送されなくなると
、この周辺処理装置は、断線信号を出力する。

すると、その後段以降の周辺処理装置では、前段のコン
トローラから断線信号を入力すると、断線信号の断線位
置データを順次＋１ずつ加算していく。

こうして、中央処理装置に断線信号が入力されると、入
力された断線信号の断線位置データの加算値から逆算す
る等して、断線箇所か検出される。

〔実施例〕

以下、本発明の実施例を第１図から第１２図に基ついて
説明する。

第１図は、直列制御装置として先の第１１図に示した構
成のものを前提として、その各周辺処理装置としての周
辺コントローラ４−１〜４−ｎの具体的構成例を示した
ものである。

因みにこの例では、これら周辺コントローラ４−１〜４
−ｎは全て同一の構成を有していることを想定している
。

さて同図に示すように、周辺コントローラ４−１〜４−
ｎは、各々中央コントローラ３０若しくは前段の周辺コ
ントローラから伝送される信号を人力してこれを所要に
復調する入力回路４０１と、この入力復調された信号か
ら所定の理論構造をもってデータ列の先頭を示す前記「
スタートコート」を検出するスタートコート検出回路４
０２と、同人力復調された信号から更に所定の理論構造
をもってデータ列の末尾を示す前記「ストップコード」
を検出するストップコート検出回路４０３と、同人力復
調信号のうちの前記「エラーチエツクコート（前述の如
くエラーの有無を検索するためのコートとして前段周辺
コントローラの後述するエラーチエツクコート生成回路
４０７を通じて生成出力される）」に基づいて前段（前
ポー１〜）と自段（自ボート）間でのエラー発生の有無
を検査するエラーチエツクコート検査回路４０４と、同
人力復調信号にエラーの発生を通知するための［エラー
コート（エラー発生の検知に基つき前段周辺コントロー
ラの後述するエラーコード検出回路４０８を通じて生成
付加される）」か付加されているか否か監視して、付加
されている場合にこの旨検出するエラーコ−１・検出回
路４０５と、これらエラーチエツクコート検査回路４０
４によるエラー検知出力およびエラーコード検出回路４
０５によるエラーコード検出出力の論理和をとるオア回
路ＯＲと、」二記入力復調信号（正確にはこのうちのデ
ータ列）とセンサまたはアクチュエータ２−１〜２−ｎ
との間でのデータ変換を行なう回路であって、これかセ
ンサである場合には、各対応するセンサのセンサ出力に
基づいて自段の転送すべきセンサデータを生成出力し、
またこれかアクチユエータである場合には、各対応する
アクチュエータに対する制御データに基づいてこれを駆
動するための駆動信号を生成出力するデータ変換回路４
０６と、同人力復調信号（データ変換回路４０６を通し
てデータか付加または削除される場合はこれも含む）に
基づいて新たに「エラーチエツクコード」を生成出力す
るエラーチエツクコード生成回路４０７と、該入力復調
信号のこのエラーチエツクコード生成回路４０７への人
力を開閉（オンオフ）制御するスイッチ回路ＳＷＩと、
上記「エラーコート」の生成を行ない必要に応して（後
述するスイッチ回路ＳＷ２による選択に応して）これを
上記入力復調回路に付加するエラーコード付加回路４０
８と、上記入力復調信号および上記エラーチエツクコー
ト生成回路４０７から生成出力される信号（エラーチエ
ツクコート）および上記エラーコード付加四路４０８か
ら出力される信号（エラーコート）および後述する断線
コート送出回路４ユ３から出力される信号のうちのいず
れかを経時的に選択出力するスイッチ回路ＳＷ２と、こ
のスイッチ回路ＳＷ２から選択出力され、後述するエク
スクルーンブオア回路ＥＸ、ＯＲを介して得られる信号
を所要に変調してこれを次段周辺コントローラ若しくは
中央コントローラ３０へ送出する出力回路４０９と、断
線検出部４１０とを備えている。

断線検出部４１０は、後述する各回路４１１〜４１５、
アンド回路ＡＤ、フリップフロップＦＦ。

１ビツト遅延回路ＤＬおよびエクスクル−シブオア回路
ＥＸ、ＯＲとから構成されている。

信号入力検出回路４１１は、信号入力かあるか否かを検
出する回路であり、具体的には上記スタートコードまた
は後述する断線コートか人力された時点で信号入力があ
ったものとして、リセット信号を出力する。

断線検出回路４］２は、タイマを有していて、同タイマ
か、信号の伝送周期より十分長い時間Ｔ（たとえば伝送
周期の５倍）をカウントした場合に、断線かあったこと
を示す断線検出信号を出力するものである。ここで」１
記タイマは、」−記信号人力検出回路４１１からリセッ
ト信号か加えられることにリセットされるものとする。

断線コード送出回路４１３は、上記断線検出回路４１２
から断線検出信号か加えられた際に、後述する断線コー
トと断線位置データとて構成される断線信号を送出する
ものであり、同回路４１３の出力側は、スイッチ回路Ｓ
Ｗ２の接点４に接続している。

断線コード検出回路４１４は、入力復調信号の中から上
記断線コートを検出する回路であり、その出力側は、フ
リップフロップＦＦのセット端子Ｓに接続している。

信号“０”検出回路は、たとえばインバータ等で構成さ
れていて、入力復調信号の論理反転を行なう等して信号
”０”を検出する回路であり、その出力側は、アンド回
路ＡＤの一方の入力端子に接続している。

フリップフロップＦＦの出力端子Ｑは、アント回路ＡＤ
の他の一方の入力端子に接続している。

１ビツト遅延回路ＤＬの入力端子および出力端子は、そ
れぞれアント回路ＡＤの出力端子、フリップフロップＦ
Ｆのリセット端子Ｒに接続している。

エクスクル−ジグオア回路ＥＸ、　　ＯＲの入力端子は
、フリップフロップＦＦ、スイッチ回路ＳＷ２の接点０
にそれぞれ接続し、その出力側は出力回路４０９に接続
している。

以下、第１１図に示す信号線５ｏにおいて断線か全く発
生していない場合の動作について説明する。

第２図は、断線がない状態における各周辺コントローラ
、たとえばコントローラ４−１にて実行される信号処理
動作を示すタイムチャートである。

なお、ここでは−例として中央コントローラ３０と周辺
コントローラ４−１との間における信号伝達に際してエ
ラーが発生したことを想定している。

さていま、前段中央コントローラ３０から次段周辺コン
トローラ４−１に対して第２図（ａ）に示す態様の信号
伝送かあり、これが入力回路４０１にて入力復調された
とすると、スタートコード検出回路４０２では、同第２
図（ｂ）に示すタイミングにてこの受信信号のスタート
コードを検出して、スイッチ回路ＳＷＩをオン（初期は
オフとなっている）に切換制御する（第２図（ｇ）参照
）。これにより、エラーチエツクコード生成回路４０７
は、その入力される信号（主にデータ列）に基づいて次
段周辺コントローラ４−２へ伝送すべきエラーチエツク
コードの生成動作を開始する。なお、この時点において
は、スイッチ回路ＳＷ２が、第２図（ｈ）に示すように
初期状態てある端子１人力選択状態（これを第１図に実
線の矢印にて示す）に維持されており、上記スター！・
コートやデータ列は、このスイッチ回路ＳＷ２を介して
そのまま出力回路４０９に加えられ、該出力回路４０９
を通して信号Ｓ１として次段の周辺コントローラ４−２
へ転送出力される（第２図（ｈ）および（ｉ）参照）。

またこの間、データ変換回路４０６においては、各対応
するセンサまたはアクチュエータ２−１）との間での上
述したデータ変換（データ生成）動作を実行する。

こうして伝送される信号は、次に第２図（Ｃ）に示すタ
イミングにてそのストップコートが検出される。

ストップコート ストップコート ］を初期状態のオフ、そしてスイッチ回路ＳＷ２を端子
２人力選択状態（つまり第１図の破線の矢印で示す選択
状態）にそれぞれ切換制御する（第２図（ｃ）、（ｇ）
および（ｈ）参ｊｊｊ＋，　）。

こうしたスイッチ回路ＳＷ２の切換に応して、同スイッ
チ回路ＳＷ２からは、上記検出済みのストップコードに
引き続き、上記エラーチエツクコード生成回路４０７に
て新たに生成されたエラーチエツクコート１が選択出力
され、出力回路４０９を通じて転送される（第２図（１
）参照）。

またこれと並行して、エラーチエツクコート検査回路４
０４ては、前段の中央コントローラ３０から転送された
エラーチエツクコート０についての検査を実行する。こ
の結果、データエラーが発生していなければ、このエラ
ーチエツクコード検査回路４０４からは何らの信号も出
力されないか、ここで想定するように、このエラーチエ
ツクコート０によって該エラーの発生か確認される場合
には、この確認と同時に、短時間ではあるか論理”１”
レベルとなるエラー検知信号が同エラーチエツク回路４
０４から出力される（第２図（ｄ）参照）。したかって
この間（エラー検知信号が出力されている間）、オア回
路ＯＲの出力も論理”１“レベルとなる。このオア回路
ＯＲの出力は、上記エラーチエツクコード生成回路４０
７から、自ら生成したエラーチエツクコートの出力の完
了に伴なって発せられるエラーチエツクコート送出完了
信号（第２図（ｉ）および（ｅ）参照）とともに、」１
記スイッチ回路ＳＷ２に加えられる。

スイッチ回路ＳＷ２は、上記エラーチェノクコ−１〜生
成回路４０７からその生成コートの送出完了信号か加え
られることを条件に、上記オア回路ＯＲから加えられる
信号の論理レベルに応じて、これが論理”０゛°レヘル
てあれば初期状態の端子１人力選択状態に、ここでの例
のように論理”１″。

レベルであれば端子３人力選択状態（つまり、第１図に
一点鎖線の矢印で示す状態）にそれぞれ切換制御される
スイッチ回路である。したかってこの場合、上記エラー
チエツクコード送出完了信号か発せられると同時に、こ
のスイッチ回路ＳＷ２か端子３人力選択状態となり、送
信回路４０９を通じて転送出力される信号には、上記エ
ラーチエツクコート生成回路４０７にて生成出力された
エラー−Ｊ−ニックコート（エラーチェノクコー１”　
１　）に引き続き、エラーコート付加回路４０８から出
力されるエラーコードか付加されることとなる（第２図
（ｈ）および（ｉ）参照）。

この後上記エラーコート付加回路４０８では、上記エラ
ーコードの付加を完了すると、このスイッチ回路ＳＷ２
に対してエラーコート付加完了信号を発して（第２図（
１）および（ｆ）参照）、同スイッチ回路ＳＷ２を初期
状態の端子１人力選択状態とする（第２図（ｈ）参ＪＩ
ｉ：（　）。

周辺コントローラ４−１の以上の動作によって、この周
辺コントローラ４−１から次段の周辺コントローラ４−
２へ転送出力される信号Ｓ］には、エラー発生状態であ
ることを通知するエラーコートが良好に付加される。

なお、この間、周辺コントローラ４−１自らの入力回路
４０１による入力復調信号からは、断線コードは検出さ
れないので、フリップフロップＦＦはセットされること
はない。したかつてフリップフロップＦＦの出力は論理
“Ｏ”レベルのままであり、エクスクルーンブオア回路
ＥＸ．ＯＲからは、スイッチ回路ＳＷ２を介して同オア
回路ＥＸ、ＯＲに加えられる信号Ｓｌ（第２図（１）参
照）がそのまま出力されることになる。

つぎに、周辺コントローラ４−２以降の動作について説
明する。

いま、第１１図に示す周辺コントローラ４−１゜４−２
間において信号線５０の断線が生していない場合には、
周辺コントローラ４−２では、周辺コントローラ４−１
での上記動作と同様、入力侶号Ｓ１の入力回路４０１を
通した入力復調信号についてのスタートコートの検出、
対応データの授受、ストップコ−１・の検出、エラーチ
エツクコート１の検査（エラーチエツク）、および新た
なエラーチエツクコード２の生成、付加、エラーコート
の付加（エラーかない場合には付加されない）を行なう
ことになる。

ところで、同コントローラｌ−１，１−２間において断
線か生した場合には、当の信号Ｓ１が周辺コントローラ
４−２に入力されなくなるので、上記動作は行なわれず
、同コントローラ４−２では、以下のような動作か行な
われる。

すなわち、断線か発生すると、周辺コントローラ４−１
から信号Ｓ１か時間Ｔ未溝の伝送周期で出力されている
にもかかわらす、周辺コントローラ４−２の信号入力検
出回路４１１ては、上記断線のため上記信号Ｓｌ（スタ
ートコート）か時間Ｔ以上継続して検出されないことに
なる。したかって、同検出回路４１１からりセソ！・信
号か時間Ｔを経過しても出力されないことになり、この
結果、断線検出回路４１２のタイマは、時間Ｔが経過し
てもリセットされずに、同検出回路４］２から断線検出
信号か出力される。

断線コート送出回路４１３は、上記断線検出信号を受は
取ると、この信号をスイッチ回路ＳＷ２に加える。この
結果、スイッチ回路ＳＷ２は端子４人力選択状態（つま
り、第１図に二点鎖線で示す状態）に切換制御される。

これとともに、第５図に示すごとく第１２図に示す信号
列で使用するスタートコートとは別種の論理構造をもっ
て断線発生を示す断線コートと、該コードの後尾に付加
されて、［ｌｏｇ）ｎ］個（たたしｎは周辺コントロー
ラ２１〜２ｎの個数）以上のビット数、つまり各周辺コ
ントローラすべての個数を２進加算し得るピント数を有
し、各ビット値かすべて論理“○”レベルである断線位
置データとて構成される断線信号（Ｓ′２　）を出力す
る。

したがって、この断線信号（Ｓ’　２　）がスイッチ回
路ＳＷ２、出力回路４０９を介して、周辺コントローラ
４−２から出力されることになる。なお、この信号Ｓ′
２は周期ＴＢ　　（＜Ｔ）ごとに送出されるものとする
。

周辺コントローラ４−３においても、前段の周辺コント
ローラ４−２の手前の信号線５０の断線によって、断線
検出回路４１２が断線検出信号を出力し、これによって
断線コート送出回路４１３が断線信号を出力し始める。

が前段の周辺コントローラ４−２から出力される断線信
号Ｓ′２の断線コートが断線コート検出回路４１４によ
って検出されるとスイッチ回路ＳＷ２が端子１選択状態
に切換制御される。以後、断線信号３７２とじては前記
するように周期ＴＢ　　（＜Ｔ）で前段のコントローラ
４−１から間断なく入力されるので、周辺コントローラ
４−３の断線コート送出回路４１３から断線信号が送出
されることなく、前段のコントローラ４−２から入力さ
れる断線信号Ｓ′２の断線位置データに対して以下のよ
うに２進加算する処理が行なわれる。

第３図は、この周辺コントローラ４−３の動作を示すタ
イムチャートであり、以下同図を併せ参照して説明する
。

周辺コントローラ４−３に断線信号Ｓ′２　（第３図（
ａ）参照）が送られてくると、該コントローラ４−３の
断線コード検出回路４１４ては、第３図（ｂ）に示すよ
うに断線コートの検出と同時に１ビット長時間だけ論理
”１”レベルとなる信号が出力される。フリップフロッ
プＦＦは、この断線コードの検出によって（その立ち上
がりをとらえて）、セットされる（第３図（ｂ）、（ｆ
）参照）。

一方、信号“０”検出回路４１５では、同図（ｃ）に示
すことく入力信号Ｓ’＋の論理“Ｏ”レベルか検出され
る。

この信号”Ｏ”検出回路４１５の出力信号（第３図（Ｃ
））と、フリップフロップＦＦの出力信号（第３図（ｆ
））とか、アンド回路ＡＤに加えられると、同回路ＡＤ
からは、人力信号Ｓｌ　２の断線位置データのうち、最
初の論理“Ｏ”レベルのビットの始点を検出した時点か
ら信号“１”か出力されることになる。１ピツＩ・遅延
回路ＤＬでは、アント回路ＡＤの出力か１ビット時間た
け遅延して出力される。この１ビツト遅延回路ＤＬの出
力は、フリップフロップＦＦのリセット端子に加えられ
る。フリップフロップＦＦは、１ビツト遅延回路ＤＬの
立ち上がりのタイミンク（上記最初の論理”０”レベル
のビットの終点）にてリセットされて、同フリップフロ
ップＦＦは、断線位置データの始点から、最初の論理“
０”レベルのビットを検出し終えた時点まで、信号”１
”を出力することになる（第３図（ｅ）、（ｆ）参照）
にうして得られたフリップフロップＦＦの出力（第３図
（ｆ））は、エクスクル−ジグオア回路ＥＸ、ＯＲの一
方の入力端子に加えられる。

一方、エクスクル−ジグオア回路ＥＸ、　　○Ｒの他の
一方の入力端子には、入力回路４０１にて入力復調され
た入力信号Ｓ１２が、データ■換回路４０６およびスイ
ッチ回路ＳＷ２を介して加えらることになるが、入力信
号Ｓ′２には、データ列が存在しないので、上記データ
変換回路４０６において対応するセンサまたはアクチュ
エータ（２−３）と、データの授受は行なわれず、同信
号Ｓ′２はデータ変換回路４０６をそのまま通過する。

また、人力信号Ｓ′？にはストップコード、エラーチエ
ツクコードおよびエラーコードか存在しないので、スト
ップコード検出回路４０３、エラーチエツクコード検査
回路４０４およびエラーコード検出４０５においてスト
ップコード、エラーコートの検出およびエラーチエツク
コートの検査はされず、したがってスイッチ回路ＳＷ２
は切換制御されることなく、同スイッチ回路ＳＷ２は、
初期状態つまり端子１人力選択状態のまま維持される。

この結果、データ変換回路４０６を通過した入力信号Ｓ
′２は、スイッチ回路ＳＷ２をそのまま通過して、エク
スクルーンブオア回路ＥＸ、ＯＲの他の一方の入力端子
に加えられる。

こうして、エクスクルーンブオア回路ＥＸ　　○Ｒに第
３図（ａ）に示す入力信号Ｓ′２か加えられると、同オ
ア回路ＥＸ、ＯＲからは、入力信号Ｓ′２と同図（ｆ）
のフリップフロップＦＦの出力信号との排他的論理和、
すなわち、入力信号Ｓ′２のうち断線コートの論理構造
はそのままで、断線位置データの論理構造は、入力信号
Ｓ′２の断線位置データの論理構造“０００・・・０“
に対して“１”を２進加算した形式の論理構造（“１０
００”）である出力信号Ｓ′３か出力されることになり
、同信号Ｓ′３は、出力回路４０９を介して後段の周辺
コントローラ４−４に出力される（第３図（ｇ）参照）
。

以下、断線信号（Ｓ’　、、　　・・）が後段の周辺コ
ントローラ４−４．・・・を通過するたびに、同信号の
断線位置データの数値を順次２進加算していく処理が上
記と同様な手順で実行される（第６図（Ａ）〜（Ｄ）参
照）。

すなわち第４図に示すように、たとえば周辺コントロー
ラ４−ｉに同図（ａ）に示すようにその断線位置データ
の論理構造が”１１０１１０・・０”である信号Ｓ′、
　が入力された場合には、前記＋−１ と同様にして、断線検出回路４１４ては、同図（ｂ）に
示すタイミングにて断線コードか検出され、このタイミ
ングにてフリップフロップＦＦがセットされる（第４図
（ｂ）、（ｆ）参照）。

そして、信号“０”検出回路４１５ては、同図Ｃ）に示
すごとく入力信号Ｓ′’ｉ−１の論理“０″レベルが検
出され、この出力信号と、フリップフロップＦＦの出力
信号（第４図（ｆ）参照）とかアンド回路ＡＤに加えら
れる。

したがってアンド回路ＡＤは、入力信号Ｓ′、　の断線
位置検出部のうち、最初の論理＋−１ “０”レベルのビットを検出した時点（始点）から信号
“１“を出力する（第４図（ｄ）参照）。

１ビツト遅延回路ＤＬでは、アンド回路ＡＤの出力が、
１ビット時間たけ遅延して出力される。

フリップフロップＦＦは、１ビツト遅延回路ＤＬの立ち
」二かりのタイミング（上記最初の論理“０”レベルの
ピントの終点）にてリセットされるので、同フリップフ
ロップＦＦは、断線位置データの最初のビットから最初
の論理“０′°レベルのビット終了時まで各ビット値か
論理”１”レベルである信号を出力することになる（第
４図（ｅ）、（ｆ）参照）。

エクスクルーンブオア回路ＥＸ、ＯＲでは、同図（ａ）
の人力信号Ｓ′、　とフリップフロップＦＦの出力信号
の排他的論理和か出力される。すなわち、断線コートは
そのままの論理構造で、断線位置データは、最初のビッ
トから、最初の論理“０“レベルのピント終了時まで各
ビットが論理反転され、以後のビットの値はそのままで
ある論理構造、つまり２進加算された論理構造である断
線信号Ｓ′　　（２進加算値”ＯＯ１，１１０−０°′
）か出力される。同信号Ｓ′、は出力回路４０９を介し
て、次段の周辺コントローラＳ１＋１に出力されること
になる。

やがて、断線信号が出力信号Ｓ′　として中央コントロ
ーラ３０に加えられると、この中央コントローラ３０て
は第８図に示す処理か行なわれる。

すなわち、同コントローラ３０に断線信号が入力された
か否かか判断され（ステップ１０１）、同ステップ１０
１の判断結果かＹＥＳの場合には、入力された断線信号
の断線位置データの２進加算値を１０進数表現値に変換
して、断線かあった場所を特定する処理か実行される。

たとえば、断線信号として断線位置データか“１１００
０１１００“という論理構造の信号Ｓ′　か入力された
場合には、この２進数ｒｌｌｏｏ０１１ｊは、１　（−
１ｘ２’　）＋２　（−１ｘ２’　）　＋３２（＝１ｘ
５５）＋６４　（−１ｘ２６）＝９９ノコとく１０進数
（９９）に変換されるので、中央コントローラ３０の手
前１００　（９９＋１）番目に対応する周辺コントロー
ラの直前において断線が発生したこと、すなわち、たと
えば周辺コントローラの数か１００個ある場合（ｎ−１
００）を想定すると、周辺コントローラ４−１．中央コ
ントローラ３０間において断線か発生したことか検出さ
れる。さらにいえば、周辺コントローラか１００個ある
装置構成では、上記断線コードのビット長か、少なくと
も ［Ｊ！　ｏｇ＋　　　１００］　　　−［６，６］　　
　−７（ピ　ン　ト　）長あれは、信号線５０かいずれ
の箇所で断線したとしても、確実に断線かあったことを
中央コントローラ３０にて知ることかできる（ステップ
１０２）。

」１記ステップ１０２て検出された結果は、外部表示装
置（たとえばＣＲＴか使用される）に対して出力され、
同表示装置にたとえば“周辺コントローラ４−１．中央
コントローラ３０間で断線あり”という具合に断線位置
情報か表示されることになる（ステップ１０３）。こう
して断線位置情報か表示されれば、オペレータは同表示
に基ついて信号線の断線の修理、復旧を迅速に行なうこ
とか可能になる。

以上説明したようにこの実施例によれば、信号が予設定
時間Ｔ以上継続して人力されていない場合に断線かあっ
たことを示す断線コートと所定ビット数の断線位置デー
タとを有する断線信号を出力し、この信号が後段の周辺
コントローラを通過するたびに断線位置データの論理ｈ
ｌｓ造を“１″ずつ２進加算していき、最終的に上記信
号か中央コントローラに到着した際に、」−記断線位置
データの２進加算値に基づいていずれの箇所で断線かあ
ったかが確実に検出されて、これか表示されるので、信
号線の修理、復旧を迅速に行なうことが可能になる。

なお、実施例では、上記断線信号として第５図に示すよ
うに、断線コードと断線位置データとて構成される信号
を使用するようにしているか、たとえば第７図に示すよ
うに、通常のデータ信号と同様にストップコート、およ
びエラーチエツクコードとエラーコードとて構成される
エラー処理信号を含む構成であってもよい。

また、上記の実施例で示した断線検出部４１０の構成、
さらには、これを含む各周辺コントローラの構成は一例
に過きす、基本的に信号線の断線か検出された際に、第
５図に示すようなあるいはこれに準するプロトコルの信
号、つまり断線かあったことを示す断線コートと２進加
算される形式の論理構造の断線位置データとを少なくと
も具えた断線信号を出力し、かつこの断線信号か入力さ
れた際に、断線コートを検出して、断線位置検出部に“
１“を２進加算して、出力する構成を有してさえいれば
、他のいかなる態様をもってこれら周辺コントローラ４
−１〜４−ｎを構成してもよいことは勿論である。

たとえば、第９図は、断線検出部４１０を信号入力検出
回路４１］、断線検出回路４１２、断線コート送出回路
４１３、断線コート検出回路４１４および全加算器、つ
まりエクスクルーンブオア回路ＥＸ、ＯＲＩ、ＥＸ、Ｏ
Ｒ２、ナンド回路ＮＤ１〜ＮＤＢ、さらに１ビツト遅延
回路ＤＬとて構成した周辺コントコーラを示す。

同図において前記実施例と同一符号は同一機能を示す。

いま、上記周辺コントローラに第１０図（ａ）に示すよ
うに断線位置データ（５ビツト長）の論理構造が”１１
０１１”である断線信号が人力されたものとすると、断
線コード検出回路４１４ては、断線コードを検出すると
同時に１ビツト長時間たけ論理“１”レベルの信号を出
力する（第１０図（ｂ）参照）。しかして、後段の１ビ
ツト遅延回路ＤＬ、ナンド回路ＮＤ３およびエクスクル
ーングオア回路ＥＸ、ＯＲＩの各出力は同図の（Ｃ）〜
（ｅ）のごとくなり、エクスクル−ジグオア回路ＥＸ、
ＯＲ２からは、その断線位置データの論理構造が入力信
号の断線位置データの論理構造“１１０１１”に“１′
を２進加算した形式の論理構造“００１１１”の出力信
号が出力され、同出力信号か、出力回路４０９を介して
後段のコントローラに出力されることになる。

なおまた実施例では、直列制御装置として中央コントロ
ーラと周辺コントローラとが環状に接続された構成に対
して適用した場合を示したが、本発明としては、各周辺
コントローラの対応するセンサまたはアクチュエータの
態様に応じて、中央コントローラを先頭にあるいは最後
尾に配置して構成した場合にも適用可能なことは勿論で
あり、中央コントローラを先頭に配置した場合には、最
後尾に相当する周辺コントローラに第８図と同等の処理
機能を付加する等して、断線箇所を検出するように構成
すれはよい。

〔発明の効果〕

以上説明したように本発明によれば、直列制御装置の信
号線に断線があった場合に確実に断線箇所を知ることか
できるので、断線の修理、復旧を迅速に行なうことがで
き、作業の中断による時間ロスが軽減されて、作業効率
か大幅に向上する。

【図面の簡単な説明】

第１図は、この発明に係る直列制御装置の一実施例にお
いて周辺処理装置を構成する各周辺コントローラの具体
構成例を示すブロック図、第２図−３２＝ は、第１図に示す周辺コントローラの動作例を示すタイ
ムチャートで、断線がない場合の各部の動作を示すタイ
ムチャート、第３図および第４図は、第１図に示す周辺
コントローラの動作例を示すタイムチャートで、断線が
あった場合の各部の動作を示すタイムチャート、第５図
および第７図は、断線信号のプロトコルを示す略図、第
６図（Ａ）〜（Ｄ）は、第５図に示す断線信号の断線位
置検出部に“１”か２進加算されていく態様を示す略図
、第８図は、中央コントローラ３０て行なわれる処理手
順を例示したフローチャート、第９図は、他の実施例の
各周辺コントローラの具体構成例を示すブロック図、第
１０図は、第９図に示す周辺コントローラに断線信号か
入力された場合の各部の動作を示すタイムチャート、第
１１図は、この発明が適用される直列制御装置について
その構成の概要を示すブロック図、第１２図は、第１１
図に示す直列制御装置において通常採用されている伝送
信号プロトコルを示す略図である。 ｌＯ・マシンコントローラ、 ２−１〜２−ｎ　　センサまたはアクチュエータ、３０
　中央コントローラ、 ４−１〜４−ｎ・周辺コントローラ、 ４０１　入力回路、 ４０２　スタートコート検出回路、 ４０３　ストップコート検出回路、 ４０４　・エラーチエツクコート検査回路、４０５　エ
ラーコート検出回路、 ４０６・データ変換回路、 ４０７−・エラーチエツクコート生成回路、４０８−エ
ラーコートイマｊ加回路、 ４０９−出力回路、４１０　　断線検出部、４１］、信
号入力検出部、４１２−断線検出回路、４１３・断線コ
ード送出回路、 ４１４・断線コート検出回路、 ４１５　信号“０”検出回路、 ＳＷ］、、ＳＷ２　　スイッチ回路、ＯＲ−、ｔ　７回
路、ＡＤ　　アンド回路、Ｄ　Ｌ　−１ビツト遅延回路
、ＦＦ　　フリップフロップ、 ＥＸ、ＯＲ，ＥＸ、ＯＲＩ、ＥＸ、ＯＲ２エクスクルー
ンブオア回路、 ＮＤＩ、ＮＤ２．ＮＤ３　　ナンド回路。 Ｑ　　　　　　ＩＪ　　　　　　Ｕ

Claims (1)

1. 【特許請求の範囲】 機械内各所に配された複数のセンサまたはアクチュエー
   タに対して周辺処理装置を各所に設け、これら複数の周
   辺処理装置および周辺処理装置を管理する中央処理装置
   を信号線を介して直列接続することにより、中央処理装
   置から前記アクチュエータに与える制御データおよび前
   記センサから中央処理装置に入力するセンサの検出デー
   タを前記複数周辺処理装置を経由してシリアルに一方向
   伝送する直列制御装置において、 前記複数の周辺処理装置は、夫々 前段の周辺処理装置との間の信号線の断線を検出する断
   線検出手段と、 この断線検出手段により断線が検出された場合、断線発
   生を示す所定の断線コードと、初期設定した所定ビット
   数の断線位置データとから成る断線信号を次段周辺処理
   装置または中央処理装置に出力する断線信号発生手段と
   、 前段周辺処理装置から入力された断線信号の断線コード
   を検出する断線コード検出手段と、この断線コード検出
   手段により断線コードが検出された場合、前段周辺処理
   装置から入力された断線信号の断線位置データを＋１加
   算する加算手段 とを具え、 中央処理装置に入力された前記断線信号の断線位置デー
   タの加算値に基づいて断線位置を検出するようにした直
   列制御装置。