JPH02150973A - グラフィック表示装置 - Google Patents

グラフィック表示装置

Info

Publication number
JPH02150973A
JPH02150973A JP30455588A JP30455588A JPH02150973A JP H02150973 A JPH02150973 A JP H02150973A JP 30455588 A JP30455588 A JP 30455588A JP 30455588 A JP30455588 A JP 30455588A JP H02150973 A JPH02150973 A JP H02150973A
Authority
JP
Japan
Prior art keywords
graphic
ranking
code
processing
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30455588A
Other languages
English (en)
Inventor
Masatoshi Kameyama
正俊 亀山
Nobuhiko Mukai
向井 信彦
Takeshi Iizuka
剛 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30455588A priority Critical patent/JPH02150973A/ja
Publication of JPH02150973A publication Critical patent/JPH02150973A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画面上に図形を表示するグラフィック表示
装置に関し、特に図形データ処理を高速に行うことがで
きるグラフィック表示装置に関する。
〔従来の技術) グラフィック表示装置では、一般に直線や円などの基本
的な図形データと表示属性データなどを含むグラフィッ
ク・リストを処理し、与えられた表示属性に従って、図
形を構成するビクセル・データを連続してフレーム・メ
モリに書込むことによって、一つの意味のある図形が描
かれる。ここで、フレーム・メモリとは表示画面の各ピ
クセルに対応して図形を記憶するメモリで、フレーム・
メモリに書込まれた図形は即座に表示される。また、グ
ラフィック・リストに含まれる図形データ、表示属性デ
ータなどの要素をプリミティブと称し、図形データ、表
示属性データをそれぞれ図形プリミティブ、属性プリミ
ティブと称する。
2次元のグラフィック表示では、最終的に画面上に表示
される図形はその図形を構成するプリミティブの順序に
依存する。すなわち、処理される図形プリミティブが順
次上書きされるために、表示属性が異なった線分が重な
ったビクセルは以前に描かれた図形プリミティブの上に
後から処理された図形プリミティブが上書きされる。し
たがって、表示される図形プリミティブの処理順序は常
に守られなけらばならない。また、より重要な図形プリ
ミティブは後から描かれるようにグラフィック・リスト
が構築されていなければならない。2次元のグラフィッ
ク表示な高速に実行するために、幾何学的演算を実行す
るグラフィック演算プロセッサは、一般にマルチプロセ
ッサ構成となっている。ただし、従来のグラフィック表
示装置では、表示されるプリミティブの処理順序を守る
ために、グラフィック演算プロセッサは、一般にプロセ
ッサがシリアルに接続され、各ステージ毎に異なった処
理を行うバイブライン処理を行っていた。
第9図は従来のグラフィック表示装置の構成を示すブロ
ック構成図である。図中、(1)はメイン・プロセッサ
のプログラムとグラフィック・リストを記憶するメイン
・メモリ、(2)はグラフィック・リストを処理するメ
イン・プロセッサ、(3)はグラフィック処理のための
幾何学的な算術演算を行うグラフィック処理ユニット(
以下、GPUと略す)、(31)〜(33)は上記a 
p u (3)を構成し、シリアルに接続される複数の
グラフィック演算プロセッサ(以下、GPO〜GP2と
略す)、(4)、はG P 2 (33)から送られる
画面上の両端点データからその両端点を接続する線分を
発生する描画処理ユニット(以下、DPUと略す)、(
8)はD P U (4)によって線分を構成するビク
セルが順次書込まれ、表示されるべき図形をビクセル単
位に記憶するフレーム・メモリ、(9)は画面に図形を
表示する表示部、(51)は各機能モジュールを接続す
るシステム・バスである。
次に、上記構成に基づく上記従来装置の動作について説
明する。メイン・プロセッサ(2)はメイン・メモリ(
1)上に記憶されるグラフィック・リストを解読し、属
性プリミティブや図形プリミティブをれそれぞれ順次、
G P U (3)に送る。
このG P U (3)は、3つのGPO〜G P 2
 (31)〜(33)がシリアルに接続されて構成され
、このそれぞれのGPO〜G P 2 (31)〜(3
3)は異なった処理が割当てられ、与えられた図形プリ
ミティブをパイプライン処理によって順次実行する。
このバイブライン処理の各段の処理は次のような割当て
が一般的である。
第一段目のグラフツク演算プロセッサであるG P O
(31)は、X座標、Y座標で示される2次元データを
論理的な空間から表示部の画面である物理的な空間に変
換する座標変換を実行する。第2段目のG P 1 (
32)は、表示画面上で実際に表示される部分をX軸方
向について切出す処理であるXクリップ処理を行う。第
3段目のG P 2 (33)は、表示画面上で実際に
表示される部分をY軸方向について切出す処理であるY
クリップ処理を行う。
属性プリミティブはG P U (3)の内部を単に転
送され、DPU(4)に送られる。
このD P U (4)ではクリップ処理された図形プ
リミティブから、前もって送られた属性プリミティブで
指定されたカラーの線分を構成するビクセル・データが
生成される。生成されたビクセル・データは、フレーム
・メモリ(8)に書込まれ、表示部(9)に表示される
(発明が解決しようとする課題) 従来のグラフィック表示装置は以上のように構成されて
いるので、グラフィック・リストの内容に従って決めら
れた順序で図形の要素であるプリミティブが表示されな
ければならず、このためグラフィック処理のための算術
演算を実行するマルチプロセッサ構成のGPUが複数個
のグラフィック演算ピロセッサをシリアルに接続し、パ
イプラインで処理されることとなる。そのために、各グ
ラフイック演算プロセッサ間でデータを送受するのに使
われる処理時間が比較的大きいことと、各グラフィック
演算プロセッサの負荷を均一にすることは難しく、グラ
フィック演算プロセッサの処理能力を最大限に引き出す
ことが困難であるということが原因となって、グラフィ
ック演算プロセッサの数を増やしても、飛躍的な性能向
上は困難であるという課題があった。
この発明は上記のような課題を解消するためになされた
もので、複数のグラフィック演算プロセッサを並列にす
ることができ、それによって、グラフィック演算プロセ
ッサ間でのデータ転送に使われる時間をなくすとともに
、各グラフィック演算プロセッサの負荷を均一にするた
めの機能割当てを考慮しなくても各グラフィック演算プ
ロセッサの処理能力を最大限に引出すことにより図形デ
ータ処理を迅速に行うことがきるグラフィック表示装置
を得ることを目的とする。
(課題を解決するための手段) この発明に係るグラフィック表示装置は、解読処理され
たグラフィック・リストを複数の図形演算処理手段にて
図形要素毎に幾何学的に並列演算処理し、この図形演算
処理手段の出力データに関する図形要素の画素を描画処
理手段にて生成すると共に、この生成された画素にて構
成される図形要素の表示優先順位を示す順位コードを保
持し、上記グラフィック・リストに基づき図形表示する
図形要素の表示優先順位を示す順位コードを順位コード
記憶手段に記憶し、この順位コード記憶手段及び描画処
理手段の各順位コードを順位判定手段にて比較して図形
要素の表示優先順位を判断し、この順位判定手段の判断
結果に基づき描画処理手段にて処理された図形要素を表
示記憶手段に格納して図形表示するものである。
(作 用) この発明において、並列に動作する複数の図形演算処理
手段は図形要素の種類や大きさによって算術演算の処理
時間が異なるために、グラフィック・リストに示された
順序とは違った順序で図形要素の描画処理が行われるこ
とがあるが、順位判定手段によってその図形要素の順位
コードを上記順位コード記憶手段の順位コードと比較し
、処理される図形要素の表示優先順位の方が高ければそ
の画素が表示記憶手段に書込まれ、表示優先順位が低け
れば何もなされない。ここで、処理される図形要素の表
示優先順位が高ければ、画素のカラー・データ等が表示
記憶手段に書込まれるとともに順位コード記憶手段の順
位コードも更新される。
〔実施例〕 以下、この発明の一実施例を第1図に基づいて説明する
。この第1図は本実施例に係るブロック構成図を示し、
同図において本実施例に係るグラフィック表示装置は、
メイン・メモリ(1)、メイン・プロセッサ(2)、フ
レーム・メモリ(8)及び表示部(9)を前記従来装置
と共通して有し、上記メイン・プロセッサ(2)にて解
読処理されたグラフィック・リストを図形プリミティブ
毎に幾何学的に並列演算処理する複数のグラフィック処
理ユニット(G P U ) (3a) 、 (3b)
 、 (3c)と、このGPU(3a) 、 (3b)
 、 (3c)の各出力データに関する図形プリミティ
ブを構成するピクセルを生成し、この生成されたピクセ
ルにて構成される図形プリミティブの表示優先順位を示
す順位コードを保持する描画処理ユニット(以下、DP
U)(4) と、上記グラフィック・リストに基づき図
形表示する図形プリミティブの表示優先順位を示す順位
コードを記憶する順位バッファ(6) と、この順位バ
ッファ(6)及びD P U (4)の各順位コードを
比較し、DPU(4)から送られる順位コードの方が順
位バッフ1(6)の順位コードより高い表示優先順位で
あれば上記フレーム・メモリ(8)に書込み、順位バッ
ファ(6)の順位コードを更新する順位判定部(7)を
備えるものである。
第3図はG P U(31^)の構成例を示す図である
0図中、(30^)はシステム・バス(51)から送ら
れるプリミティブを記憶するFIFOバッファ(Fir
st In First Out 5uffer) 、
(31^)は演算を実行するプロセッサ、(32^)は
プロセッサ(31A)のプログラムとデータを記憶する
ローカル・メモリ、(33^)は描画データ・パス(5
2)と接続するための出力インターフェース部である。
各機能モジュールは内部パス(34^)で接続されてい
る。
G P U (3B)、 G P U (3C)の構成
も第2図の構成と同様で、構成要素には添字rB、 、
 rC,を付加したものとする。すなわち、G P U
 (3B)の構成要素は(30B)〜(34B)で、G
 P U (3C)の構成要素は(30C)〜(34C
)  とする。
第3図はD P U (4)の構成例を示す図である。
図中、(40)は描画データ・パス(52)から送られ
る図形プリミティブや属性プリミティブを記憶するFI
FOバッファ、(41)は描画処理を実行するプロセッ
サ、(42)はプロセッサ(41)のプログラムとデー
タを記憶するローカル・メモリ、(43)はフレーム・
メモリ(8) の書込みアドレスを生成するXYアドレ
ス生成部、(44)はフレーム・メモリ(8)に書込ま
れるカラー・コードを保持するカラー・コード・レジス
タ、(45)は処理されている図形プリミティブの順位
コードを保持する順位コード・レジスタ、(4B)はビ
クセル生成制御部で、XYアドレス生成部(43)、カ
ラー・コード・レジスタ(44)、順位コード・レジス
タ(45)を制御し、順位制御部(7)への転送を支持
する。(47)は上記機能モジュールを接続する内部バ
スである。(430)。
(440) 、 (450) 、 (’460)はそれ
ぞれXYアドレス、カラー・コード、順位コード、制御
信号を順位判定部(7)に送るための信号線である。
第4図は順位判定部(7)の構成例を示す図である0図
中、(430) 、 (440) 、 (450) 、
 (460)はそれぞれXYアドレス、カラー・コード
、順位コード、制御信号がD P U (4)から送ら
れるための信号線である。信号線(430)で送られる
XYアドレスは順位バッファ(6)に送られ、信号線(
61)によって順位バッファ(6)に記憶されている順
位コードが読み出される。読み出された順位コードは比
較器(71)によって、信号線(450)でD P U
 (4)から送られる順位コードと比較され、信号線(
73)に比較結果が出力され、書込み制御部(72)に
送られる。
この書込み制御部(72)は、信号線(450)の順位
コードの方が表示優先順位について高いと判定すると、
信号線(430)で送られるXYアドレスに対応するフ
レーム・メモリ(8)のビクセルに信号線(440)の
カラー・コードを書込み、順位バッファ(6)の上記X
Yアドレスに対応するピクセルには信号線(45G)の
順位コードを書込む。書込みのための制御信号はそれぞ
れ信号線(75) 、 (74)で送られる。信号線(
450)の順位データの方が表示優先順位について低い
と判定された場合には、DPU(4)から信号線(43
0) 、 (440) 、 (450)で送られるXY
アドレス、カラー・コード、順位コードは全て無視され
る。
次に上記構成に基づく本実施例装置における実際の動作
について説明する。
第5図はメイン・メモリ(1)に記憶されているグラフ
ィック・リストの一例で、ここではこのグラフィック・
リストを処理する場合の動作を説明する0図中、(aO
O)はグラフィック・リスト・ヘッダで、ID番号や変
換マトリクスなどが含まれる。 (6’01)は連続す
るプリミティブのアドレスであるポインタを示すデータ
で、(aola)がポインタ・コマンド、(601b)
はポインタを示す。(602)は表示属性であるカラー
を指定する属性プリミティブで、(502a)がカラー
・コマンド、(802b)がカラー・コードで、ここで
は「赤」コードを示す。属性ブリ耐ティブ(602)に
よって、以下の図形プリミティブは赤色で表示されるこ
とを示す。
(603)は4個の点が連結する折れ線を示す図形プリ
ミティブで、 (803a)は折れ線を示すコマンド、
(6θ3b)は折れ線の始点、終点および連結点の総個
数で、ここでは「4」を示す。(603C) 、 (6
03d)は始点のX座標、Y座標で、以下連結点が順次
記述されており、(603e) 、 (603f)は終
点のX座標、Y座標を示す、(’604)は(602)
と同様にカラーを指示するコマンドで、青色に変更する
ことを示す。
(605)は(603)と同様に折れ線を指示するコマ
ンドであるが、ここでは点数は2で、1つの線分を示し
ている。(606)は次のプリミティブのアドレスであ
るポインタを示すデータである。
次に第5図のようなグラフィック・リストから図形を生
成する処理について説明する。
メイン・プロセッサ(2) は、まず、順位バッファ(
6)のデータを全て「0」にクリアする。
メイン・プロセッサ(2)は第5図のようなグラフィッ
ク・リストをプリミティブ単位にブロック化し、順次G
 P U (3A) 、 (3C) 、 (3B)に転
送すると共に、このブロック化の順序を順位コードとし
て順位バッファ(6) に送出格納する。第6図(A)
 、 (B)は第5図のプリミティブをブロック化した
もので、(700) 、 (701) 、 (702)
の各プリミティブが順次G P U (3^)に送られ
、その後(703) 、 (704) 、 (705)
の各プリミティブが順次G P U (3B)に送られ
る。
ここで、プリミティブ(700)  と(703)は表
示属性であるカラーが次のプリミティブでそれぞれ更新
されているためにメイン・プロセッサ(100)によっ
て作成されたプリミティブで、図形プリミティブの順位
を示す。(700a)は次のデータが順位コードである
ことを示す順位コマンド、(7QOb)は図形プリミテ
ィブの表示優先順位を示す順位コードで、ここでは「1
」というデータになっていることを示す。(701)は
(602) と同じく表示属性であるカラーを指示する
属性プリミティブ、(702)は(603)と同じく折
れ線を示す図形プリミティブである。(703)は順位
コードのプリミティブで、順位コード(703a)は「
2」となっており、図形プリミティブ(70’2)より
、以降の図形プリミティブの表示優先順位の方が高いこ
とを示す。(704)は(604)  と同じカラー「
青」を示す属性ブリミティ′ブ、(705)は(605
)と同じく折れ線を示す図形プリミティブである。
第7図は第6図のブロック化されたプリミティブが処理
されるシーケンスを時間を軸にして示したものである。
図中、(aOO)はメイン・プロセッサ(2)の処理シ
ーケンス、(801)はG P U (3A)の処理シ
ーケンス、(802)はG P U (3B)の処理シ
ーケンス、(803)はD P U (4)の処理シー
ケンスを示している。
処理シーケンス(aOO)において、(800a)では
、先ずプリミティブ(700)〜(702)をG P 
U (3A)のFIFOバッファ(30^)にセットし
、その後、(aoob)においてプリミティブ(703
)〜(705)をG P U (3B)のFIFOバッ
ファ(30B)にセットすることを示している。処理シ
ーケンス(aOt)はG P U (3^)のプロセッ
サ(31^)がローカル・メモリ(32A)のプログラ
ムに従って実行される。
(801a)ではプロセッサ(31^)はFIFOバッ
ファ(30^)にセットされているプリミティブ(70
0)〜(702)を逐次読み出しながら座標変換とクリ
ッピング処理が実行される。順位コードのプリミティブ
(700)  とカラー・コードのプリミティブ(70
1)はD P U (4)で使われるもので、ここでは
処理されず、図形プリミティブ(702)が演算処理の
対象となる。
ここで、座標変換とはX座標、Y座標で示される2次元
データを、固有の論理的な空間から表示部の画面である
物理的な空間に変換する処理で、クリッピングとは物理
的な空間に変換された図形データのうち、実際に表示す
る矩形領域を切出す処理である。(aotb)はG P
 U (3A)での処理結果が出力インターフェース部
(33^)から描画データ・バス(52)を介して、D
 P U (4)のFIFOバッファ(40)にセット
される。
処理シーケンス(802)はG P U (3A)の演
算処理を示すものであるが、処理内容は処理シーケンス
(801)と同様である。ただし、図形プリミティブ(
702)の方が図形プリミティブ(705)より大きい
ために、演算処理(801a)の方が演算処理(802
a)より処理時間が長くかかってしまい、演算処理(8
01a)の方が早く開始されたのにもかかわらず、演算
処理(802a)より後に終了してしまう。したがって
、G P U (3B)による演算結果のDPUセット
(802b)の方がG P U (3A)による演算結
果のDPUセット(801b)より先に行われてしまう
処理シーケンス(803)において、(803a) 、
 (803b)はそれぞれのG P U (3A)、 
G P U、 (3B)によってセットされたプリミテ
ィブの描画処理を実行する部分を示している0図からも
明らかなように各G P U (3A)〜(3C)での
処理時間の違いにより、プリミティブの処理順序が逆転
している。すなわち、描画処理(803a)ではプリミ
ティブ(703)〜(705)が処理され、描画処理(
803b)ではプリミティグ(700)〜(702)が
処理される。
次にD P U (4)における描画処理(803a)
について説明する。
まず、プロセッサ(41)はローカル・メモリ(42)
に記憶されるプログラムに従ってFIFOバッファ(4
0)に記憶されているデータを読み出し、それぞれのデ
ータを対応する機能モジュールにセットする。プリミテ
ィブ(703)の順位コード(703a)は内部バス(
47)を介して順位コード・レジスタ(45)にセット
され、プリミティブ(704)のカラー・コード(70
4a)はカラー・コード・レジスタ(44)にセットさ
れる。ここで、セットされる順位コードは「2」、カラ
ー・コードは「青」を示すコードである。折れ線を表す
図形プリミティブ(705)の点数は「2」なので、こ
の折れ線は1つの線分を表わしている0画面に描画され
る線分の始点座標(X10.YIO)と終点座標(Xl
l、Yll)から求められるパラメータがXYアドレス
生成部(43)にセットされる。線分の発生方式には一
般に’Bresenhamのアルゴリズム」とr D 
D A (Digital differen−tia
l analizer)」とがあるが、それぞれの方式
によって必要なパラメータが異なる。パラメータの内容
については本題からはずれるので述べない。
プロセッサ(41)はデータのセットが終了した後、ピ
クセル生成制御部(46)に対してピクセルの生成を指
示すると、信号線(430) 、 (440) 、 (
450)に線分を構成するピクセルのXYアドレス、カ
ラー・コード、順位コードがそれぞれ出力され、信号線
(460)よりデータの転送を指示する信号が出力され
、それぞれ順位判定部(7)に送られる。
第4図に詳細を図示する順位判定部では信号線(430
)のXYアドレスが順位バッファ(6) に送られ、順
位コードが信号線(61)から読み出される。
順位バッファ(6)から読み出された順位コードとD 
P U (4)から信号線(450)で送られる順位コ
ードとは比較器(71)で比較され、比較結果が信号線
(73)によって書込み制御部(72)に送られる。順
位バッファ(6)から送られる順位コードは初期化され
たときのデータでrQJ% D P U (4)から送
られる順位コードは「2」であり、DPU(4)より送
られる順位コードの方が表示優先順位について高いと判
定される。したがって、書込み制御部(72)の指示に
よって信号線(44’0)のカラー・コードがフレーム
・メモリ(8)に、信号線(450)の順位コードが順
位バッファ(6)に、それぞれ信号線(74)、 (7
5)の制御信号によってそれぞれ書込まれる。書込みア
ドレスは信号線(430)のX ’Yアドレスによる。
このようなビクセル書込みが始点から終点まで連続して
行われることにより、線分の描画処理(803a)が終
了する。
描画処理(803b)も基本的には描画処理(8Q3a
)と同じであるが、描画処理(803b)で処理される
図形プリミティブ(702)は4つの点を結合する折れ
線であり、DPU(4)は順位・コード・レジスタ(4
5)とカラー・コード・レジスタ(44)に順位コード
、カラー・コードをセットした後、3本の線分を発生す
る動作を行う。
順位判定部(7) において信号線(43G)のXYア
ドレスに対応するピクセルの順位バッファ(6)の順位
コードが、描画処理(803a)で順位バッファ(δ)
に書込まれた順位コードで「2」のとぎには、信号線(
450)の順位コード「1」より大きいために、表示優
先順位の高い図形プリミティブのピクセルがすでに書込
まれていると判定され、フレーム・メモリ゛(108)
 、順位バッファ(106)への書込みは行われない。
順位バッファ(6)から読み出される順位コードが「0
」で、信号線(450)の順位コード「l」より小さい
ときは、処理されている図形プリミティブの方が表示優
先順位について高いと判定され、信号線(440)のカ
ラー・コードがフレーム・メモリ(8) に、信号線(
450)の順位コードが順位バッファ(6) にそれぞ
れ書込まれる。この書込みの制御は信号線(74) 、
 (75)に出力される制御信号による。第8図(^)
、(B)は表示部(109)の画面の一部を各々表わし
た表示態様図である。図中、「○」は画面のピクセルで
、その中に書込まれた数字は順位バッファ(6) に記
憶される順位コードを示す。(900)は描画処理(8
0:la)が実行される後の表示画面の一部で、r O
Jの中に121と記載されたピクセルは描画処理(80
3a)で描かれた線分のピクセルを示す。「○」の中に
「0」と記載されたピクセルは初期化されたままで、図
形プリミティブが書込まれていないことを示す。(90
1)は描画処理(ao3b)が実行された後の表示画面
の一部で、「O」の中に「1」と記載されたピクセルが
描画処理(803b)で描かれた線分のピクセルである
(902)のピクセルは描画処理(803a)で順位バ
ッファ(106)に「2」と書込まれているために、描
画処理(803b)で処理された線分を構成するピクセ
ルであるが、描画処理(803b)での順位コードが「
1」であるために、描画処理(803b)で処理されて
いる図形プリミティブの表示優先順位の方が低いと判定
され、描画処理(803b)では書込まれなかったピク
セルである。したがって、順位コードの大きい図形プリ
ミティブが後から上書ぎされたのと同一の結果となり、
グラフィック・リスト内の図形プリミティブの順序は守
られていることになる。
なお、上記実施例では表示属性としてカラー・コードに
ついて説明したが、ブリンク・コードやハイライト・コ
ードなどについても同様の処理が行われる。すなわち、
グラフィック・リストを順次処理するとき、カラー・コ
ード以外にブリンク・コードやハイライト・コードが変
更される度に順位コードを更新してピクセル単位の書込
み制御を行うようにしても同一の効果を有する。
また、3次元のグラフィック表示処理に用いられるZバ
ッファを内蔵するグラフィック表示装置においては、2
次元のグラフィック表示処理時にこのZバッファを順位
バッファとして転用してもよい。
さらにまた、順位コードはメインプロセッサがグラフィ
ック・リストを処理する際に、表示属性が変更される度
に更新するようにしてもよい。
(発明の効果) 以上のようにこの発明によれば、グラフィック・リスト
を複数の図形演算処理手段にて図形要素毎に幾何学的に
並列演算処理を行い、図形要素の表示属性が変更される
度に更新される順位コードを描画処理手段に記憶し、表
示画面に描かれた図形の順位コードをコード記憶手段に
記憶し、それぞれの順位コードを比較して、表示優先順
位が高いと判定された図形要素の画素をフレーム・メモ
リに書込む順位判定部を備えたことにより、描画処理手
段の前段で処理される幾何学的演算を実行する図形演算
処理手段を並列型のマルチプロセッサ構成としても図形
要素の表示順序を守ることができ、それによって、各図
形演算処理手段内部で行われる各プロセッサ間のデータ
転送をなくし、また、各プロセッサの負荷均一を考慮し
なくても各プロセッサの処理能力を最大限に引出すこと
ができるために、グラフィック処理の高速処理を行う効
果を奏する゛。
【図面の簡単な説明】
第1図はこの発明の一実施例に係るグラフィック表示装
置のブロック構成図、第2図はGPUの構成例のブロッ
ク図、第3図はDPUの構成例のブロック図、第4図は
順位判定部の構成例のブロック図、第5図はセグメント
構造例のグラフィック・リスト図、第6図(A) 、 
(B)はブロック化されたプリミティブの構造のプリミ
ティブ図、第7図はブロック化されたプリミティブの処
理シーケンス図、第8図(A) 、 (B)は表示部の
画面の一部を示す図、′第9図は従来のグラフィック表
示装置のブロック構成図を示す。 (1) はメイン・メモリ、 (2)はメイン・プロセッサ、 (3) 、 (3A) 、 (3B) 、 (3C)は
GPU (グラフィック処理ユニット)、 (4)はDPU (描画処理ユニット)、(6)は順位
バッファ、(7)は順位判定部、(8)はフレーム・メ
モリ、(9) は表示部。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人   大  岩  増  雄 1、事件の表示 20発明の名称 3、補正をする者 事件との関係 手 続 補 正 書(自発) 特願昭 3otB;jl、−ぞ グラフィック表示装置

Claims (1)

    【特許請求の範囲】
  1.  一連のグラフィック・データであるグラフィック・リ
    ストを解読処理し、この解読処理されたグラフィック・
    リストを幾何学的に演算処理して図形表示するグラフィ
    ック表示装置において、上記解読処理されたグラフィッ
    ク・リストを図形要素毎に幾何学的に並列演算処理する
    複数の図形演算処理手段と、この図形演算処理手段の出
    力データに関する図形要素を構成する画素を生成し、こ
    の生成された画素にて構成される図形要素の表示優先順
    位を示す順位コードを保持する描画処理手段と、上記グ
    ラフィック・リストに基づき図形表示する図形要素の表
    示優先順位を示す順位コードを記憶する順位コード記憶
    手段と、この順位コード記憶手段及び描画処理手段の各
    順位コードを比較し、図形要素の表示優先順位を判断す
    る順位判定手段とを備え、この順位判定手段の判断結果
    に基づき描画処理手段にて処理された図形要素の画素を
    図形表示することを特徴とするグラフィック表示装置。
JP30455588A 1988-12-01 1988-12-01 グラフィック表示装置 Pending JPH02150973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30455588A JPH02150973A (ja) 1988-12-01 1988-12-01 グラフィック表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30455588A JPH02150973A (ja) 1988-12-01 1988-12-01 グラフィック表示装置

Publications (1)

Publication Number Publication Date
JPH02150973A true JPH02150973A (ja) 1990-06-11

Family

ID=17934403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30455588A Pending JPH02150973A (ja) 1988-12-01 1988-12-01 グラフィック表示装置

Country Status (1)

Country Link
JP (1) JPH02150973A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471579A (en) * 1992-11-10 1995-11-28 Hitachi, Ltd. Graphics system using parallel processors and processing method of the same
US6529198B1 (en) 1999-03-16 2003-03-04 Nec Corporation Parallel rendering device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471579A (en) * 1992-11-10 1995-11-28 Hitachi, Ltd. Graphics system using parallel processors and processing method of the same
US6529198B1 (en) 1999-03-16 2003-03-04 Nec Corporation Parallel rendering device

Similar Documents

Publication Publication Date Title
US5185599A (en) Local display bus architecture and communications method for Raster display
US4967375A (en) Fast architecture for graphics processor
JP3645024B2 (ja) 描画装置及び描画方法
KR100725331B1 (ko) 이미지 생성 장치
JPH03241480A (ja) 並列多角形/画素描出用エンジン
GB2245129A (en) Local display bus architecture and communications method for raster display
JPH05282458A (ja) グラフィックス・システムにおける拡張可能な複数のイメージ・バッファ
US7170512B2 (en) Index processor
US6985151B1 (en) Shader pixel storage in a graphics memory
JPH1079043A (ja) テクスチャ・データ読出装置およびレンダリング装置
JPH09212412A (ja) メモリアクセス方法及びデータ処理装置
JPH08249502A (ja) 補助バッファ情報を用いる改良型グラフィクス・ピッキング方法及び装置
JPH02150973A (ja) グラフィック表示装置
JP3548648B2 (ja) 描画装置及び描画方法
JP3740415B2 (ja) グラフィック処理装置
JP2675169B2 (ja) 図形処理システム
US6489967B1 (en) Image formation apparatus and image formation method
JP2001195569A (ja) 画像データ圧縮制御方式
JPH11203486A (ja) 半透明オブジェクトの表示方法及び、これを用いる画像表示装置
JP2003108989A (ja) 画像処理プロセッサ及び情報処理システム
JPH0916807A (ja) マルチスクリーン表示回路
JPH0588838A (ja) マルチウインドウ表示装置
JP2002373349A (ja) 画像メモリ制御装置、グラフィック演算装置およびレンダリング処理方法
JP3934111B2 (ja) 描画装置及び描画方法
JP3776416B2 (ja) 画像生成装置及び画像生成方法