JPH0215151Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、マイクロコンピユータ等、中央制御
装置を使用したコンピユータシステムの保護装置
に関するものであり、特に、コンピユータシステ
ム本体に外部装置（メモリ装置等）が積み重ねて
配置され、双方がコネクタによつて接続されるよ
うになつているコンピユータシステムの保護装置
に関するものである。

〔従来の技術〕

マイクロコンピユータ等の中央制御装置（以
下、CPUという。）を使用したシステムに於い
て、外部装置、例えば半導体メモリをプリント板
に搭載して構成したメモリカートリツジをコネク
タ等でシステム本体（CPUが搭載されている部
分をいうものとする。）に着脱自在にすることに
よりメモリの増設、機能の変更等が容易に行なえ
るようにしたシステムがある。

係るシステムでは、メモリカートリツジをシス
テム本体に装着する場合は、システム本体に電源
を投入する前に当該メモリカートリツジをシステ
ム本体に装着し、又、メモリカートリツジをシス
テム本体から抜き取る場合には、システム本体の
電源を遮断してから当該メモリカートリツジをシ
ステム本体から抜き取る必要があり、この順序を
誤るとシステム本体及びメモリカートリツジを搭
載された半導体素子（メモリIC等）が破壊され
ることがある。すなわち、コネクタに於いては、
多数あるコネクタピンの接離順序が一般にはまち
まちであるため、メモリカートリツジの着脱の際
に信号線（アドレスバス、データバス、コントロ
ール線等）に過大電流が流れることがあるからで
ある。

〔考案が解決しようとする問題点〕

以上に述べたことから明らかなように、システ
ム本体に電源を投入したままメモリカートリツジ
を着脱するとシステム本体及びメモリカートリツ
ジ内の半導体素子が破壊される恐れがあるという
問題点がある。この問題点を解決するため、プリ
ント板の端部に接栓を形成したカード形状の機器
をシステム本体のプリント板コネクタに挿入する
様に構成されたコンピユータシステムでは、従
来、プリント板に形成したグランド接栓、電源接
栓、信号接栓の長さを互に異ならしめることによ
り、カード形状機器をシステム本体に着脱する際
の上記各種接栓の接続順序を規定するようにした
システムが種々提案されているが、コンピユータ
システム本体と外部装置とが、それらが実装され
たプリント板の板面方向に積み重ね配置されるよ
うな構造のシステムでは、プリント板に直接形成
した接栓とプリント板コネクタによる接続方法を
採用することはできず、システム本体と外部装置
の双方にコネクタを設け、コネクタ相互の結合に
よつて電気的接続を得る方法を採らざるを得な
い。然しながら、このコネクタ相互の結合による
接続方法によると、コネクタ内部の接栓相互間で
接触順序が異なるようにすることは、コネクタ自
体、特殊構造とすることを要して不経済であるば
かりでなく、ガイドレールに沿つて挿脱される前
記カード形状の機器と異なり、コネクタ相互の結
合時に斜め方向に着脱されることが多く、かつそ
の着脱傾斜角度も大きくなりがちであるため、上
記特殊構造のコネクタを使用してもシステムの破
壊を完全に防ぐことはできない。

本考案は以上の問題点を解決し、外部装置がシ
ステム本体に積み重ね配置されるコンピユータシ
ステムに於いて、電源を投入したままでメモリカ
ートリツジを着脱しても半導体素子が破壊されな
いようなコンピユータシステムの保護装置を得る
ことを目的とする。

〔考案の開示〕

以上の目的のため、本考案はシステム本体にス
イツチ手段を設けて、このスイツチ手段の作動に
よつてシステム本体の電源の接離又はシステム本
体中のCPUのリセツト入力の接離を制御するよ
うにし、かつ上記スイツチ手段の作動は外部メモ
リ（メモリカートリツジ）の構成体、例えばプリ
ント板の端部で操作されるようにしてシステム本
体と外部メモリとの間のコネクタ接離と上記スイ
ツチ手段の作動との間に時間差を設定するように
したものである。

〔実施例の構成〕

第１図は本考案の実施例を示す構造図、第２図
は本考案を実施したシステム例の要部回路図であ
る。

第１図に示すように、システム本体１は、プリ
ント板１０１にCPU１０２をはじめとし、各種
半導体素子等が実装配線されてなり、更に外部メ
モリであるメモリカートリツジ２の装着個所にコ
ネクタ１０３が、及びこのコネクタ１０３の近傍
にスイツチ手段、例えばマイクロスイツチ１０４
がそれぞれ実装配線されている。

上記マイクロスイツチ１０４は、第２図で示す
ように、CPU１０２のリセツト端子（RESET）
に接続されていてCPU１０２にリセツト入力を
接離するように構成される。又はCPU１０２に
リセツト端子（RESET）がない場合には記号１
０４′で示すように当該マイクロスイツチ１０４
でCPU１０２に対して電源を接離するように構
成される（第２図に於いて、×印個所をオープン
にして点線に示すようにマイクロスイツチ１０
４′を接続する。尚、CPU１０２にリセツト端子
（RESET）がある場合でも、電源側にマイクロ
スイツチ１０４′を挿入する方法を採用すること
ができる。）。

また、第１図に示すように、メモリカートリツ
ジ（外部メモリ）２は、プリント板２０１に１個
乃至複数個の半導体メモリ素子、例えば読出し専
用メモリ（以下、ROMという。）２０２及びそ
の他の各種半導体素子等が実装配線されてなり、
更にシステム本体１のコネクタ１０３に対応する
個所にコネクタ２０３が実装配線されている。ま
た、上記プリント板２０１のコネクタ２０３側端
部２０４はマイクロスイツチ１０４の駆動子１０
５の先端部分に掛かるまで延長して形成されてい
る。

上記双方のコネクタ１０３，２０３とマイクロ
スイツチ１０４の駆動子１０５との位置関係は、
コネクタ１０３と２０３とが電気的に接続される
当初に於いては未だマイクロスイツチ１０４が作
動せず、コネクタ１０３と２０３とが完全に結合
された時点（メモリカートリツジ２をシステム本
体１に装着し終つた時点）ではマイクロスイツチ
１０４が作動しているような関係に設定されてい
る。

以上の実施例は、メモリカートリツジ２にコネ
クタ２０３を取付けた例であるが、メモリカート
リツジ２のプリント板２０３の端部に直接接続導
体を形成し、この部分をシステムのキヤビネツト
等に取付けたコネクタに挿入するような、所謂エ
ツジコネクタタイプのシステム（このシステムで
は多くの場合、プリント板を縦形にしてレール上
をスライドさせユニツトをシステムに装着する。）
にも本考案を実施することができる。

また、システム本体にコネクタ接続する外部装
置はメモリカートリツジに限らない。

〔実施例の作用〕

第３図は、本考案の実施例についてメモリカー
トリツジ２をシステム本体１に着脱する際の状態
変化を示した図である。

第３図に於いて、メモリカートリツジ２の離脱
時には状態がＡ，Ｂ，Ｃの順序で変化し、メモリ
カートリツジ２の装着時には状態がＣ，Ｂ，Ａの
順序で変化する。

第２図に示すように、マイクロスイツチ１０４
をCPU１０２のリセツト端子（RESET）に接続
する場合には、当該マイクロスイツチ１０４はシ
ステム本体１にメモリカートリツジ２を装着した
状態に於いて開かれた状態であるようにし、マイ
クロスイツチ１０４をCPU１０２の電源供給路
に接続する場合には、当該マイクロスイツチ１０
４はシステム本体１にメモリカートリツジ２を装
着した状態に於いて閉じられた状態であるように
される。

以下の説明は、マイクロスイツチ１０４を
CPU１０２のリセツト端子（RESET）に接続し
た場合を例とする。

第３図Ａは、システム本体１にメモリカートリ
ツジ２が装着された状態を示している。この状態
では上記したようにマイクロスイツチ１０４はそ
の駆動子１０５がメモリカートリツジ２のプリン
ト板端部２０４に押えられていて開いており、
CPU１０２のリセツト端子（RESET）は＋Vcc
電位となつていて当該CPU１０２は動作状態と
なつている。

第３図Ｂは、メモリカートリツジ２をシステム
本体１から離脱する（抜き取る）途中の状態を示
している。この状態ではメモリカートリツジ２が
システム本体１から離れていくに従つてプリント
板端部２０４によつて押えられているマイクロス
イツチ駆動子１０５が徐々に復帰していき、やが
てマイクロスイツチ１０４が作動して閉じる。マ
イクロスイツチ１０４が作動した瞬間に於いて
は、前記「実施例の構成」で説明した関係からコ
ネクタ１０３とコネクタ２０３との間の電気的接
続は未だ維持されている。

マイクロスイツチ１０４が閉じると、CPU１
０２のリセツト端子（RESET）はアース電位と
なつて当該CPU１０２は不動作状態（リセツト
状態）となり、各信号線１０５は全てオープン状
態（CPU１０２から切離されたと等価の状態）
となる。すなわち、当該各信号線１０５はコネク
タ１０３とコネクタ２０３とが電気的に接続され
た状態にある間にオープン状態となる。

第３図Ｃは、メモリカートリツジ２をシステム
本体１から完全に取り外した状態を示している。
この状態になる瞬間に於いては、上記したように
各信号線１０５が既にオープン状態となつている
ので、メモリカートリツジ２内のROM２０２
等、システム本体１の信号線バツフアIC（図示せ
ず）等各種半導体素子に過大電流が流れることは
なく、システム本体１及びメモリカートリツジ２
が破壊されることはない。

メモリカートリツジ２をシステム本体１に装着
する場合には、離脱時と逆の順序で操作され、各
信号線１０５がオープン状態に維持されている間
にコネクタ１０３とコネクタ２０３との間の電気
的接続がなされ、その後マイクロスイツチ１０４
が開いてCPU１０２のリセツト状態が解かれる
ので、前記と同様、コネクタ１０３とコネクタ２
０３とが電気的に接続された瞬間にシステム本体
１及びメモリカートリツジ２に過大電流が流れる
ことはなく、当該システム本体１及びメモリカー
トリツジ２が破壊されることはない。

また、CPUの種類によつてはリセツト状態に
されたとき、オープン状態とならない信号線が含
まれる場合もある。このような場合には後述する
電源供給路にマイクロスイツチ１０４を挿入接続
する方法をとればよい。

マイクロスイツチ１０４を電源供給路に接続す
る場合には、第２図中、記号１０４′で示すよう
に、メモリカートリツジ２をシステム本体１に装
着したとき閉じるようなマイクロスイツチを使用
する。コネクタ１０３，２０３間の接続とマイク
ロスイツチ１０４の作動との時間関係は前記と同
じでよい。

この場合に於いては、メモリカートリツジ２を
システム本体１から離脱する場合は、コネクタ１
０３，２０３間の電気的接続が解かれる前にマイ
クロスイツチ１０４′が作動してCPU１０２への
電源が断たれて当該CPU１０２が不動作状態と
なり、また、メモリカートリツジ２をシステム本
体１に装着する場合は、コネクタ１０３，２０３
間の電気的接続がなされてからマイクロスイツチ
１０４′が作動してCPU１０２に電源が接続され
て当該CPU１０２が動作状態となるので、いず
れの場合にもシステム本体１及びメモリカートリ
ツジ２に過大電流が流れることはなく、従つてシ
ステム本体１及びメモリカートリツジ２が破壊さ
れることはない。

〔考案の効果〕

以上の説明から明らかなように、本考案は、メ
モリカートリツジ等、システム本体とは別個に構
成された外部装置がシステム本体に積み重ねて配
置されるコンピユータシステムに於いて、上記外
部装置のシステム本体への着脱は、システム本体
のCPUが不動作状態（リセツト状態又は電源オ
フ状態）にされている間に行なわれるようになし
たものであり、外部装置のシステム本体への着脱
作業をシステムの電源スイツチ操作にわずらわさ
れることなく、極めて簡単な作業で行なうことが
でき、しかもシステムが破壊される恐れがなくな
る等、本考案は極めて大きな効果を有する。

【図面の簡単な説明】

第１図は本考案の実施例を示す構造図、第２図
は本考案を実施したシステム例の要部回路図、第
３図Ａ〜Ｃは外部装置（メモリカートリツジ）の
システム本体への着脱過程を説明する図である。 主な記号、１……システム本体、１０２……中
央制御装置（CPU）、１０３……コネクタ、１０
４，１０４′……スイツチ手段（マイクロスイツ
チ）、２……外部装置（メモリカートリツジ）、２
０２……半導体素子（ROM）、２０３……コネ
クタ、２０４……プリント板端部。

Claims (1)

1. 【実用新案登録請求の範囲】 １ システム本体と外部装置とがそれぞれプリン
   ト板に実装配線されて構成されていて当該それ
   ぞれのプリント板の板面方向に積み重ねて配置
   され、かつ外部装置がシステム本体にコネクタ
   の接続によつて着脱自在であるようにされたシ
   ステムに於いて、システム本体には、外部装置
   の当該システム本体への着脱時に外部装置の構
   成体によつて操作され、システム本体内の中央
   制御装置を動作状態又は非動作状態にするスイ
   ツチ手段が設けられており、外部装置をシステ
   ム本体に着脱するとき、上記コネクタによるシ
   ステム本体と外部装置との電気的接続がなされ
   た状態で上記スイツチ手段が作動するように、
   上記コネクタの接離時と上記スイツチ手段の作
   動時との間に時間差を設定するようにしたコン
   ピユータシステムの保護装置。 ２ スイツチ手段は、中央制御装置にリセツト入
   力を接離するものである実用新案登録請求の範
   囲第１項に記載のコンピユータシステムの保護
   装置。 ３ スイツチ手段は、中央制御装置に電源を接離
   するものである実用新案登録請求の範囲第１項
   に記載のコンピユータシステムの保護装置。 ４ 外部装置がメモリ装置である実用新案登録請
   求の範囲第１項に記載のコンピユータシステム
   の保護装置。