JPH02152240A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02152240A JPH02152240A JP63306391A JP30639188A JPH02152240A JP H02152240 A JPH02152240 A JP H02152240A JP 63306391 A JP63306391 A JP 63306391A JP 30639188 A JP30639188 A JP 30639188A JP H02152240 A JPH02152240 A JP H02152240A
- Authority
- JP
- Japan
- Prior art keywords
- base
- type
- recess
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラトランジスタの製造方法に関し、特
にベース高濃度領域形成のフォトリングラフィ工程を省
略したバイポーラトランジスタの製造方法に関する。
にベース高濃度領域形成のフォトリングラフィ工程を省
略したバイポーラトランジスタの製造方法に関する。
従来、バイポーラトランジスタはその高速性、線形酸が
良いことから各種の論理ＩＣ，’）ニアＩＣに使用され
ている。
良いことから各種の論理ＩＣ，’）ニアＩＣに使用され
ている。
第３図に従来のＮＰＮ型バイポーラトランジスタの構造
断面図を示す。以下製造工程を追って説明する。まず、
Ｐ−型シリコン基板３０１にＮ＋型埋込層３０２を形成
し、さらにＮ−型エピタキシャル層３０３を形成する。
断面図を示す。以下製造工程を追って説明する。まず、
Ｐ−型シリコン基板３０１にＮ＋型埋込層３０２を形成
し、さらにＮ−型エピタキシャル層３０３を形成する。
次に所定の形状をした窒化膜を形成してこれを耐酸化用
マスクとして絶縁分離用酸化膜３０４を形成する。酸化
膜３０５を形成した後、コレクタ部にＮ型不純物を拡散
してＮ型コレクタ領域３０６を形成する。次にＰ型ベー
ス領域３０７をイオン注入法などを用いて形成し、さら
にベース・コンタクト抵抗を低減するためＰ＋型高濃度
ベース領域（以下グラフトベースと称す）３０８を形成
する。エミッタ拡散を行うための拡散窓を開口した上で
多結晶シリコン３０９を成長し、ドライエツチング等に
より、所定の形状にする。さらにＮ型不純物を多結晶シ
リコン層に導入し、熱処理を加えて、エミッタ領域３１
０を形成する。以下、層間絶縁膜３１１を形成し、アル
ミニウム配線３１２を施して素子を完成する。
マスクとして絶縁分離用酸化膜３０４を形成する。酸化
膜３０５を形成した後、コレクタ部にＮ型不純物を拡散
してＮ型コレクタ領域３０６を形成する。次にＰ型ベー
ス領域３０７をイオン注入法などを用いて形成し、さら
にベース・コンタクト抵抗を低減するためＰ＋型高濃度
ベース領域（以下グラフトベースと称す）３０８を形成
する。エミッタ拡散を行うための拡散窓を開口した上で
多結晶シリコン３０９を成長し、ドライエツチング等に
より、所定の形状にする。さらにＮ型不純物を多結晶シ
リコン層に導入し、熱処理を加えて、エミッタ領域３１
０を形成する。以下、層間絶縁膜３１１を形成し、アル
ミニウム配線３１２を施して素子を完成する。
上述した従来のバイポーラトランジスタの製造方法では
、ベース領域からアルミ配線によって端子を引き出す際
にベース領域の抵抗を小さくし、トランジスタの特性を
良くするための高濃度領域（グラフト・ベース）をイオ
ン注入法などによって形成しなげればならない。このた
め、グラフト・ベース形成のためのフォトリングラフィ
工程を行わなければならず、エミッターベース間の耐圧
を考慮した場合、エミッタ不純物、グラフト・ベース不
純物の拡散横広がり、エミッタおよびグラフト・ベース
形成のフォトリソグラフィ工程での目ズレ、多結晶シリ
コンと酸化膜のオーバーラツプ空乏層の伸びなど各種マ
ージンを見積らねばならず、素子面責が大きくなり、微
細化が図れないという欠点がある。
、ベース領域からアルミ配線によって端子を引き出す際
にベース領域の抵抗を小さくし、トランジスタの特性を
良くするための高濃度領域（グラフト・ベース）をイオ
ン注入法などによって形成しなげればならない。このた
め、グラフト・ベース形成のためのフォトリングラフィ
工程を行わなければならず、エミッターベース間の耐圧
を考慮した場合、エミッタ不純物、グラフト・ベース不
純物の拡散横広がり、エミッタおよびグラフト・ベース
形成のフォトリソグラフィ工程での目ズレ、多結晶シリ
コンと酸化膜のオーバーラツプ空乏層の伸びなど各種マ
ージンを見積らねばならず、素子面責が大きくなり、微
細化が図れないという欠点がある。
本発明の半導体装置の製造方法は、第１導電型の半導体
基板に第２導電型の埋込層およびエピタキシャル層を形
成する工程と、絶縁分離用酸化膜およびコレクタ拡散領
域を形成する工程と、表面近傍が高濃度でベース−コレ
クタ接合近傍で低濃度となる２段階の不純物濃度プロフ
ァイルをもつ第１導電型のベース層を形成する工程と、
前記ベース層の低濃度領域に達する凹部を形成する工程
と、前記凹部側面を酸化し、さらに凹部底面の酸化膜を
異方性エツチングにより除去する工程と、前記凹部を埋
めるように多結晶半導体層を選択成長する工程と、前記
多結晶半導体層に不純物を導入し、熱処理を加えてエミ
ッタ領域を形成する工程とを有している。
基板に第２導電型の埋込層およびエピタキシャル層を形
成する工程と、絶縁分離用酸化膜およびコレクタ拡散領
域を形成する工程と、表面近傍が高濃度でベース−コレ
クタ接合近傍で低濃度となる２段階の不純物濃度プロフ
ァイルをもつ第１導電型のベース層を形成する工程と、
前記ベース層の低濃度領域に達する凹部を形成する工程
と、前記凹部側面を酸化し、さらに凹部底面の酸化膜を
異方性エツチングにより除去する工程と、前記凹部を埋
めるように多結晶半導体層を選択成長する工程と、前記
多結晶半導体層に不純物を導入し、熱処理を加えてエミ
ッタ領域を形成する工程とを有している。
すなわち、上述した従来のバイポーラトランジスタの製
造方法が、ベース領域を低抵抗化するためのグラフトベ
ースを形成するのにフォトリソグラフィ工程を用いてお
り、またエミッタ多結晶半導体層を酸化膜にオーバーラ
ツプして形成しているのに対し、本発明は、エミッター
グラフトベース間に酸化膜を形成することによりグラフ
トベース形成のフォトリソグラブイ工程を省略しており
、また、エミッタ多結晶シリコン層を選択成長すること
により酸化膜とのオーバーラツプをなくしている。
造方法が、ベース領域を低抵抗化するためのグラフトベ
ースを形成するのにフォトリソグラフィ工程を用いてお
り、またエミッタ多結晶半導体層を酸化膜にオーバーラ
ツプして形成しているのに対し、本発明は、エミッター
グラフトベース間に酸化膜を形成することによりグラフ
トベース形成のフォトリソグラブイ工程を省略しており
、また、エミッタ多結晶シリコン層を選択成長すること
により酸化膜とのオーバーラツプをなくしている。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例の縦断面図で
ある。
ある。
まず、第１図（ａ）に示すように、Ｐ−型シリコン基板
１０１を用意し、従来のバイポーラトランジスタと同様
にＮ＋型埋込層１０２．Ｎ−型エピタキシャル層１０３
．絶縁分離用酸化膜１０４．酸化膜１０５．Ｎ型コレク
タ領域１０６を順次形成してゆく。次に第１図（ｂ）に
示すように、フォトレジスト１０７をマスクとして、イ
オン注入法によりＰ型ベース領域１０８．Ｐ＋型グラフ
ト・ベース領域１０９を連続して形成する。Ｐ型ベース
領域はボロンをドーパントする場合、加速エネルギー約
５０ｋｅＶ、 ドーズ量２〜５ Ｘ １０１３ｃｍ−
２でイオン注入を行い、Ｐ“型グラフトベース領域は同
じくポロンをドーパントとする場合、加速エネルギー約
３０ｋｅＶ、 ドーズ量４〜６ Ｘ １０ ”ｃｍ−”
でイオン注入を行うのが適当と思われる。次に第１図（
ｃ）に示すように窒化膜１１０を約１０００人成長し、
フォトレジスト１１１をマスクとして異方性エツチング
により、エミッタを形成する凹部１１２を設ける。フォ
トレジスト剥離後、第１図（ｄ）に示すように酸化を行
って前記凹部側面に酸化膜１１３を１０００人程度形成
し、さらに異方性エツチングを行って凹部底面の酸化膜
を除去する。最後に、前記凹部を埋めるように多結晶シ
リコン層１１４の選択成長を行い、Ｎ型不純物を導入し
た上で熱処理を行い、Ｎ＋型工゛ミッタ領域１１５を形
成する。以下、従来の方法を用いて層間絶縁膜および金
属配線層を形成して素子を完成する。
１０１を用意し、従来のバイポーラトランジスタと同様
にＮ＋型埋込層１０２．Ｎ−型エピタキシャル層１０３
．絶縁分離用酸化膜１０４．酸化膜１０５．Ｎ型コレク
タ領域１０６を順次形成してゆく。次に第１図（ｂ）に
示すように、フォトレジスト１０７をマスクとして、イ
オン注入法によりＰ型ベース領域１０８．Ｐ＋型グラフ
ト・ベース領域１０９を連続して形成する。Ｐ型ベース
領域はボロンをドーパントする場合、加速エネルギー約
５０ｋｅＶ、 ドーズ量２〜５ Ｘ １０１３ｃｍ−
２でイオン注入を行い、Ｐ“型グラフトベース領域は同
じくポロンをドーパントとする場合、加速エネルギー約
３０ｋｅＶ、 ドーズ量４〜６ Ｘ １０ ”ｃｍ−”
でイオン注入を行うのが適当と思われる。次に第１図（
ｃ）に示すように窒化膜１１０を約１０００人成長し、
フォトレジスト１１１をマスクとして異方性エツチング
により、エミッタを形成する凹部１１２を設ける。フォ
トレジスト剥離後、第１図（ｄ）に示すように酸化を行
って前記凹部側面に酸化膜１１３を１０００人程度形成
し、さらに異方性エツチングを行って凹部底面の酸化膜
を除去する。最後に、前記凹部を埋めるように多結晶シ
リコン層１１４の選択成長を行い、Ｎ型不純物を導入し
た上で熱処理を行い、Ｎ＋型工゛ミッタ領域１１５を形
成する。以下、従来の方法を用いて層間絶縁膜および金
属配線層を形成して素子を完成する。
第２図は本発明の他の実施例の縦断面図である。
第２図（ａ）に示すようにＰ−型シリコン基板２０１を
用意し、実施例１と同様にＮ＋型埋込層２０２゜Ｎ−型
エピタキシャル層２０３．絶縁分離用酸化膜２０４．酸
化膜２０５．Ｎ型コレクタ領域２０６を形成する。次に
フォトレジスト２０７をマスクにして、異方性エツチン
グを用いてベース形成領域に凹部２０８を設ける。第２
図（ｂ）に示すようにレジスト剥離後、上記凹部に選択
エピタキシャル層を成長する。このとき、成長途中でド
ーパント濃度を変化し、Ｐ型ベース領域２０９およびＰ
＋型グラフトベース領域２１０を形成する。さらに選択
エピタキシャル層表面を酸化し、酸化膜２１１を形成す
る。以下は実施例１と同様にエミッタ部を形成して素子
を完成する。この実施例ではベース幅Ｗは Ｗ＝ （ベース−コレクタ接合深さ） −（ベース−エミッタ接合深さ） −（エミッタ拡散深さ） であり、ベース−コレクタ接合の深さ、およびベース−
エミッタ接合の深さはベース凹部、およびエミッタ凹部
の異方性エツチングの深さで決定されるので、ごく薄い
ベース幅のバイポーラトランジスタを精度よく製造する
ことができるという利点がある。
用意し、実施例１と同様にＮ＋型埋込層２０２゜Ｎ−型
エピタキシャル層２０３．絶縁分離用酸化膜２０４．酸
化膜２０５．Ｎ型コレクタ領域２０６を形成する。次に
フォトレジスト２０７をマスクにして、異方性エツチン
グを用いてベース形成領域に凹部２０８を設ける。第２
図（ｂ）に示すようにレジスト剥離後、上記凹部に選択
エピタキシャル層を成長する。このとき、成長途中でド
ーパント濃度を変化し、Ｐ型ベース領域２０９およびＰ
＋型グラフトベース領域２１０を形成する。さらに選択
エピタキシャル層表面を酸化し、酸化膜２１１を形成す
る。以下は実施例１と同様にエミッタ部を形成して素子
を完成する。この実施例ではベース幅Ｗは Ｗ＝ （ベース−コレクタ接合深さ） −（ベース−エミッタ接合深さ） −（エミッタ拡散深さ） であり、ベース−コレクタ接合の深さ、およびベース−
エミッタ接合の深さはベース凹部、およびエミッタ凹部
の異方性エツチングの深さで決定されるので、ごく薄い
ベース幅のバイポーラトランジスタを精度よく製造する
ことができるという利点がある。
以上説明したように本発明は、グラフトベースを形成す
るためのフォトリングラフィ工程がなく、エミッター高
濃度ベース領域間は酸化膜によって絶縁されているため
、エミッタおよびグラフトベース不純物の横広がり、フ
ォトリングラフィ工程による目ズレ、多結晶シリコン層
と酸化膜のオーバーラツプなどの各種のマージンを見積
る必要がなく素子の微細化が図られる。また空乏層が横
方向へ伸びてリーチスルーを起こビ耐圧が低下するとい
うこともなく、耐圧はエミッタとＰ型ベースの濃度によ
ってのみ決定されるという効果がある。さらに実施例２
に示すようにベース領域を選択エピタキシャル層を用い
て形成すれば、ベース幅は異方性エツチングの精度によ
って決まり、コく薄いベース幅を持ったバイポーラトラ
ンジスタの形成も可能になる。
るためのフォトリングラフィ工程がなく、エミッター高
濃度ベース領域間は酸化膜によって絶縁されているため
、エミッタおよびグラフトベース不純物の横広がり、フ
ォトリングラフィ工程による目ズレ、多結晶シリコン層
と酸化膜のオーバーラツプなどの各種のマージンを見積
る必要がなく素子の微細化が図られる。また空乏層が横
方向へ伸びてリーチスルーを起こビ耐圧が低下するとい
うこともなく、耐圧はエミッタとＰ型ベースの濃度によ
ってのみ決定されるという効果がある。さらに実施例２
に示すようにベース領域を選択エピタキシャル層を用い
て形成すれば、ベース幅は異方性エツチングの精度によ
って決まり、コく薄いベース幅を持ったバイポーラトラ
ンジスタの形成も可能になる。
第１図（ａ）〜（ｅ）は本発明のバイポーラトランジス
タの製造方法の実施例１の縦断面図、第２図（ａ）、
（ｂ）は本発明の他の実施例の縦断面図、第３図は従来
のバイポーラトランジスタの構造断面図である。 １０１．２０１，３０１・・・・・・Ｐ−型半導体基板
、１０２．２０２，３０２・・・・・・Ｎ＋型エピタキ
シャル層、１０３，２０３，３０３・・・・・・Ｎ−型
エピタキシャル層、１０４，２０４，３０４・・・・・
・絶縁分離用酸化膜、１０５，２０５，２１１，３０５
・旧・・酸化膜、１０６，２０６，３０６・・川・Ｎ型
コレクタ領域、１０７，２０７，１１１・・・・・・フ
ォトレジスト、１０８，３０７・・・・・・Ｐ型ベース
領域、１０９゜３０８・・・・・・Ｐ＋グラフトベース
領域、２ｏ８・・・・・・ベース凹部、２０９・・・・
・・ｐ型−＜−スエピタキシャル層、２１０・・・・・
・Ｐ＋型グラフトベースエピタキシャル１１．１１０・
・・・・・窒化膜、１１２・・川・エミッタ凹部、１１
３・・・・・６・側面酸化膜、１１４，３０９・・川・
エミッタ多結晶半導体装置、１１５，３１０・・団・Ｎ
＋型エミッタ領域、３１１・・・・・・層間絶縁膜、３
１２・・・・・・配線金属層。 代理人 弁理士 内 原 晋 ｃｒｙ） （Ｃ） Ｃρ（） 、′ｙ７Ｉｆ５ｆ図 藁７図
タの製造方法の実施例１の縦断面図、第２図（ａ）、
（ｂ）は本発明の他の実施例の縦断面図、第３図は従来
のバイポーラトランジスタの構造断面図である。 １０１．２０１，３０１・・・・・・Ｐ−型半導体基板
、１０２．２０２，３０２・・・・・・Ｎ＋型エピタキ
シャル層、１０３，２０３，３０３・・・・・・Ｎ−型
エピタキシャル層、１０４，２０４，３０４・・・・・
・絶縁分離用酸化膜、１０５，２０５，２１１，３０５
・旧・・酸化膜、１０６，２０６，３０６・・川・Ｎ型
コレクタ領域、１０７，２０７，１１１・・・・・・フ
ォトレジスト、１０８，３０７・・・・・・Ｐ型ベース
領域、１０９゜３０８・・・・・・Ｐ＋グラフトベース
領域、２ｏ８・・・・・・ベース凹部、２０９・・・・
・・ｐ型−＜−スエピタキシャル層、２１０・・・・・
・Ｐ＋型グラフトベースエピタキシャル１１．１１０・
・・・・・窒化膜、１１２・・川・エミッタ凹部、１１
３・・・・・６・側面酸化膜、１１４，３０９・・川・
エミッタ多結晶半導体装置、１１５，３１０・・団・Ｎ
＋型エミッタ領域、３１１・・・・・・層間絶縁膜、３
１２・・・・・・配線金属層。 代理人 弁理士 内 原 晋 ｃｒｙ） （Ｃ） Ｃρ（） 、′ｙ７Ｉｆ５ｆ図 藁７図
Claims (1)
- 第１導電型の半導体基板に第２導電型の埋込層およびエ
ピタキシャル層を形成する工程と、絶縁分離用酸化膜お
よびコレクタ拡散領域を形成する工程と、表面近傍が高
濃度でベース−コレクタ接合近傍で低濃度となる２段階
の不純物濃度プロファイルをもつ第１導電型のベース層
を形成する工程と、前記ベース層の低濃度領域に達する
凹部を形成する工程と、前記凹部側面を酸化し、さらに
凹部底面の酸化膜を異方性エッチングにより除去する工
程と、前記凹部を埋めるように多結晶半導体層を選択成
長する工程と、前記多結晶半導体層に不純物を導入し、
熱処理を加えてエミッタ領域を形成する工程とを有する
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306391A JP2715494B2 (ja) | 1988-12-02 | 1988-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306391A JP2715494B2 (ja) | 1988-12-02 | 1988-12-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02152240A true JPH02152240A (ja) | 1990-06-12 |
| JP2715494B2 JP2715494B2 (ja) | 1998-02-18 |
Family
ID=17956452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306391A Expired - Lifetime JP2715494B2 (ja) | 1988-12-02 | 1988-12-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715494B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758120A (ja) * | 1993-08-11 | 1995-03-03 | Nec Corp | 半導体装置及びその製造方法 |
| US5659193A (en) * | 1993-12-10 | 1997-08-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
-
1988
- 1988-12-02 JP JP63306391A patent/JP2715494B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758120A (ja) * | 1993-08-11 | 1995-03-03 | Nec Corp | 半導体装置及びその製造方法 |
| US5659193A (en) * | 1993-12-10 | 1997-08-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2715494B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US4933737A (en) | Polysilon contacts to IC mesas | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH0241170B2 (ja) | ||
| US4407059A (en) | Method of producing semiconductor device | |
| EP0221742B1 (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JP2652995B2 (ja) | 半導体装置およびその製造方法 | |
| EP0036620B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP2797774B2 (ja) | 半導体装置およびその製造方法 | |
| JP3241000B2 (ja) | 半導体装置 | |
| JPH0128508B2 (ja) | ||
| JP2764988B2 (ja) | 半導体装置 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 | |
| JP3707978B2 (ja) | 半導体集積回路とその製造方法 | |
| JPS641933B2 (ja) | ||
| JPH04241422A (ja) | 半導体集積回路装置 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS59145570A (ja) | 横型バイポ−ラトランジスタおよびその製造方法 |