JPH038343A

JPH038343A - バイポーラトランジスタとその製造方法

Info

Publication number: JPH038343A
Application number: JP1143830A
Authority: JP
Inventors: Kenji Hirakawa; 平川　顕二
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-06-06
Filing date: 1989-06-06
Publication date: 1991-01-16
Anticipated expiration: 2011-02-07
Also published as: EP0401786B1; EP0401786A3; KR930009807B1; EP0401786A2; DE69016840D1; US5086005A; KR910002005A; JPH0812865B2; DE69016840T2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、特にバイポーラ型トランジスタとその製造
方法に係わる。

（従来の技術）バイポーラ型トランジスタ集積回路におけるｐｎｐバイ
ポーラ型トランジスタは、ｎｐｎバイポーラ型トランジ
スタの製造工程で容易に形成できるラテラル構造が広く
使用されている。しかしながら、ラテラル構造であるが
故に、周知の如く、電流増幅率、周波数特性ともに良好
ではない。また、近年では、ポリシリコンをベース電極
の引き出しに使用した微細で動作が高速である自己整合
型のｎｐｎバイポーラ型トランジスタが製造されるにと
もない、このような自己整合型ｎｐロバイボーラ型トラ
ンジスタの製造工程でも容易に形成できる自己整合型ラ
テラル構造ｐｎｐバイポーラ型トランジスタが製造され
るようになっている。

以下、第４図を参照して、この自己整合型のラテラル構
造ｐｎｐバイポーラ型トランジスタについて説明する。

第４図は、自己整合型のラテラル構造ｐｎｐバイボ〜う
型トランジスタの断面図である。

第４図において、４０１は、ｐ型半導体基板、４０２は
、高濃度ｎ＋型領領域４０３は、高濃度ｐ１型チャネル
カット領域、４０４は、ｎ型エビタ牛シャル層、４０５
および４０６は、高濃度ｐ＋型領領域４０７は、素子分
離領域、４０８．４０９および４１０は、ポリシリコン
層、４１１および４１２は、酸化膜、４１３．４１４お
よび４１５は、アルミニウムからなる電極である。

この第４図に示す半導体装置は、パーティカル構造ｎｐ
ｎバイポーラ型トランジスタの製造工程で容易にｐｎｐ
バイポーラ型トランジスタを形成できる、ラテラル構造
ｐｎｐバイポーラ型トランジスタである。よって、今、
同図に示される半導体装置は、４０２および４０４から
なるｎ型領域をベース領域、４０５からなる高濃度ｐ＋
型領領域コレクタ領域、４０６からなる高濃度ｐ＋型領
領域エミッタ領域としたｐｎｐバイポーラ型トランジス
タとして構成されている。従って、これらの各拡散領域
に接続されるポリシリコン層は、４０８がコレクタ引き
出、し用ポリシリコン層、４０９がベース引き出し用ポ
リシリコン層、４１０がエミッタ引き出し用ポリシリコ
ン層となり、またこれら各ポリシリコン層に接続される
アルミニウム電極は、４１３がコレクタ電極、４１４が
エミッタ電極、および４１５がベース電極となっている
。

このような構造の半導体装置によれば、高濃度ｐ＋型コ
レクタ領域４０５、およびエミッタ領域４０６を、夫々
コレクタ引き出し用ポリシリコン層４０８、およびエミ
ッタ引き出し用ポリシリコン層４１０からの２段階拡散
によって形成する。

しかしながら、ポリシリコン層４０８および４１０を、
ホトレジストを用いたりソグラフイ技術によりパターニ
ングしていることから、ベース幅はりソグラフイの解像
限界Ｗにより、その幅が決定される。第４図によると実
際のベース幅は、両側からの高濃度ｐ　型拡散領域４０
４、および４０５によって、リソグラフィの解像限界Ｗ
よりも若干狭まっている。よって、自己整合型でないラ
テラル構造バイポーラ型トランジスタよりは、ベース幅
が狭く形成できるので周波数特性が改善される。しかし
ながら、リソグラフィの解像限界Ｗがベース幅の決定に
大きな影響力を持っていることに変わりはない。これは
ベース幅を狭く形成しようとすれば、両側のポリシリコ
ン層からの横方向の拡散を進めれば良い。しかしながら
、横方向の拡散を進めることは、縦方向の拡散をも進め
ることとなるので、必然的にエミッタ領域４０５、およ
びコレクタ拡散領域４０６が深くなる。しかもまた、拡
散の仕方からもわかるように、狭いベース幅の領域は表
面のみで、拡散領域の深いところ程、ベース幅が広くな
る。従って、事実上、ベース幅の微細化による周波数特
性の改善の効果は少ない。反対にエミッタ拡散領域４０
６、およびコレクタ拡散領域４０５が深くなれば、コレ
クタ接合に面したエミッタ接合は大きくなるので電流増
幅率は改善されるのだが、これでは素子の微細化には適
さない。

従って、上記のような自己整合型ラテラル構造バイポー
ラ型トランジスタとその製造方法によっては、ベース幅
がリソグラフィ解像限界Ｗに大きな影響を受けるために
、周波数特性が良好で、電流増幅率も良好であり、かつ
素子の微細化に有利となるラテラル構造ｐｎｐバイポー
ラ型トランジスタは形成できなかった。

（発明が解決しようとする課題）この発明は上記のような点に鑑み為されたもので、ｎ　
ｐ　ｎバイポーラ型トランジスタの製造工程で容易に製
造でき、微細なベース幅を有して周波数特性に優れ、コ
レクタ接合に面するエミッタ接合も大きく電流増幅率も
良好、かつ素子の微細化にも有利なバイポーラトランジ
スタとその製造方法を提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明によるバイポーラトランジスタとその製造方法
によれば、自己整合型バイポーラ型半導体装置の製造方
法において、電極引き出し用のポリシリコン層に対し、
部分的に第１導電型の不純物を導入し、次は、この電極
引き出し用のポリシリコン層全面に第２導電型の不純物
を導入することにより、この電極引き出し用のポリシリ
コン層に、第１および第２導電型の不純物が混在する領
域と、第２導１！型の不純物のみが存在する領域とを形
成する。この後、これら２つの不純物領域を分離し、か
つこれら不純物領域の不純物を同時に活性化させ、一方
が第１導電型の第１の不純物拡散と第２導電型の第２の
不純物拡散層を形成するようにし、上方が第２導電型の
第３の不純物拡散層の１つの不純物拡散層を形成するよ
うにする。

また、分離されている領域には第２導電型の不純物を導
入して活性化させることにより、前記第１の不純物拡散
層と、第３の不純物拡散とに接するように第２導電型の
第４の不純物拡散層を形成する。また分離された電極引
き出し用ポリシリコン層とは絶縁膜により絶縁されてい
る第２のポリシリコン層を形成し、このポリシリコン層
から第１導電型の不純物を拡散して前記第４の不純物拡
散層内に前記第１の不純物拡散層に接するように、第１
導電型の第５の不純物拡散層を形成する。

（作用）上記のようなバイポーラトランジスタとその製造方法に
あっては、ベース領域が、ポリシリコン層からの拡散に
より形成されるので、リソグラフィの解像限界の影響を
受けることがなく、−段とベース幅の微細化が可能とな
る。従って、周波数特性、特に高周波特性がさらに良好
となり、素子の微細化にも適する。さらに、ベース領域
の下方に位置してコレクタ領域が形成され、またベース
領域の上方に位置してエミッタ領域が形成されるので不
純物のプロファイルがパーティカル構造に近くなり、コ
レクタ接合に面するエミッタ接合が大きくなる。従って
、電流増幅率の併せての改善も可能となる。

（実施例）以下、第１図乃至第３図を参照して、この発明の一実施
例に係わるバイポーラトランジスタとその製造方法につ
いて説明する。

第１図（ａ）乃至第１図（ｆ）は、この発明の一実施例
に係わる自己整合型ｐｎｐバイポーラ型トランジスタを
製造工程順に示した断面図である。

まず、第１図（ａ）において、通常の自己整合型ｎｐロ
バイボーラ型トランジスタの製造方法と同様に、例えば
ｐ型半導体基板１０１に、ｎ型エピタキシャル層１０２
を、例えば１〜２μｍ程度気相成長させて、次に例えば
ＬＯＣＯ３法にて選択酸化を行い、素子分離領域１０４
を形成し素子分離を行なう。この時、素子分離領域１０
４形成予定領域に予め、例えばｐ型不純物であるボロン
（Ｂ）をイオン注入しておき、選択酸化時の熱を利用し
て高濃度ｐ＋型チャネルカット領域１０３を形成する。

この素子分離方法には、このような選択酸化による素子
分１ｉｉ１領域１０４を形成する方法ではなく、ｐｎ接
合分離や、溝埋込分離を使用しても良い。この後、全面
に、例えば熱酸化法により酸化膜１０４′を形成する。

この後、素子形成予定領域の該酸化膜１０４゛を除去し
、ｎ型エピタキシャル層１０２の表面を露出させる。こ
の後、全面に、例えばＣＶＤ法によりポリシリコン層１
０５を２０００〜４０００人程度成長させる形成の後、
全面にホトレジスト１０６を塗布し、写真蝕刻法により
、このホトレジスト１０６を所定形状にパターニングし
、これをブロックにポリシリコン層１０５に対し、ｎ型
不純物である、例えばりん（Ｐ）１０７の比較的拡散速
度の速いｎ型不純物を、ドーズｊｉ　Ｉ　Ｘ　１０　”
ｃｍ−２の条件でイオン注入する。同図中の１０７−は
、ポリシリコン層１０５に含有されたｎ型不純物りん（
Ｐ）イオンを示している。

次に、第１図（ｂ）において、前記ホトレジスト１０６
を除去し、全面に、例えば前工程でイオン注入した不純
物よりも拡散速度の遅いｐ型不純物のボＯン（Ｂ）を、
例えばドーズｆｊ１１×１０１１０１６ａの条件でイオ
ン注入する。同図中の１０８゛は、ポリシリコン層１０
５に含有されたｐ型不純物ボロン（Ｂ）イオンを示して
いる。ここで、ポリシリコン層１０５内には、ｎ型不純
物であるりん（Ｐ）１０７−と、ｐ型不純物であるボロ
ン（Ｂ）１０８−とが両方存在する領域１０９と、ボロ
ン（Ｂ）１０８−のみ存在する領域１１０とが形成され
る。また、ｎ型不純物りん（Ｐ）のイオン１０７注入後
、あるいはｐ型不純物ボロン（Ｂ）１０８のイオン注入
後に、ｎ型エピタキシャル層１０２内、特に後工程で形
成されるコレクタ電極取出し領域に、ポリシリコン層１
０５内のｎ型不純物であるりん（Ｐ）イオン１０７′が
拡散しない程度にアニールを加えても良い。

次に、第１図（Ｃ）において、全面に、例えばＣＶＤ法
ニヨリ、酸化膜１１１を３ｏｏｏ〜５０００人程度成長
させる。この後、例えば図示しないホトレジストを用い
た写真蝕刻法、および反応性イオンエツチング法により
、酸化膜１１１、ポリシリコン層１０５を、順次エツチ
ングし、所定の形状に開口部を形成する。この後、再度
全面に、例えばＣＶＤ法により、酸化膜１１２を２００
０〜３０００人程度成長させ、形成性イオンエツチング
法により、この酸化膜１１２を前記開口部の側壁にのみ
残るように除去する。

次に、第１図（ｄ）において、例えば熱酸化法により、
酸化膜１１３を形成し、適度なアニールを施すと、ポリ
シリコン層１０５がら、ｎ型不純物であるりん（Ｐ）イ
オン１ｏ７゛と、ｐ型不純物であるボロン（Ｂ）イオン
１０８′がｎ型エピタキシャル層１０２内に拡散し、高
濃度ｐ６型コレクタ電極取出し領域１１４と、高濃度ｐ
＋′″型エミッタ領域１１５と、内部ベース領域に当る
高濃度ｎ“型領域１１６を形成する。この工程は、上述
したようにｎ型不純物であるりん（Ｐ）イオン１０７゛
と、ｎ型不純物であるボロン（Ｂ）イオン１０８′の拡
散速度が違うことから、１回の熱処理でこれら３つの拡
散領域が形成される。

次に、第１図（ｅ）において、開口部内の酸化膜１１３
に、例えばｎ型不純物であるボロン（Ｂ）をドーズｍ　
１　ｘ　１０　”ｃｍ−２の条件でイオン注入を行い、
温度９５０℃で熱拡散することにより、ｐ型コレクタ領
域１１７を形成する。この後、開口部内の酸化膜１１３
をエツチング除去し、全面に、例えばＣＶＤ法によりポ
リシリコン層１１８を１０００〜３０００人程度成長さ
せ、形成ポリシリコン層１１８からｎ型不純物であるヒ
ｔｉ　（Ａ　ｓ　）を熱拡散させることにより、外部ベ
ース領域である高濃度ｎ＋＋型領域１１９を形成する。

最後に、第１図（ｆ）において、ポリシリコン層１１８
を、例えば写真蝕刻法により所定の形状にパターニング
して、ベース電極引き出し用ポリシリコン層１１８を形
成する。この後、全面に、例えば熱酸化法により酸化５
１２０を形成する。

この後、ベース電極引き出し用ポリシリコン層１１８、
およびポリシリコン層１０５の所定の位置に対し、例え
ば写真蝕刻法により、コンタクト孔を開孔し、この後、
全面に、例えばスパッタ法により、アルミニウム層を形
成する。この後、例えば写真蝕刻法により、このアルミ
ニウム層を所定形状にパターニングして、コレクタ電極
１２１、ベース電極１２２、およびエミッタ電極１２３
を形成することにより、この発明の一実施例に係わるバ
イポーラトランジスタが製造される。

このようなバイポーラトランジスタとその製造方法によ
れば、従来の自己整合型ラテラル構造ｐｎｐバイポーラ
型トランジスタと比較し、ベース幅がポリシリコン層１
１８からの拡散によって決定される。従って、このベー
ス幅の決定は、リソグラフィの解像限界に大きな影響は
受けることなく、−段と微細なベース幅を形成でき、よ
って、さらに周波数特性に優れ、素子の微細化に有利な
自己整合型ラテラル構造ｐｎｐバイポーラ型トランジス
タとその製造方法が提供される。

次に、第２図、および第３図を参照して、この発明によ
る半導体装置について、さらに説明する。

第２図は、本実施例による自己整合型ラテラル構造ｐｎ
ｐバイポーラ型トランジスタの真性トランジスタ領域の
拡大図である。この第２図に付されている符号は、第１
図と対応している。また、第３図は、第２図中のＡ−Ａ
−断面に沿う不純物濃度を示したグラフである。

まず、第２図において、その真性トランジスタ領域はＡ
−Ａ−断面に沿った領域に存在している。

従って、同図から分るように真性トランジスタ領域は、
ラテラル構造の完全なｔ５１（水平）方向ではなく、斜
めに傾いて存在している。このことがら、真性トランジ
スタ領域が完全な横（水平）方向であるよりも、コレク
タ接合に面するエミッタ接合が大きくなることは明確で
、？ｌＳ流増幅率は良好となる。

次に、第３図のＡ−Ａ−断面に沿う不純物濃度を示すグ
ラフにおいて、３０１は、エミッタ領域１１５の不純物
濃度と深さとの関係、３０２は、同様にベース領域１１
６の不純物濃度と深さとの関係、３０３は、同様にコレ
クタ領域１１７の不純物濃度と深さとの関係、３０４は
、同様にエピタキシャル層１０２の不純物濃度と深さと
の関係を示している。同図かられかるように、真性トラ
ンジスタ領域であるＡ−Ａ−断面に沿う不純物濃度プロ
ファイルは、ベース領域に接しているコレクタ領域の不
純物濃度は低く、一方、エミッタ領域の不純物濃度は高
い。よって、不純物濃度プロファイルは、ラテラル構造
よりも、パーティカル構造に近い。このことからも、電
流増幅率は高く、コレクタ電流依存性は小さいことが明
確である。

尚、従来技術同様、この一実施例に係わる自己整合型ｐ
ｎｐバイポーラ型トランジスタは、自己整合型パーティ
カル構造ｎｐｎバイポーラ型トランジスタの製造工程で
、容易に形成することが可能であることは勿論である。

［発明の効果］以上説明したようにこの発明によれば、拡散によりベー
ス幅が決定されることから、ベース幅をリソグラフィの
解像限界に影響されずに形成でき、素子の微細化、高速
化に有利で、かつ高周波特性に優れ、またラテラル構造
よりもパーティカル構造に近い不純物プロファイルを有
することから、電流増幅率の高く、コレクタ電流依存性
の小さい自己整合型ｎｐｎバイポーラ型トランジスタで
容具に形成できる自己整合型ｐｎｐバイポーラ型トラン
ジスタとその製造方法が提供される。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｆ）は、この発明の一実施例
に係わるバイポーラトランジスタとその製造方法につい
て製造工程順に示した断面図、第２図は、第１図に示す
トランジスタの真性トランジスタ領域の拡大図、第３図
は、第２図に示すＡ−Ａ−断面に沿う不純物濃度と深さ
の関係を示すグラフ、第４図は、従来技術による自己整
合型ラテラル構造ｐｎｐバイポーラ型トランジスタの断
面図である。１０１・・・ｐ型半導体基板、１０２・・・ｎ型エピタ
キシャル層、１０３・・・ｐ″″型チャネルカット領域
、１０４・・・素子分離領域、１０４−・・・酸化膜、
１０５・・・ポリシリコン層、１０６・・・ホトレジス
ト、１０７・・・りん（Ｐ）イオン、１０７′・・・ポ
リシリコン層１０５に含有されたりん（Ｐ）イオン、１
０８・・・ボロン（Ｂ）イオン、１０８−・・・ポリシ
リコン層１０５に含有されたボロン（Ｂ）イオン、１０
９・・・りん（Ｐ）イオンとボロン（Ｂ）イオンが混在
する領域、１１０・・・ボロン（Ｂ）イオンのみ存在す
る領域、１１１・・・酸化膜、１１２・・・酸化膜、１
１３・・・酸化膜、１１４・・・ｐ＋＋＋＋レクタ電極
取出し領域、１１５・・・ｐ＋＋＋＋ミッタ領域、１１
６・・・ｎ＋＋内部ベース領域、１１７・・・ｐ型コレ
クタ領域、１１８・・・ポリシリコン層、１１９・・・
ｎ＋＋型外型外−ベース領域２０・・・酸化膜、１２１
・・・コレクタ電極、１２２・・・ベース電極、１２３
・・・エミッタ電極、３０１・・・エミッタ領域１１５
の不純物濃度と深さとの関係、３０２・・・ベース領域
１１６の不純物濃度と深さとの関係、３０３・・・コレ
クタ領域１１７の不純物濃度と深さとの関係、３０４・
・・エピタキシャル層１０２の不純物濃度と深さとの関
係、４０１・・・ｐ型半導体基板、４０２・・・ｎ１型
領域、４０３・・・ｐ＋＋チャネルカット領域、４０４
・・・ｎ型エピタキシャル層、４０５・・・ｐ＋型領領
域４０６・・・ｐ′″型領域、４０７・・・素子分離領
域、４０８・・・ポリシリコン層、４０９・・・ポリシ
リコン層、４１０・・・ポリシリコン層、４１１・・・
酸化膜、４１２・・・酸化膜、４１３・・・コレクタ電
極、４１４・・；エミッタ電極、４１５・・・ベース電
極、Ｗ・・・リソグラフィ解像限界。

Claims

【特許請求の範囲】

（１）半導体基板上に離間されて形成され、エミッタお
よびコレクタ引き出し電極として用いられる第１および
第２の多結晶半導体層と、これら第１および第２の多結
晶半導体層の間に第１の絶縁膜と第２の絶縁膜とに挟ま
れて形成され前記半導体基板表面に接する第３の多結晶
半導体層と、さらに半導体基板内に、前記第１の多結晶
半導体層に接し形成された第１導電型の第１の不純物拡
散層と、この第１導電型の第１の不純物拡散層に接して
形成された第２導電型の第２の不純物拡散層と、前記第
３の多結晶半導体層に接し、かつ前記第２導電型の第２
の不純物拡散層に接して形成された第２導電型の第３の
不純物拡散層と、この第２導電型の第３の不純物拡散層
に接し、かつ前記第２導電型の第２の不純物に接して形
成された第１導電型の第４の不純物拡散層と、前記第２
の多結晶半導体層に接し、かつ前記第１導電型の第４の
不純物拡散層に接して形成された第１導電型の第５の不
純物拡散層とを具備することを特徴としたバイポーラト
ランジスタ。
（２）半導体基板上に第１の絶縁膜を形成する工程と、
この第１の絶縁膜の所定の位置を除去して前記半導体基
板表面を露出させる工程と、全面に第１の多結晶半導体
層を形成する工程と、この第１の多結晶半導体層上に第
１のホトレジストを塗布する工程と、この第１のホトレ
ジストを所定の形状にパターニングする工程と、このパ
ターニングされた第１のホトレジストをマスクに前記第
１の多結晶半導体層に対して第１導電型の第１の不純物
をイオン注入する工程と、前記パターニングされた第１
のホトレジストを除去する工程と、前記第１の多結晶半
導体層に対して前記第１導電型の第１の不純物より拡散
速度の遅い第２導電型の第２の不純物をイオン注入する
工程と、前記第１の多結晶半導体層上に第２の絶縁膜を
形成する工程と、全面に第２のホトレジストを塗布する
工程と、この第２のホトレジストを所定の形状にパター
ニングする工程と、このパターニングされた第２のホト
レジストをマスクに前記第２の絶縁膜と第１の多結晶半
導体層を順次除去して前記半導体基板表面を露出させ所
定の開口部を形成して前記第１の多結晶半導体層を第１
導電型の不純物と第２導電型の不純物の混在する第２の
多結晶半導体層と第２導電型の不純物のみ存在する第３
の多結晶半導体層とに分離する工程と、前記パターニン
グされたホトレジストを除去する工程と、全面に第３の
絶縁膜を形成する工程と、この第３の絶縁膜を前記開口
部の側壁に残るようにして除去して再度半導体基板表面
を露出させる工程と、この露出した半導体基板表面に熱
処理により第４の絶縁膜を形成して、前記第１の不純物
および第２の不純物を活性化させて第２の導電型の第１
の不純物拡散層と、この第２の導電型の第１の不純物拡
散層に接している第１導電型の第２の不純物拡散層と、
第２導電型の第３の不純物拡散層を同時に形成する工程
と、前記第４の絶縁膜に対して第１導電型の第３の不純
物をイオン注入する工程と、この第３の不純物を活性化
させて前記第２および第３の不純物拡散層に接する第１
導電型の第４の不純物拡散層を形成する工程と、前記第
４の絶縁膜を除去して再度半導体基板表面を露出させる
工程と、全面に第４の多結晶半導体層を形成する工程と
、この第４の多結晶半導体層から第２導電型の第４の不
純物を活性化させ前記第４の不純物拡散層内に前記第２
の不純物拡散層に接するように第１導電型の第５の不純
物拡散層を形成する工程とを具備することを特徴とした
バイポーラトランジスタの製造方法。