JPH02152251A - 縦型半導体製造システム - Google Patents

縦型半導体製造システム

Info

Publication number
JPH02152251A
JPH02152251A JP63305162A JP30516288A JPH02152251A JP H02152251 A JPH02152251 A JP H02152251A JP 63305162 A JP63305162 A JP 63305162A JP 30516288 A JP30516288 A JP 30516288A JP H02152251 A JPH02152251 A JP H02152251A
Authority
JP
Japan
Prior art keywords
cassette
wafer
chamber
process chamber
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63305162A
Other languages
English (en)
Other versions
JP2592511B2 (ja
Inventor
Mikio Takagi
幹夫 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FURENDOTETSUKU KENKYUSHO KK
Original Assignee
FURENDOTETSUKU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FURENDOTETSUKU KENKYUSHO KK filed Critical FURENDOTETSUKU KENKYUSHO KK
Priority to JP63305162A priority Critical patent/JP2592511B2/ja
Publication of JPH02152251A publication Critical patent/JPH02152251A/ja
Application granted granted Critical
Publication of JP2592511B2 publication Critical patent/JP2592511B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造に関し、特に、半導体装置
の製造等における種々の皮膜形成、エツチング処理を同
時に行うことのできる継型半導体製造システムに関する
ものである。
半導体装置の製造においては、種々の皮膜を形成する必
要があり、例えば、シリコン酸化膜、シリコン窒化膜、
ポリシリコンなどを気相成長させる。成長温度の低温化
のため、プラズマを利用するこきもある。いずれの場合
も、成長温度は異なり、用いるガスの種類も異なってい
る。従って、専用の反応装置が必要であり、処理すべき
ウェハーは、カセットに収容した状態で各専用の反応装
置まで運搬する必要があり、この間のウェハー保管には
汚染防止の手段をとらなければならない。
気相成長の一例として、古典的なエピタキシャル成長に
は、縦型反応管中にカーボンサセプターを配置し、塩化
シリコンガスを上方から供給するものであった。この装
置は、枚葉式であり、処理枚数の改善のため、ウェハー
を周囲に多数枚セットできるサセプタを備えた装置が開
発されてきたシリコン酸化膜を始めとする上記の各種の
皮膜の気相成長にあたっては、現状では、ホット・つ〔
従来の技術〕 オール型のCVD装置が主流であり、横型の反応管の中
に、ウェハーは立てて配置して、−度に処理できる枚数
の改善が図られている。
と述した縦型炉および横型炉において、さらに処理枚数
の改善を図るとすると、装置自体を複数配置する以外に
方策がなく、縦型炉にあっては、複数の炉を縦に配置し
、ウェハーカセットを供給するシステムが提案されてい
る。
また、横型炉では、拡散炉としては、古くから、炉芯管
を横に複数配置して、おのおのにウェハーカセットを供
給する2i置を備えて、処理枚数の改善を図っている。
所で、半導体デバイスは益々小型化すると共に複雑な構
造をとるようになってきており、反応ガスの流れや温度
分布などの微妙な違いにより、ウェハー間分布、ウェハ
ー内分布の均一性が保てない場合が発生してきた。即ち
、上記のホット・ウオール型のCVD装置において、反
応ガスの人口側と出口側とでは、供給する反応ガス(2
種以−ヒの組み合わせ)の分圧変動が生じる。従って、
バンチ内で均一に調整することが難しい、特に、シリコ
ンオキシナイトライド形成時に、反応ガスはモノシラン
5アンモニア、−酸化窒素の3成分となり、ますますそ
の調整が難しくなる。
そこで、各ウェハーは、それぞれ#R密に制御された雰
囲気の中に置き、再現性良く加工する枚葉式装置の必要
が出てきた0枚葉式装置では、ウェハーの大口径化にも
対応し易く、また、−台の装置で各種製造プロセスに柔
軟に対応できる利点があるが、−時に処理できる枚数が
限られている。
これを改善するために、−台の’AWに複数のチャンバ
ーを設けて同時に同じ処理を行うマルチチャンバ一方式
が提案され、スパッタ装置、プラズマCVD装置にて採
用され始めている。
更に、最近の報告では、複数のチャンバーにて同しプロ
セスではなく、各チャンバー毎に異なる種類のプロセス
を実行できるa能を持たせたマルチプロセス装置が登場
してきている0例えば、第3図に示す様に、4つのプロ
セスチャンバーを用意し、プラズマCVD、減圧CVD
、プラズマエッチ、スパッタエッチを行うことで、多層
配線の眉間!?!縁膜形成プロセスが一台の装置で均−
且つ平坦に自動形成できるとされている。
〔発明が解決しようとする問題点〕
上記のマルチプロセス装置では、中央に多角形乃至円形
の真空室を設け、その周囲に独立した排気系の複数のプ
ロセスチャンバーを配した構造であり、設置できるチャ
ンバーの数に制限があり、規定以上の増設が不可能であ
る。更にチャンバーを増設しようとすると、同じ装置系
を併置する必要がある。装置全体は全て平面的な配置と
なるため、床面積が多くなる欠点がある。
又、多数のチャンバーに対して、ウェハーのチャンバー
への出し入れのロボットが一台のため、同時にウェハー
をセットしたり、取り出したりすることはできない。
〔問題点を解決するための手段〕
上記の問題点を解決するため、本発明では、上下方向に
、仕切られた空間の各段位置にプロセスチャンバー(2
)を設置し、当該複数の縦型配置されたプロセスチャン
バー(2)の前面側にはウェハーのロード・アンロード
機構を設けたことを特徴とする縦型半導体製造システム
としている。
〔作用〕
本発明では、従来のマルチプロセス装置が平面的な配置
構成を有し、チャンバーの増設が規定以上は不可能であ
り、また、各チャンバーに対するウェハーのロード・ア
ンロードを並列に行えない問題点を有していることに鑑
みて、床面積が少なくても枚様式のスループットを改善
でき、しかもチャンバーの増設が極めて簡単な装置とす
べく検討を重ねた結果、高価なりリーンルームを有効活
用するべく、各プロセスチャンバーを上下方向に積み重
ねていく縦型システムの概念に至った。即ち、本発明の
好適な実施例では、上下方向に、プロセスチャンバーと
排気ポンプとの対を積み重ねて固定させる。こうして、
チャンバーの増設を容易としている。各チャンバーは、
プラズマCVD、スパッタリング、プラズマセルフクリ
ーニング付き熱CVD、ドライエツチングに適した内部
構造、例えば、平行平板型の電極(ガス供給)構造を持
ち、各々の処理に適した内部圧力とするために、この排
気ポンプを動作させる。プロセスチャンバーの排気ポン
プ側とは反対の前面側においては、ウェハーカセットの
人出を行うロード・アンロード機構を設けるが、この機
構としては、まず、プロセスチャンバーの前面側には各
チャンバーにまたがって共通するカセットエレベータを
設置する。また、前記各段のプロセスチャンバーの前面
側の他の位置にカセット収納室を設ける。
カセットエレベータは、各プロセスチャンバーに連接し
て、上下方向にエレベータ動作を行い、カセットを任意
の位置段に運ぶ。
各プロセスチャンバーの前面位置には、各チャンバーに
ウェハーを出し入れするウェハーロード・アンロード機
構を設ける。即ち、運ばれたウェハーカセットから、−
枚づづウェハーを抜き取ってプロセスチャンバーに送り
、所定のプロセスが終了したら、カセット収納室にある
カセットに処理済ウェハーを移し返すウェハー移送機構
(ロボット)が配置されている。この移送機構は、ウェ
ハーを平板棒の先端に乗せて水平方向に移動する形式の
ものであってもよいし、伸縮自在のロボットでもよい、
より好ましくは、チャンバーでの加熱時間を短縮するた
め、各プロセスチャンバーの前面位置には、ウヱハーi
ff台を設けておき、この台にヒーターを内蔵させ、プ
リヒートをさせ、その後、上記のロード・アンロード機
構により、ウェハーをチャンバーに移すのがよい。
カセット収納室は、プロセスチャンバーの前面側の他の
位置に設けられていて、処理済みウェハーを収納し、こ
の位置からカセット毎取り出す。
カセット収納室は、各段にて独立にしてもよいが、最上
段または最下段に集積できる機構とするのがよい。
カセットエレベータとウェハー移送機構(ロボット)な
らびにカセット収納室は前方外壁面が共遡の面となる様
にすることができ、作業者はこの壁に向かってカセット
の出し入れを行う様にするのがよい、この様な方式は、
所謂スルーザラオール方式と称されている。
プラズマ処理に対して高周波の発振電源が必要であり、
また、処理のための反応ガス系も必要であり、これらは
、前述の支柱を中心として対向配置し、バランスをとっ
て支柱にとりつけるのがよい、前述のチャンバー、排気
ポンプ、発振電源。
ガス系は全て先の壁の一方にあり、補修作業2増設作業
を容易ならしめている。ある場合には、機械設備の集積
化のため、チャンバーの側壁に配管を設けて、いわゆる
配管IC化を達することもできる。同様に、発振電源も
小さくしてマツチングボックスと一体化して、プロセス
チャンバーの上部空間に設置することもできる。更に、
支柱の内部も中空として各位置での排気管に接続し、パ
ラレル排気の際に、支柱自体を排気管として、排気効率
の改善に寄与させることもできる。
実用的には、クリーンルームは3〜3.5m(7)iさ
があるので、旨く設計すれば6〜7チヤンバーを連ねる
ことも可能である。
〔実施例〕
第1図および第2図を参照して、本発明の実施例になる
縦型半導体製造システムを説明する。
第1図は、本発明実施例の縦型システムの構成を示す断
面図であり、1は装置全体の支柱となるポールであり、
このポールには、各プロセスチャンバー2とポンプ3と
がバランスをとって機械的に固定されている。ポンプ3
は通常の形式のポンプでよく、その排気側はダクト4(
第2図)を介して外気に導かれる。
このプロセスチャンバー2とポンプ3との対は、第1図
の例では3組として例示されているが、これは所定のプ
ロセス数に応じて選択できる。また、プロセスチャンバ
ー2は、スパッタリング、プラズマCVD、熱CVD、
  ドライエツチングのいずれかの専用チャンバーとし
て備えつけることができるが、マルチプロセスの観点か
ら、異なるプロセスの連続処理(例えば、平坦化プロセ
スでの各!IIcVDとエッチバックプロセス)を実行
できる様な内部構造を持つようにしておくができ、図の
例では、反応ガスをシャワー状に噴射できる上部電極5
と、ウェハーを所定の温度に加熱できるヒーターを内蔵
した下部電極6を備えたチャンバーが各々のプロセスチ
ャンバー内に設置されている。
プロセスチャンバー2の上部には、マツチングボックス
7が配置されており、このマツチングボックス7は、発
振電源8から発生された高周波(−aには13.75 
MHz)を上部電極5に印加する際のインピーダンスマ
ツチングの機能を果たす。
プロセスチャンバーに対する反応ガスの供給は、前述の
通り、上部電極5の内部を通してチャンバー内に導入さ
れるが、ガスの供給はこれに限定されるものではなく、
マツチングボックス7の左端側から導入することもでき
る。
いずれにしても、反応ガスの供給にあたっては、そのた
めの配管が必要であり、その配管類9は一括して支柱に
取りつけるが、第2図に示した通り発振電源8の反対側
にバランスを取って機械的に固定する。第1因において
は、簡単のため、発振電源Bとガス系9の対は図示を省
略しである。
次に、処理すべき半導体ウェハー10の搬送機構11に
ついて説明する。この実施例では、第2図のト面図を参
照して明らかな通り、プロセスチャンバー2の前面側に
は、カセットエレベータ機構があり、これは上下方向に
延びていて、各チャンバー位置までウェハーカセットを
搬送する。
同しく前面側で、各プロセスチャンバー2の前面には、
搬送されてきたカセットからウェハーを一枚づつ抜き取
り、ゲート12を通ってプロセスチャンバー内にウェハ
ー10をセントし、処理が終了したらプロセスチャンバ
ーからウェハーを取り出して、各段位置に備えられたカ
セット収納室13ヘウエハーを収納する動作を行うウェ
ハー移送機構(ロボット)14が設けられている。
ゲート12は言うまでもなく搬送機構側とプロセスチャ
ンバー2の間にあって、両者を気密に分離することがで
き、また、ウェハーの導入・導出時にはゲートが開いて
、ウェハーの通過を可能とする。
従って、第1図及び第2図の例では、カセットエレベー
タ機構11が上下のプロセスチャンバーにまたがって垂
直の柱状となっており、各プロセスチャンバー位置にて
水平方向にウェハー移送機構(ロボット)とカセット収
納室を囲む仕切りがなされており、必要な空間を最少と
しており、排気に要する時間の節約を図っている。
なお、図示していないが、カセットエレベータ11の最
下段にカセットのロードロック機構が備えられており、
このロードロック機構を用いてカセットを複数入れ、処
理済カセットは各カセット収納室から取り出す。
次に、本実施例装置の使用方法について説明する。
カセットエレベータ11の最下段にあるロードロツタ機
構付きカセット収納室に複数のカセットを設置し、第1
図の最下段にて排気と記した箇所よりカセットa送機構
部の排気を行う。各プロセスチャンバーは、各々のポン
プ3にてtめ所定圧力まで排気しておく、カセット搬送
機構部での排気が完了したら、カセット収納ボックスか
らカセットを一つ取り出し、カセットエレベータ機構1
1によって、例えば最上段の位置まで搬送し、その位;
ηにロックしておく0次いで、搬送機構を最下段まで下
降させ、カセット収納ボックスから次のカセットを取り
出し、搬送機構にて、中間段位置まで搬送し、その位置
にてロックしておく。更に、搬送機構を最下段まで下降
させ、カセット収納ボックスから次のカセットを取り出
し、搬送機構にて、プロセスチャンバーの最下段位置ま
で搬送し、その位置にてロックしておく。
各段位置のウェハー移送ロボット14は、当該位置にロ
ックしておかれたカセットからウェハーを一枚づつ取り
出し、前述の手順にて、プロセスチャンバー内の下部電
極6のヒにウェハーlOをセットし、所定のプロセスが
完了したら、そのウェハーを取り出してカセット収納室
13に収納する。
この操作をウェハーの数だけ繰り返して各、プロセスチ
ャンバーでの処理を完了する。
上記の実施例においては、各カセットのウエノ1−に対
して、同一または異なるプロセスを実行するものであっ
たが、異なるプロセスを1頌次実行できる様にカセット
エレベータを駆使することができる。
なお、上記の実施例では、ポールを設けて各チャンバー
を固定した構造としたが、棚を上下方向に設けておき、
この各欄の中にチャンバー他を設置していくことも可能
である。また、各チャンバーは異なる処理ができる様に
独立排気としているが、全てのチャンバーにて同一条件
での処理を行う場合には、ポンプは一台でよい。
〔発明の効果〕
以上の通り、本発明では、マルチプロセスチャンバーを
縦積みとしてシステムを構成したので、床面積の縮小化
が実現できる。また、ポールまたは棚に対してプロセス
チャンバーを取りつけていく縦型のシステムであるので
、増設が容易であり、また、いずれかのチャンバーの補
修をしている間も他のチャンバーにてプロセスを実行で
きるし、装置全体の補修も簡便となし得る利点がある。
勿論、カセットを搬送機構内部で移送している限りは、
ウェハー上への塵埃の付着はない。所謂、スルーザラオ
ールの方式であれば、カセット収納室13からカセット
を取り出し、再度カセット収納ボックスにセットとして
、次のプロセスを実行する場合では、塵埃の付着は左程
問題にはならない。
【図面の簡単な説明】
第1図は本発明の本実施例になる縦型システムの構成を
示す断面図であり、第2図は、第1図のシステムの上面
図、第3図は従来提案されているマルチプロセスシステ
ムの上面図である。 図中、lは装置全体の支柱となるポール、2はプロセス
チャンバー2.3はポンプ3.5は上部電極、6は下部
電極6.7はマツチングボックス、8は発振電源、9は
ガス系、10は半導体ウェハ、11はカセットエレベー
タ、12はゲート、13番よりセット収納室、14はウ
エノ1−移送ロボットである。 木茫男す3ヒ鐸11のt毛x5又テム。断血図子1 図 オqを唱失n4列システムー1命ロ 従来ン入テムのと面図 午3 Z

Claims (1)

    【特許請求の範囲】
  1. 上下方向に、仕切られた空間の各段位置にプロセスチャ
    ンバー(2)を設置し、当該複数の縦型配置されたプロ
    セスチャンバー(2)の前面側にウェハーのロード・ア
    ンロード機構を設けたことを特徴とする縦型半導体製造
    システム。
JP63305162A 1988-12-03 1988-12-03 縦型半導体製造システム Expired - Lifetime JP2592511B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63305162A JP2592511B2 (ja) 1988-12-03 1988-12-03 縦型半導体製造システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63305162A JP2592511B2 (ja) 1988-12-03 1988-12-03 縦型半導体製造システム

Publications (2)

Publication Number Publication Date
JPH02152251A true JPH02152251A (ja) 1990-06-12
JP2592511B2 JP2592511B2 (ja) 1997-03-19

Family

ID=17941812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63305162A Expired - Lifetime JP2592511B2 (ja) 1988-12-03 1988-12-03 縦型半導体製造システム

Country Status (1)

Country Link
JP (1) JP2592511B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137613A (ja) * 1990-09-28 1992-05-12 Handotai Process Kenkyusho:Kk 半導体装置の製造装置
US5788447A (en) * 1995-08-05 1998-08-04 Kokusai Electric Co., Ltd. Substrate processing apparatus
EP0797240A3 (en) * 1996-03-04 1998-11-18 Applied Materials, Inc. Reduced footprint semiconductor processing system
US5879459A (en) * 1997-08-29 1999-03-09 Genus, Inc. Vertically-stacked process reactor and cluster tool system for atomic layer deposition
US6053980A (en) * 1996-09-26 2000-04-25 Kokusai Electric Co., Ltd. Substrate processing apparatus
US6503330B1 (en) 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
US6551399B1 (en) 2000-01-10 2003-04-22 Genus Inc. Fully integrated process for MIM capacitors using atomic layer deposition
US6566175B2 (en) 1990-11-09 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US6617173B1 (en) 2000-10-11 2003-09-09 Genus, Inc. Integration of ferromagnetic films with ultrathin insulating film using atomic layer deposition
JP2004146450A (ja) * 2002-10-22 2004-05-20 Tokyo Electron Ltd 基板処理装置
US6756258B2 (en) 1991-06-19 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7105463B2 (en) 2000-09-15 2006-09-12 Applied Materials, Inc. Load lock chamber having two dual slot regions
US7163587B2 (en) * 2002-02-08 2007-01-16 Axcelis Technologies, Inc. Reactor assembly and processing method
US7207766B2 (en) 2003-10-20 2007-04-24 Applied Materials, Inc. Load lock chamber for large area substrate processing system
US7316966B2 (en) 2001-09-21 2008-01-08 Applied Materials, Inc. Method for transferring substrates in a load lock chamber
US7497414B2 (en) 2004-06-14 2009-03-03 Applied Materials, Inc. Curved slit valve door with flexible coupling
US7641434B2 (en) 1999-12-15 2010-01-05 Applied Materials, Inc. Dual substrate loadlock process equipment
US20110305836A1 (en) * 2009-03-10 2011-12-15 Mitsui Engineering & Shipbuilding Co., Ltd. Atomic layer deposition apparatus and thin film forming method
JP2015502654A (ja) * 2011-10-26 2015-01-22 ブルックス オートメーション インコーポレイテッド 半導体ウェハのハンドリングおよび搬送

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010625A (ja) * 1983-06-29 1985-01-19 Tokyo Denshi Kagaku Kabushiki 多段プラズマ処理装置
JPS60183736A (ja) * 1983-02-14 1985-09-19 ブルックス オートメーション インク 多関節ア−ム移動装置
JPS61190137U (ja) * 1985-05-21 1986-11-27
JPS635523A (ja) * 1986-06-25 1988-01-11 Nec Corp レジスト材の塗布現像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60183736A (ja) * 1983-02-14 1985-09-19 ブルックス オートメーション インク 多関節ア−ム移動装置
JPS6010625A (ja) * 1983-06-29 1985-01-19 Tokyo Denshi Kagaku Kabushiki 多段プラズマ処理装置
JPS61190137U (ja) * 1985-05-21 1986-11-27
JPS635523A (ja) * 1986-06-25 1988-01-11 Nec Corp レジスト材の塗布現像装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137613A (ja) * 1990-09-28 1992-05-12 Handotai Process Kenkyusho:Kk 半導体装置の製造装置
US6566175B2 (en) 1990-11-09 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US7507615B2 (en) 1990-11-09 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US7507991B2 (en) 1991-06-19 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and thin film transistor and method for forming the same
US6847064B2 (en) 1991-06-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a thin film transistor
US6797548B2 (en) 1991-06-19 2004-09-28 Semiconductor Energy Laboratory Co., Inc. Electro-optical device and thin film transistor and method for forming the same
US6756258B2 (en) 1991-06-19 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6143083A (en) * 1995-08-05 2000-11-07 Kokusai Electric Co., Ltd. Substrate transferring mechanism
US6066210A (en) * 1995-08-05 2000-05-23 Kokusai Electric Co., Ltd. Substrate processing apparatus with a processing chamber, transfer chamber, intermediate holding chamber, and an atmospheric pressure section
US5788447A (en) * 1995-08-05 1998-08-04 Kokusai Electric Co., Ltd. Substrate processing apparatus
EP0797240A3 (en) * 1996-03-04 1998-11-18 Applied Materials, Inc. Reduced footprint semiconductor processing system
US6053980A (en) * 1996-09-26 2000-04-25 Kokusai Electric Co., Ltd. Substrate processing apparatus
US5879459A (en) * 1997-08-29 1999-03-09 Genus, Inc. Vertically-stacked process reactor and cluster tool system for atomic layer deposition
US7641434B2 (en) 1999-12-15 2010-01-05 Applied Materials, Inc. Dual substrate loadlock process equipment
US6503330B1 (en) 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
US6551399B1 (en) 2000-01-10 2003-04-22 Genus Inc. Fully integrated process for MIM capacitors using atomic layer deposition
US7105463B2 (en) 2000-09-15 2006-09-12 Applied Materials, Inc. Load lock chamber having two dual slot regions
US6617173B1 (en) 2000-10-11 2003-09-09 Genus, Inc. Integration of ferromagnetic films with ultrathin insulating film using atomic layer deposition
US7316966B2 (en) 2001-09-21 2008-01-08 Applied Materials, Inc. Method for transferring substrates in a load lock chamber
US7163587B2 (en) * 2002-02-08 2007-01-16 Axcelis Technologies, Inc. Reactor assembly and processing method
JP2004146450A (ja) * 2002-10-22 2004-05-20 Tokyo Electron Ltd 基板処理装置
US7207766B2 (en) 2003-10-20 2007-04-24 Applied Materials, Inc. Load lock chamber for large area substrate processing system
US7497414B2 (en) 2004-06-14 2009-03-03 Applied Materials, Inc. Curved slit valve door with flexible coupling
US20110305836A1 (en) * 2009-03-10 2011-12-15 Mitsui Engineering & Shipbuilding Co., Ltd. Atomic layer deposition apparatus and thin film forming method
US9068261B2 (en) * 2009-03-10 2015-06-30 Mitsui Engineering & Shipbuilding Co., Ltd. Atomic layer deposition apparatus and thin film forming method
JP2015502654A (ja) * 2011-10-26 2015-01-22 ブルックス オートメーション インコーポレイテッド 半導体ウェハのハンドリングおよび搬送
US10239707B2 (en) 2011-10-26 2019-03-26 Brooks Automation, Inc Semiconductor wafer handling and transport

Also Published As

Publication number Publication date
JP2592511B2 (ja) 1997-03-19

Similar Documents

Publication Publication Date Title
JPH02152251A (ja) 縦型半導体製造システム
CN101061253B (zh) 使用批式制程腔室的基材处理装置
US6176667B1 (en) Multideck wafer processing system
JP5347294B2 (ja) 成膜装置、成膜方法及び記憶媒体
US20030109094A1 (en) Massively parallel atomic layer deposition/chemical vapor deposition system
KR100269097B1 (ko) 기판처리장치
TWI462185B (zh) 基板處理裝置,基板支持具及半導體裝置之製造方法
JP2019029524A (ja) 処理装置及び処理方法
US20230274957A1 (en) Multi-station processing chamber for semiconductor
KR20070052331A (ko) 다중-단일 웨이퍼 처리 장치
JP2009088229A (ja) 成膜装置、成膜方法、記憶媒体及びガス供給装置
JP3380652B2 (ja) 処理装置
JP3342118B2 (ja) 処理装置
TWI578384B (zh) A semiconductor device manufacturing method, a substrate processing method, and a substrate processing apparatus
JP4502411B2 (ja) 基板処理装置
US11581198B2 (en) Processing apparatus
JP2729266B2 (ja) 熱処理装置
TW578215B (en) Method to produce components or its inter-products, vacuum-processing equipment and ultra-high-vacuum CVD-reactor
JP4218360B2 (ja) 熱処理装置及び熱処理方法
WO2018003331A1 (ja) 成膜装置、成膜方法及び記憶媒体
JPH0727870B2 (ja) 減圧気相成長方法
JP2592511C (ja)
JPS60165379A (ja) 連続型気相成長方法および装置
JP3173698B2 (ja) 熱処理方法及びその装置
TWI865989B (zh) 基板處理裝置及具有該基板處理裝置的基板處理系統

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term