JPH02153633A - 無線選択呼び出し信号受信機 - Google Patents
無線選択呼び出し信号受信機Info
- Publication number
- JPH02153633A JPH02153633A JP63306837A JP30683788A JPH02153633A JP H02153633 A JPH02153633 A JP H02153633A JP 63306837 A JP63306837 A JP 63306837A JP 30683788 A JP30683788 A JP 30683788A JP H02153633 A JPH02153633 A JP H02153633A
- Authority
- JP
- Japan
- Prior art keywords
- preamble
- signal
- circuit
- address
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
- H04W88/022—Selective call receivers
- H04W88/025—Selective call decoders
- H04W88/026—Selective call decoders using digital address codes
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING SYSTEMS, e.g. PERSONAL CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B3/00—Audible signalling systems, e.g. audible personal calling systems
- G08B3/10—Audible signalling systems, e.g. audible personal calling systems using electric transmission; using electromagnetic transmission
- G08B3/1008—Personal calling arrangements or devices, i.e. paging systems
- G08B3/1016—Personal calling arrangements or devices, i.e. paging systems using wireless transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、無線選択呼び出し信号受信機におけるデコー
ダに関し、特に、無線選択呼び出し信号中のプリアンブ
ルを短時間で検出できるプリアンブル検出回路に関する
。
ダに関し、特に、無線選択呼び出し信号中のプリアンブ
ルを短時間で検出できるプリアンブル検出回路に関する
。
［従来の技術］
従来の無線選択呼び出し信号受信機は、第２図に示すよ
うに、受信部２０１、デコーダ部２０２、報知部２０３
より構成されている。受信部２０１はバッテリセービン
グ制御信号Ｃ０ＮＴにより間欠的に動作し、消費電力の
低減を図っている。デコーダ部２０２は受信部２０１に
おいて復調により得られた受信データＤＡＴＡを処理し
、受信データＤＡＴＡから自受信機宛のアドレスを検出
するとアドレス検出パルスＡＤＥＴを出力する。報知部
２０３はアドレス検出パルスＡＤＥＴが入力されるとス
ピーカ、ＬＥＤ等により報知動作を行う。
うに、受信部２０１、デコーダ部２０２、報知部２０３
より構成されている。受信部２０１はバッテリセービン
グ制御信号Ｃ０ＮＴにより間欠的に動作し、消費電力の
低減を図っている。デコーダ部２０２は受信部２０１に
おいて復調により得られた受信データＤＡＴＡを処理し
、受信データＤＡＴＡから自受信機宛のアドレスを検出
するとアドレス検出パルスＡＤＥＴを出力する。報知部
２０３はアドレス検出パルスＡＤＥＴが入力されるとス
ピーカ、ＬＥＤ等により報知動作を行う。
選択呼び出し信号のフォーマットは、例えばＣＣＩＲで
勧告されているように（ＣＣＩＲＲＰＣ胤１゜ＰＯＣＳ
ＡＧコードとも呼ばれる）、第６図のように“１”
０“信号の繰り返されるプリアンブル（ＰＡ）に続く任
意個数のバッチで構成されている。１バツチは１つの同
期信号（Ｓ Ｃ）と８つのフレームとを含んでいる。ア
ドレス信号は予め定められたフレーム中のコードワード
として送られる。
勧告されているように（ＣＣＩＲＲＰＣ胤１゜ＰＯＣＳ
ＡＧコードとも呼ばれる）、第６図のように“１”
０“信号の繰り返されるプリアンブル（ＰＡ）に続く任
意個数のバッチで構成されている。１バツチは１つの同
期信号（Ｓ Ｃ）と８つのフレームとを含んでいる。ア
ドレス信号は予め定められたフレーム中のコードワード
として送られる。
以上説明した選択呼び出し信号を受信するため、デコー
ダ部２０２（第２図）は、第３図に示すように、ビット
同期回路３０１、プリアンブル検出回路３０２、同期信
号検出回路３０３、アドレス検出回路３０４、受信制御
回路３０５により構成されている。
ダ部２０２（第２図）は、第３図に示すように、ビット
同期回路３０１、プリアンブル検出回路３０２、同期信
号検出回路３０３、アドレス検出回路３０４、受信制御
回路３０５により構成されている。
従来のプリアンブル検出回路は、例えば第４図に示すよ
うに、Ｄフリップフロップ４０１〜４０４によるシフト
レジスタとＡＮＤゲート４０６で構成されていた。すな
わち、ビット同期回路３０１（第３図）で抽出したクロ
ックＣＬＫの１位相でのみ受信データＤＡＴＡをサンプ
リングし、プリアンブル検出動作を行なっていた。
うに、Ｄフリップフロップ４０１〜４０４によるシフト
レジスタとＡＮＤゲート４０６で構成されていた。すな
わち、ビット同期回路３０１（第３図）で抽出したクロ
ックＣＬＫの１位相でのみ受信データＤＡＴＡをサンプ
リングし、プリアンブル検出動作を行なっていた。
次に、従来の選択呼び出し信号受信機のデコーダ部２０
２（第２図）の動作について説明する。
２（第２図）の動作について説明する。
デコーダの動作は、プリアンブルサーチモード、同期信
号サーチモード、アドレスサーチモードの３つの状態に
分けられる。
号サーチモード、アドレスサーチモードの３つの状態に
分けられる。
第５図（ａ）を参照すると、プリアンブルＰＡサーチモ
ードでは、一定周期で受信部をＯＮとする（ＣＯＮＴ−
“１”）。この時、第３図に示したビット同期回路３０
１、プリアンブル検出回路３０２が起動される（起動信
号ＢＥＮＡ−起動信号ＰＡＥＮＡ−“１”）。ビット同
期回路３０１は受信信号に同期するようクロックの位相
修正を行う。プリアンブル検出回路３０２は受信データ
ＤＡＴＡをビット同期回路３０１の出力するクロックＣ
ＬＫでサンプリングし、プリアンブルＰＡの有無をチェ
ックする。
ードでは、一定周期で受信部をＯＮとする（ＣＯＮＴ−
“１”）。この時、第３図に示したビット同期回路３０
１、プリアンブル検出回路３０２が起動される（起動信
号ＢＥＮＡ−起動信号ＰＡＥＮＡ−“１”）。ビット同
期回路３０１は受信信号に同期するようクロックの位相
修正を行う。プリアンブル検出回路３０２は受信データ
ＤＡＴＡをビット同期回路３０１の出力するクロックＣ
ＬＫでサンプリングし、プリアンブルＰＡの有無をチェ
ックする。
プリアンブルが検出されると（プリアンブル検出パルス
ＰＡＤＥＴ−５１ｍ）、デコーダ部２０２（第２図）は
同期信号ＳＣサーチモードに移る。この時、受信制御回
路３０５は受信部２０１（第２因）を連続動作させると
ともに、同期信号検出回路３０３を起動する（起動信号
５ＣＥＮＡ−“１”）。同期信号検出回路３０３が同期
信号を検出すると（同期信号検出パルス５ＣＤＥＴ−１
”）フレーム同期が確立し、デコーダ部２０２はアドレ
スサーチモードに移る。
ＰＡＤＥＴ−５１ｍ）、デコーダ部２０２（第２図）は
同期信号ＳＣサーチモードに移る。この時、受信制御回
路３０５は受信部２０１（第２因）を連続動作させると
ともに、同期信号検出回路３０３を起動する（起動信号
５ＣＥＮＡ−“１”）。同期信号検出回路３０３が同期
信号を検出すると（同期信号検出パルス５ＣＤＥＴ−１
”）フレーム同期が確立し、デコーダ部２０２はアドレ
スサーチモードに移る。
アドレスサーチモードでは受信制御回路３０５は自受信
機に割り当てられたフレームのタイミングで間欠的に受
信部２０１を動作させると共に、アドレス検出回路３０
４を起動する（起動信号ＡＥＮＡ−１１″）。ビット同
期回路３０１は長いデータの途中でビット同期が外れな
いように、アドレスサーチモードでも受信部２０１がＯ
Ｎの時起動されるが、雑音によりクロック位相が乱され
ないように、通常、クロック位相修正の時定数は短く設
定される（ＢＭＯＤＥ−“０”）。アドレス検出回路３
０４は予め定められた自己のアドレスを検出するとアド
レス検出パルスを出力する（ＡＤＨＴ−１°）。アドレ
ス検出パルスにより報知部２０３（第２図）が起動され
、スピーカ、ＬＥＤ等により呼び出しがあったことを報
知する。
機に割り当てられたフレームのタイミングで間欠的に受
信部２０１を動作させると共に、アドレス検出回路３０
４を起動する（起動信号ＡＥＮＡ−１１″）。ビット同
期回路３０１は長いデータの途中でビット同期が外れな
いように、アドレスサーチモードでも受信部２０１がＯ
Ｎの時起動されるが、雑音によりクロック位相が乱され
ないように、通常、クロック位相修正の時定数は短く設
定される（ＢＭＯＤＥ−“０”）。アドレス検出回路３
０４は予め定められた自己のアドレスを検出するとアド
レス検出パルスを出力する（ＡＤＨＴ−１°）。アドレ
ス検出パルスにより報知部２０３（第２図）が起動され
、スピーカ、ＬＥＤ等により呼び出しがあったことを報
知する。
−足回数（例えば２回）連続して同期信号を検出できな
かった場合、あるいは−足回数連続してアドレスの符号
誤りを検出したときフレーム同期外れと判断し、プリア
ンブルＰＡサーチモードに復帰する。また、プリアンブ
ルを検出したときもフレーム同期外れと判断し、同期信
号ＳＣサーチモードに復帰する（特願昭６１−１９７４
号参照）。
かった場合、あるいは−足回数連続してアドレスの符号
誤りを検出したときフレーム同期外れと判断し、プリア
ンブルＰＡサーチモードに復帰する。また、プリアンブ
ルを検出したときもフレーム同期外れと判断し、同期信
号ＳＣサーチモードに復帰する（特願昭６１−１９７４
号参照）。
［発明が解決しようとする課題］
従来の無線選択呼び出し信号受信機のデコーダでは、上
述したようにプリアンブル検出回路３０２はビット同期
回路３０１の出力するクロックの１位相でのみプリアン
ブルのチェックを行なっていた。したがって、プリアン
ブルサーチモードではまずビット同期引き込みを行い、
ビット同期確立後にプリアンブルを検出するためプリア
ンブル検出までに時間がかかる。言い換えれば、受信部
を間欠動作させるとき、受信機ＯＮの時間（第５図（ａ
）のＴＢＳ）をビット同期に必要な時間分長くとらなけ
ればならず、バッテリセービング効率が良くないという
欠点があった。
述したようにプリアンブル検出回路３０２はビット同期
回路３０１の出力するクロックの１位相でのみプリアン
ブルのチェックを行なっていた。したがって、プリアン
ブルサーチモードではまずビット同期引き込みを行い、
ビット同期確立後にプリアンブルを検出するためプリア
ンブル検出までに時間がかかる。言い換えれば、受信部
を間欠動作させるとき、受信機ＯＮの時間（第５図（ａ
）のＴＢＳ）をビット同期に必要な時間分長くとらなけ
ればならず、バッテリセービング効率が良くないという
欠点があった。
また、第５図（ａ）で示すように、データバーストが短
い間隔で連続して送られるとき（第５図（ａ）のＴ１く
くバッチ長）、通常２つのバースト間ではビット位相が
異なっている。このため、第７図（ａ）に示すように、
受信部の特性の偏りによりプリアンブルのデユーティが
５０％でないとき、第４図に示した従来のプリアンブル
検出回路では第２のデータバーストのプリアンブルを受
信できない場合がある。この場合、第５図（ａ）に示す
第２のデータバーストに含まれるアドレス（Ａ、）を受
信できないことがある。
い間隔で連続して送られるとき（第５図（ａ）のＴ１く
くバッチ長）、通常２つのバースト間ではビット位相が
異なっている。このため、第７図（ａ）に示すように、
受信部の特性の偏りによりプリアンブルのデユーティが
５０％でないとき、第４図に示した従来のプリアンブル
検出回路では第２のデータバーストのプリアンブルを受
信できない場合がある。この場合、第５図（ａ）に示す
第２のデータバーストに含まれるアドレス（Ａ、）を受
信できないことがある。
［課題を解決するための手段］
本発明の無線選択呼び出し信号受信機のデコーダ部は、
受信信号に同期したクロックを抽出するビット同期回路
と、プリアンブル信号を検出し、プリアンブル検出パル
スを出力するプリアンブル検出回路と、同期信号を検出
し、同期信号検出パルスを出力する同期信号検出回路と
、予め定られた自己のアドレス信号を検出し、アドレス
検出パルスを出力するアドレス検出回路と、前記プリア
ンブル検出パルス、同期信号検出パルス、アドレス検出
パルスを入力とし、前記受信部の間欠受信動作を制御す
るためのバッテリセービング制御信号と前記ビット同期
回路、プリアンブル検出回路、同期信号検出回路、アド
レス検出回路を制御するための制御信号とを出力する受
信制御回路とを含み、前記プリアンブル検出回路は、前
記ビット同期回路で抽出されたクロックの複数の位相で
プリアンブルをチェックし、少なくとも１つの位相でプ
リアンブルが検出された時、前記プリアンブル検出パル
スを出力する回路を有している。
受信信号に同期したクロックを抽出するビット同期回路
と、プリアンブル信号を検出し、プリアンブル検出パル
スを出力するプリアンブル検出回路と、同期信号を検出
し、同期信号検出パルスを出力する同期信号検出回路と
、予め定られた自己のアドレス信号を検出し、アドレス
検出パルスを出力するアドレス検出回路と、前記プリア
ンブル検出パルス、同期信号検出パルス、アドレス検出
パルスを入力とし、前記受信部の間欠受信動作を制御す
るためのバッテリセービング制御信号と前記ビット同期
回路、プリアンブル検出回路、同期信号検出回路、アド
レス検出回路を制御するための制御信号とを出力する受
信制御回路とを含み、前記プリアンブル検出回路は、前
記ビット同期回路で抽出されたクロックの複数の位相で
プリアンブルをチェックし、少なくとも１つの位相でプ
リアンブルが検出された時、前記プリアンブル検出パル
スを出力する回路を有している。
［実施例］
以下に本発明の一実施例を図面を参照して説明する。
本発明による無線選択呼び出し信号受信機は、第２図に
示したものと同様の構成のものに適用され、本発明の要
部であるデコーダ部も概略的に言えば第３図に示したも
のと同じ構成をとる。
示したものと同様の構成のものに適用され、本発明の要
部であるデコーダ部も概略的に言えば第３図に示したも
のと同じ構成をとる。
しかし、第３図に示したプリアンブル検出回路について
言えば、後述するように、本発明によるものは第４図に
示したものとまったく異なる。
言えば、後述するように、本発明によるものは第４図に
示したものとまったく異なる。
以上の理由で実施例の説明は第２図、第３図をも参照し
て行う。
て行う。
本発明によるプリアンブル検出回路は、例えば第１図に
示すように、Ｄフリップフロップ１０１〜１０４による
第一のシフトレジスタとＤフリップフロップ１０５〜１
０８で構成される第二のシフトレジスタと、ＡＮＤゲー
ト１１０，１１１、ＯＲゲート１１２で構成されている
。すなわち、本発明によるプリアンブル検出回路はビッ
ト同期回路３０１（第３図）で抽出されたクロックＣＬ
Ｋの１位相で受信データをサンプリングする従来のプリ
アンブル検出回路に加えて、ビット同期回路３０１で抽
出されたクロックＣＬＫと１８０’異なった位相で受信
データをサンプリングしてプリアンブル検出動作を行な
う回路を有し、いずれかの位相でプリアンブルを検出し
たとき、プリアンブル検出パルス（ＰＡＤＥＴ）を出力
するようにしている。
示すように、Ｄフリップフロップ１０１〜１０４による
第一のシフトレジスタとＤフリップフロップ１０５〜１
０８で構成される第二のシフトレジスタと、ＡＮＤゲー
ト１１０，１１１、ＯＲゲート１１２で構成されている
。すなわち、本発明によるプリアンブル検出回路はビッ
ト同期回路３０１（第３図）で抽出されたクロックＣＬ
Ｋの１位相で受信データをサンプリングする従来のプリ
アンブル検出回路に加えて、ビット同期回路３０１で抽
出されたクロックＣＬＫと１８０’異なった位相で受信
データをサンプリングしてプリアンブル検出動作を行な
う回路を有し、いずれかの位相でプリアンブルを検出し
たとき、プリアンブル検出パルス（ＰＡＤＥＴ）を出力
するようにしている。
次に、本発明の一実施例の選択呼び出し信号受信機のデ
コーダ部の動作について説明する。デコーダの動作は、
プリアンブルサーチモード、同期信号サーチモード、ア
ドレスサーチモードの３つの状態に分けられる。
コーダ部の動作について説明する。デコーダの動作は、
プリアンブルサーチモード、同期信号サーチモード、ア
ドレスサーチモードの３つの状態に分けられる。
第５図（ｂ）を参照すると、プリアンブルサーチモード
では、一定周期で受信部２０１をＯＮとする（バッテリ
セービング制御信号Ｃ０ＮＴ−“１゛）。この時、ビッ
ト同期回路３０１、プリアンブル検出回路３０２が起動
される（起動信号ＢＥＮＡ厳起動信号ＰＡＥＮＡ−“１
″）。
では、一定周期で受信部２０１をＯＮとする（バッテリ
セービング制御信号Ｃ０ＮＴ−“１゛）。この時、ビッ
ト同期回路３０１、プリアンブル検出回路３０２が起動
される（起動信号ＢＥＮＡ厳起動信号ＰＡＥＮＡ−“１
″）。
受信部２０１をＯＮとする時間（Ｔ ａｓ）は、従来の
受信機における受信部ＯＮの時間（Ｔａｓ）より短くす
ることができる（ＴＢｓ＜Ｔａｓ ）。ビット同期回
路３０１は受信データＤＡＴＡに同期するようクロック
ＣＬＫの位相修正を行う。プリアンブル検出回路３０２
は受信データをビット同期回路３０１の出力するクロッ
クＣＬＫの２つの位相（クロックＣＬＫの立ち上がりエ
ツジおよび立ち下がりエツジ）でサンプリングし、プリ
アンブルの有無をチェックする。
受信機における受信部ＯＮの時間（Ｔａｓ）より短くす
ることができる（ＴＢｓ＜Ｔａｓ ）。ビット同期回
路３０１は受信データＤＡＴＡに同期するようクロック
ＣＬＫの位相修正を行う。プリアンブル検出回路３０２
は受信データをビット同期回路３０１の出力するクロッ
クＣＬＫの２つの位相（クロックＣＬＫの立ち上がりエ
ツジおよび立ち下がりエツジ）でサンプリングし、プリ
アンブルの有無をチェックする。
プリアンブルが検出されると（プリアンブル検出パルス
ＰＡＤＥＴ−“１″）、デコーダ部２０２は同期信号サ
ーチモードに移る。この時、受信制御回路３０５は受信
部２０１を連続動作させるとともに、同期信号検出回路
３０３を起動する（起動信号５ＣＥＮＡ−“１°）。同
期信号検出回路３０３が同期信号を検出すると（同期信
号検出パルス５ＣＤＥＴ−“１″）フレーム同期が確立
し、デコーダ部２０２はアドレスサーチモードに移る。
ＰＡＤＥＴ−“１″）、デコーダ部２０２は同期信号サ
ーチモードに移る。この時、受信制御回路３０５は受信
部２０１を連続動作させるとともに、同期信号検出回路
３０３を起動する（起動信号５ＣＥＮＡ−“１°）。同
期信号検出回路３０３が同期信号を検出すると（同期信
号検出パルス５ＣＤＥＴ−“１″）フレーム同期が確立
し、デコーダ部２０２はアドレスサーチモードに移る。
アドレスサーチモードでは、受信制御回路３０５は自受
信機に割り当てられたフレームのタイミングで間欠的に
受信部２０１を動作させると共に、アドレス受信回路３
０４を起動する（起動信号ＡＥＮＡ−“１″）。ビット
同期回路３０１は長いデータの途中でビット同期が外れ
ないように、アドレスサーチモードでも受信部２０１が
ＯＮの時起動されるが、雑音により位相が乱されないよ
うに、通常クロック位相修正の時定数は短く設定される
（ＢＭＯＤＥ−“０”）。アドレス受信回路３０４は予
め定められた自己のアドレスを検出するとアドレス検出
パルスを出力する（ＡＤＥＴ−“１゛）。アドレス検出
パルス（Ａ Ｄ Ｅ Ｔ）により報知部２０３が起動さ
れ、スピーカ、ＬＥＤ等により呼び出しがあったことを
報知する。
信機に割り当てられたフレームのタイミングで間欠的に
受信部２０１を動作させると共に、アドレス受信回路３
０４を起動する（起動信号ＡＥＮＡ−“１″）。ビット
同期回路３０１は長いデータの途中でビット同期が外れ
ないように、アドレスサーチモードでも受信部２０１が
ＯＮの時起動されるが、雑音により位相が乱されないよ
うに、通常クロック位相修正の時定数は短く設定される
（ＢＭＯＤＥ−“０”）。アドレス受信回路３０４は予
め定められた自己のアドレスを検出するとアドレス検出
パルスを出力する（ＡＤＥＴ−“１゛）。アドレス検出
パルス（Ａ Ｄ Ｅ Ｔ）により報知部２０３が起動さ
れ、スピーカ、ＬＥＤ等により呼び出しがあったことを
報知する。
一定回数（例えば２回）連続して同期信号を検出できな
かった場合、あるいは−足回数連続してアドレスの符号
誤りを検出したときフレーム同期外れと判断し、プリア
ンブルＰＡサーチモードに復帰する。また、プリアンブ
ルを検出したときもフレーム同期外れと判断し、同期信
号ＳＣサーチモードに復帰する。
かった場合、あるいは−足回数連続してアドレスの符号
誤りを検出したときフレーム同期外れと判断し、プリア
ンブルＰＡサーチモードに復帰する。また、プリアンブ
ルを検出したときもフレーム同期外れと判断し、同期信
号ＳＣサーチモードに復帰する。
第７図（ｂ）を参照すると、第１のデータバーストと第
２のデータバーストが連続して送られ、２つのデータバ
ースト間でビット同期がずれている。
２のデータバーストが連続して送られ、２つのデータバ
ースト間でビット同期がずれている。
また受信部の特性の偏りのためプリアンブルのデユーテ
ィがずれている場合、本発明のプリアンブル検出回路で
はクロックの立ち上がりでサンプルするシフトレジスタ
には従来と同じく全て“０”がとりこまれプリアンブル
を検出できない。しかし、クロックの立ち下がりでサン
プリングするシフトレジスタには正しく “１″、“０
“、・・・データが取込まれるためプリアンブルの検出
が行われる（ＰＡＤＥＴ−１）。上述のように、アドレ
スサーチモードでプリアンブルを検出すると同期信号サ
ーチモードに移るため、第５図（ｂ）に示すように、第
２のデータバーストにも正しく同期することができる。
ィがずれている場合、本発明のプリアンブル検出回路で
はクロックの立ち上がりでサンプルするシフトレジスタ
には従来と同じく全て“０”がとりこまれプリアンブル
を検出できない。しかし、クロックの立ち下がりでサン
プリングするシフトレジスタには正しく “１″、“０
“、・・・データが取込まれるためプリアンブルの検出
が行われる（ＰＡＤＥＴ−１）。上述のように、アドレ
スサーチモードでプリアンブルを検出すると同期信号サ
ーチモードに移るため、第５図（ｂ）に示すように、第
２のデータバーストにも正しく同期することができる。
したがって、従来のデコーダと異なり、第２のデータバ
ーストに含まれるアドレス（Ａ３）をも確実に検出する
ことができる。
ーストに含まれるアドレス（Ａ３）をも確実に検出する
ことができる。
［発明の効果］
以上説明したように、本発明は、無線選択呼び出し信号
受信機のデコーダにおいて、プリアンブル検出回路はビ
ット同期回路が抽出したクロックの複数の位相でプリア
ンブルをチェックし、少なくとも１つの位相でプリアン
ブルが検出された時、プリアンブル検出パルスを出力す
ることにより、ビット同期がとれていなくてもプリアン
ブルを検出できる。このことにより、バッテリセービン
グ効率を高めることができ、また、データバーストが連
続して送られた場合も確実に受信できるという効果があ
る。
受信機のデコーダにおいて、プリアンブル検出回路はビ
ット同期回路が抽出したクロックの複数の位相でプリア
ンブルをチェックし、少なくとも１つの位相でプリアン
ブルが検出された時、プリアンブル検出パルスを出力す
ることにより、ビット同期がとれていなくてもプリアン
ブルを検出できる。このことにより、バッテリセービン
グ効率を高めることができ、また、データバーストが連
続して送られた場合も確実に受信できるという効果があ
る。
第１図は本発明の一実施例によるブリアンプル検出回路
のブロック図、第２図は本発明が適用される一般的な選
択呼び出し信号受信機のブロック図、第３図は本発明が
適用される選択呼び出し信号受信機のデコーダのブロッ
ク図、第４図は従来のプリアンブル検出回路のブロック
図、第５図は従来の選択呼び出し信号受信機のデコーダ
の動作を説明するタイムチャート（図（ａ））と本発明
の一実施例における選択呼び出し信号受信機のデコーダ
の動作を説明するタイムチャート（図（ｂ））とを示し
た図、第６図は選択呼び出し信号のフォーマット例（Ｃ
ＣＩＲＮ１１Ｌ１コード）を示した図、第７図は従来（
図（ａ））及び本発明（図（ｂ））のプリアンブル検出
回路の動作を示すタイムチャート。 ＤＡＴＡ ：受信データ、ＣＬＫ：クロック、Ｃ０ＮＴ
：バッテリセービング制御信号、ＢＥＮＡ：ビット同期
回路起動信号、ＢＭＯＤＥ：ビット同期回路位相修正モ
ード制御信号、ＰＡＥＮＡ：プリアンブル検出回路起動
信号、ＰＡＤＥＴ：フブリアンプル検出パルス、５ＣＥ
ＮＡ：同期信号検出回路起動信号、５ＣＤＥＴ：同期信
号検出パルス、ＡＥＮＡニアドレス検出回路起動信号、
ＡＤＥＴ ニアドレス検出パルス。 く ロー 二二二コ ロ：＝コ 手続補正書（方式） 平成７ 年３月ミＯ日
のブロック図、第２図は本発明が適用される一般的な選
択呼び出し信号受信機のブロック図、第３図は本発明が
適用される選択呼び出し信号受信機のデコーダのブロッ
ク図、第４図は従来のプリアンブル検出回路のブロック
図、第５図は従来の選択呼び出し信号受信機のデコーダ
の動作を説明するタイムチャート（図（ａ））と本発明
の一実施例における選択呼び出し信号受信機のデコーダ
の動作を説明するタイムチャート（図（ｂ））とを示し
た図、第６図は選択呼び出し信号のフォーマット例（Ｃ
ＣＩＲＮ１１Ｌ１コード）を示した図、第７図は従来（
図（ａ））及び本発明（図（ｂ））のプリアンブル検出
回路の動作を示すタイムチャート。 ＤＡＴＡ ：受信データ、ＣＬＫ：クロック、Ｃ０ＮＴ
：バッテリセービング制御信号、ＢＥＮＡ：ビット同期
回路起動信号、ＢＭＯＤＥ：ビット同期回路位相修正モ
ード制御信号、ＰＡＥＮＡ：プリアンブル検出回路起動
信号、ＰＡＤＥＴ：フブリアンプル検出パルス、５ＣＥ
ＮＡ：同期信号検出回路起動信号、５ＣＤＥＴ：同期信
号検出パルス、ＡＥＮＡニアドレス検出回路起動信号、
ＡＤＥＴ ニアドレス検出パルス。 く ロー 二二二コ ロ：＝コ 手続補正書（方式） 平成７ 年３月ミＯ日
Claims (1)
- １、プリアンブル信号、同期信号、アドレス信号とを含
む選択呼び出し信号を間欠的に受信する受信部と、該受
信部により復調された信号を処理するデコーダ部と、該
デコーダ部において自受信機宛のアドレスを検出したと
き報知する報知部とを備えた無線選択呼び出し信号受信
機において、前記デコーダ部は、受信信号に同期したク
ロックを抽出するビット同期回路と、プリアンブル信号
を検出し、プリアンブル検出パルスを出力するプリアン
ブル検出回路と、同期信号を検出し、同期信号検出パル
スを出力する同期信号検出回路と、予め定られた自己の
アドレス信号を検出し、アドレス検出パルスを出力する
アドレス検出回路と、前記プリアンブル検出パルス、同
期信号検出パルス、アドレス検出パルスを入力とし、前
記受信部の間欠受信動作を制御するためのバッテリセー
ビング制御信号と前記ビット同期回路、プリアンブル検
出回路、同期信号検出回路、アドレス検出回路を制御す
るための制御信号とを出力する受信制御回路とを含み、
前記プリアンブル検出回路は、前記ビット同期回路で抽
出されたクロックの複数の位相でプリアンブルをチェッ
クし、少なくとも１つの位相でプリアンブルが検出され
た時、前記プリアンブル検出パルスを出力することを特
徴とする無線選択呼び出し信号受信機。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306837A JP2679185B2 (ja) | 1988-12-06 | 1988-12-06 | 無線選択呼び出し信号受信機 |
| EP89122380A EP0372473B1 (en) | 1988-12-06 | 1989-12-05 | Radio paging receiver |
| AU45942/89A AU623710B2 (en) | 1988-12-06 | 1989-12-05 | Radio paging receiver |
| DE68928163T DE68928163T2 (de) | 1988-12-06 | 1989-12-05 | Funkrufempfänger |
| CA002004590A CA2004590C (en) | 1988-12-06 | 1989-12-05 | Radio paging receiver |
| KR1019890018018A KR920007092B1 (ko) | 1988-12-06 | 1989-12-06 | 무선 호출 수신기 |
| US07/807,648 US5227777A (en) | 1988-12-06 | 1991-12-16 | Radio paging receiver for intermittently receiving a paging signal transmitted on different phases of a clock |
| HK97102588.8A HK1001017B (en) | 1988-12-06 | 1997-12-23 | Radio paging receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306837A JP2679185B2 (ja) | 1988-12-06 | 1988-12-06 | 無線選択呼び出し信号受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02153633A true JPH02153633A (ja) | 1990-06-13 |
| JP2679185B2 JP2679185B2 (ja) | 1997-11-19 |
Family
ID=17961854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306837A Expired - Fee Related JP2679185B2 (ja) | 1988-12-06 | 1988-12-06 | 無線選択呼び出し信号受信機 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0372473B1 (ja) |
| JP (1) | JP2679185B2 (ja) |
| KR (1) | KR920007092B1 (ja) |
| AU (1) | AU623710B2 (ja) |
| CA (1) | CA2004590C (ja) |
| DE (1) | DE68928163T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633753B1 (en) | 1998-05-29 | 2003-10-14 | Nec Corporation | Radio communication apparatus with power consumption reduced |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2199661C (en) * | 1996-03-12 | 2001-08-14 | Takehiro Nakamura | Scheme for intermittent reception of paging signals in mobile communication system |
| KR100186615B1 (ko) * | 1996-06-29 | 1999-05-15 | 김광호 | 수신처 무제한 호출 가능한 양방향 무선호출시스템 및 그 제어방법 |
| BR0215955A (pt) * | 2002-11-26 | 2005-09-13 | Qualcomm Inc | Detecção de preâmbulos e controle de taxa de danos em um sistema umts |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6013588B2 (ja) * | 1977-09-16 | 1985-04-08 | 日本電気株式会社 | 無線個別呼出受信機 |
| WO1981000800A1 (en) * | 1979-09-12 | 1981-03-19 | Gen Electric | Improved binary detecting and threshold circuit |
| JPS56136050A (en) * | 1980-03-28 | 1981-10-23 | Nec Corp | Individual selective call reception system |
| GB2136178A (en) * | 1983-02-25 | 1984-09-12 | Philips Electronic Associated | Pager decoding system |
| GB8320979D0 (en) * | 1983-08-03 | 1983-09-07 | Multitone Electronics Plc | Decoding arrangements |
| JPS62160830A (ja) * | 1986-01-10 | 1987-07-16 | Nec Corp | 選択呼出信号受信機 |
-
1988
- 1988-12-06 JP JP63306837A patent/JP2679185B2/ja not_active Expired - Fee Related
-
1989
- 1989-12-05 EP EP89122380A patent/EP0372473B1/en not_active Expired - Lifetime
- 1989-12-05 DE DE68928163T patent/DE68928163T2/de not_active Expired - Fee Related
- 1989-12-05 AU AU45942/89A patent/AU623710B2/en not_active Ceased
- 1989-12-05 CA CA002004590A patent/CA2004590C/en not_active Expired - Fee Related
- 1989-12-06 KR KR1019890018018A patent/KR920007092B1/ko not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633753B1 (en) | 1998-05-29 | 2003-10-14 | Nec Corporation | Radio communication apparatus with power consumption reduced |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68928163D1 (de) | 1997-08-14 |
| AU4594289A (en) | 1990-06-14 |
| DE68928163T2 (de) | 1997-12-04 |
| AU623710B2 (en) | 1992-05-21 |
| CA2004590C (en) | 1993-10-05 |
| CA2004590A1 (en) | 1990-06-06 |
| EP0372473A3 (en) | 1991-12-18 |
| JP2679185B2 (ja) | 1997-11-19 |
| HK1001017A1 (en) | 1998-05-15 |
| EP0372473A2 (en) | 1990-06-13 |
| KR900011171A (ko) | 1990-07-11 |
| EP0372473B1 (en) | 1997-07-09 |
| KR920007092B1 (ko) | 1992-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2872057B2 (ja) | 無線選択呼出受信機 | |
| US4523332A (en) | Battery saver circuit for use with paging receiver | |
| EP0071425B1 (en) | Synchronization of digital radio pager | |
| JPH0656976B2 (ja) | 個別選択呼出し受信機 | |
| EP0773653A2 (en) | Method and apparatus for decoding Manchester-encoded data | |
| JPH0431448B2 (ja) | ||
| US5739762A (en) | Time correction system for radio selective calling receiver | |
| JP2630233B2 (ja) | バッテリーセービング機能をもつ無線選択呼出受信機 | |
| US5227777A (en) | Radio paging receiver for intermittently receiving a paging signal transmitted on different phases of a clock | |
| JP2679185B2 (ja) | 無線選択呼び出し信号受信機 | |
| JP2005303385A (ja) | Ｄｓｒｃ通信回路及び通信方法 | |
| JPS6219011Y2 (ja) | ||
| KR0146917B1 (ko) | 무선 선택 호출 수신기 및 그 동작 방법 | |
| JPS6324573B2 (ja) | ||
| JPH09284207A (ja) | データサンプリング回路及び無線携帯端末装置 | |
| JPH0824386B2 (ja) | 選択呼出信号受信機 | |
| US5042054A (en) | Method for generating a data receiving clock of paging receiver | |
| JP2973725B2 (ja) | サブフレーム同期信号検出回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| HK1001017B (en) | Radio paging receiver | |
| JPH118597A (ja) | Ｔｄｍａ音声情報読出装置 | |
| JP2000125329A (ja) | 選択呼出受信機 | |
| JPH083110Y2 (ja) | 選択呼び出し信号受信機 | |
| JP2667219B2 (ja) | 同期信号検出回路 | |
| JP2001024629A (ja) | 受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |