JPH0215381Y2 - - Google Patents
Info
- Publication number
- JPH0215381Y2 JPH0215381Y2 JP1980070616U JP7061680U JPH0215381Y2 JP H0215381 Y2 JPH0215381 Y2 JP H0215381Y2 JP 1980070616 U JP1980070616 U JP 1980070616U JP 7061680 U JP7061680 U JP 7061680U JP H0215381 Y2 JPH0215381 Y2 JP H0215381Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- load
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は音響機器におけるイコライザ、フラツ
ト、トーン、フイルタ、メインなどの各種アンプ
の出力回路として用いられるSEPP出力回路に関
する。
ト、トーン、フイルタ、メインなどの各種アンプ
の出力回路として用いられるSEPP出力回路に関
する。
従来のSEPP回路は、第1図に示すように、ト
ランジスタQ1〜Q4、抵抗R1〜R4、定電流負荷
1、バイアス回路2からなり、入力電圧Viは負
極側トランジスタQ2のコレクタ・ベース間に加
えられる構成を有する。この従来の出力回路を用
いたアンプのモデルを第2図に示す。第2図にお
いて、Aはアンプ、RLは第1図の出力端子OUT
に接続される負荷、Z1はアース回路のインピーダ
ンス、C1,C2はパスコンデンサである。
ランジスタQ1〜Q4、抵抗R1〜R4、定電流負荷
1、バイアス回路2からなり、入力電圧Viは負
極側トランジスタQ2のコレクタ・ベース間に加
えられる構成を有する。この従来の出力回路を用
いたアンプのモデルを第2図に示す。第2図にお
いて、Aはアンプ、RLは第1図の出力端子OUT
に接続される負荷、Z1はアース回路のインピーダ
ンス、C1,C2はパスコンデンサである。
この第2図の回路において、入力電圧Viとし
て正弦波が入力された時、負荷RLが重くかつ出
力段がB級動作をしている時の電源電流i1,i2及
びアースの電流i3(i1,i2の合成電流)はそれぞれ
イ,ロ,ハに示すようになる。またA級動作時の
電源電流i1,i2の波形はニ,ホに示すようになる。
ここで、アースに流れる電流i3に着目すると、第
2図の回路は第3図のように簡略化できる。
て正弦波が入力された時、負荷RLが重くかつ出
力段がB級動作をしている時の電源電流i1,i2及
びアースの電流i3(i1,i2の合成電流)はそれぞれ
イ,ロ,ハに示すようになる。またA級動作時の
電源電流i1,i2の波形はニ,ホに示すようになる。
ここで、アースに流れる電流i3に着目すると、第
2図の回路は第3図のように簡略化できる。
第3図から明らかなように、アンプAが無歪出
力V0を供給しても、負荷RLの両端電圧V′0は V′0=RL/RL+Z1V0 であるから、該電圧V′0ひいては負荷に流れる電
流はインピーダンスZ1の影響を強く受ける。ここ
で、インピーダンスZ1が直線性が高い場合には問
題は少ないが、しかし接触抵抗やパターンのイン
ピーダンスなど非直線成分を含んだり、インピー
ダンスが高い場合には、該電圧V′0が歪んだり周
波数特性が悪くなつたりする。この為、音質の低
下を招くという結果を生む。そこで従来は鋼板な
どのバスラインを挿入する等の対策を要した。
力V0を供給しても、負荷RLの両端電圧V′0は V′0=RL/RL+Z1V0 であるから、該電圧V′0ひいては負荷に流れる電
流はインピーダンスZ1の影響を強く受ける。ここ
で、インピーダンスZ1が直線性が高い場合には問
題は少ないが、しかし接触抵抗やパターンのイン
ピーダンスなど非直線成分を含んだり、インピー
ダンスが高い場合には、該電圧V′0が歪んだり周
波数特性が悪くなつたりする。この為、音質の低
下を招くという結果を生む。そこで従来は鋼板な
どのバスラインを挿入する等の対策を要した。
また、この従来回路においては、第4図に示す
ように、パスコンデンサC1,C2に流れる電流i4,
i5がアースに流れるため、パスコンデンサの特性
によつて音質が変わるという問題があつた。
ように、パスコンデンサC1,C2に流れる電流i4,
i5がアースに流れるため、パスコンデンサの特性
によつて音質が変わるという問題があつた。
本考案の目的は、簡単な回路構成により、前記
したインピーダンス成分を見かけ上ゼロとするこ
とができ、かつパスコンデンサの特性による音質
の変化が軽減できる構成のSEPP出力回路を提供
することにある。
したインピーダンス成分を見かけ上ゼロとするこ
とができ、かつパスコンデンサの特性による音質
の変化が軽減できる構成のSEPP出力回路を提供
することにある。
この目的を達成するため、本考案のSEPP出力
回路は、SEPP出力回路の出力トランジスタのコ
レクタ又はエミツタ電流を検出し、正の電源側の
トランジスタの電流と同電流をアースから負の電
源側に流し、負の電源側のトランジスタの電流と
同電流を正の電源側からアースに流すように構成
したことを特徴とするものである。
回路は、SEPP出力回路の出力トランジスタのコ
レクタ又はエミツタ電流を検出し、正の電源側の
トランジスタの電流と同電流をアースから負の電
源側に流し、負の電源側のトランジスタの電流と
同電流を正の電源側からアースに流すように構成
したことを特徴とするものである。
以下本考案の詳細を図面に示す実施例により説
明する。第5図は本考案の一実施例であり、Q5
〜Q10はトランジスタ、R5〜R16は抵抗、D1,D2,
D3,D4はそれぞれトランジスタQ7,Q8,Q9,
Q10のベース・エミツタ電圧補正用のダイオー
ド、1は定電流負荷、2はバイアス回路である。
明する。第5図は本考案の一実施例であり、Q5
〜Q10はトランジスタ、R5〜R16は抵抗、D1,D2,
D3,D4はそれぞれトランジスタQ7,Q8,Q9,
Q10のベース・エミツタ電圧補正用のダイオー
ド、1は定電流負荷、2はバイアス回路である。
第5図の回路において、入力電圧Viがプラス
側に励振すると、トランジスタQ5がオンとなり、
コレクタ電流が流れる。そして抵抗R5およびD1
よりなる検出手段の出力によりトランジスタQ7
のコレクタ電流が増え、抵抗R12およびD4よりな
る検出手段の出力によつてトランジスタQ10が制
御され、アースから抵抗R15、トランジスタQ10、
抵抗R16を通つて負の電源側に流れる電流も増え
る。ここで、R5=R16、R9=R12に抵抗値を選ん
でおくことにより、トランジスタQ5とQ10のコレ
クタ電流は等しくなる。同様に、入力電圧がマイ
ナス側に励振すると、トランジスタQ6に電流が
流れ、R8=R13、R10=R11としておくことによ
り、トランジスタQ6とQ9のコレクタ電流(正の
電源側からアースに流れる電流)は等しくなる。
側に励振すると、トランジスタQ5がオンとなり、
コレクタ電流が流れる。そして抵抗R5およびD1
よりなる検出手段の出力によりトランジスタQ7
のコレクタ電流が増え、抵抗R12およびD4よりな
る検出手段の出力によつてトランジスタQ10が制
御され、アースから抵抗R15、トランジスタQ10、
抵抗R16を通つて負の電源側に流れる電流も増え
る。ここで、R5=R16、R9=R12に抵抗値を選ん
でおくことにより、トランジスタQ5とQ10のコレ
クタ電流は等しくなる。同様に、入力電圧がマイ
ナス側に励振すると、トランジスタQ6に電流が
流れ、R8=R13、R10=R11としておくことによ
り、トランジスタQ6とQ9のコレクタ電流(正の
電源側からアースに流れる電流)は等しくなる。
この電流の関係は第6図のように示される。第
6図において、トランジスタQ5に流れる電流i6は
第5図の出力端子CUT間に挿入された負荷RLを
通り、トランジスタQ10を介して負の電源側に流
れ、トランジスタQ6を流れる電流i7は、正の電源
側からトランジスタQ9負荷RLを介して該トラン
ジスタQ6に流れ込み、負荷RLに流れる電流はい
ずれもアースに流れ込まない。
6図において、トランジスタQ5に流れる電流i6は
第5図の出力端子CUT間に挿入された負荷RLを
通り、トランジスタQ10を介して負の電源側に流
れ、トランジスタQ6を流れる電流i7は、正の電源
側からトランジスタQ9負荷RLを介して該トラン
ジスタQ6に流れ込み、負荷RLに流れる電流はい
ずれもアースに流れ込まない。
前記電流i6,i7は絶対値が同じで位相が180゜ず
れた電流であるので、A級動作時及びB級動作時
の電流はそれぞれ第7図のA,Bに示すようにな
る。第7図において、aは+電源電流、bは一電
源電流、cはアース電流である。即ち、A級動作
時には、電源アース共に交流電流が流れないこと
になる。また、B級動作時の電流波形から、パス
コンデンサを付けても、アースに電流が流れない
ことが、第8図の略図からも容易に理解できる。
即ち、パスコンデンサC1,C2を通る電流i8はアー
スを通らない。
れた電流であるので、A級動作時及びB級動作時
の電流はそれぞれ第7図のA,Bに示すようにな
る。第7図において、aは+電源電流、bは一電
源電流、cはアース電流である。即ち、A級動作
時には、電源アース共に交流電流が流れないこと
になる。また、B級動作時の電流波形から、パス
コンデンサを付けても、アースに電流が流れない
ことが、第8図の略図からも容易に理解できる。
即ち、パスコンデンサC1,C2を通る電流i8はアー
スを通らない。
以上をまとめると、第9図で表わされる。第9
図からわかるように、アースのインピーダンスZ1
には交流電流は流れず、従つて、Z1=0とみなす
ことができる。
図からわかるように、アースのインピーダンスZ1
には交流電流は流れず、従つて、Z1=0とみなす
ことができる。
第10図は第5図に示したSEPP出力回路の応
用例のアンプであり、3は第5図のSEPP出力回
路、4,5はそれぞれ初段、中間段の増幅回路、
Z2,Z3は帰還回路を構成するインピーダンス、ZL
は負荷である。
用例のアンプであり、3は第5図のSEPP出力回
路、4,5はそれぞれ初段、中間段の増幅回路、
Z2,Z3は帰還回路を構成するインピーダンス、ZL
は負荷である。
第11図は本考案の他の実施例であり、この回
路は第5図のトランジスタQ5,Q6の代りにイン
バーテドダーリントン接続されたトランジスタ
Q11とQ13及びQ12とQ14を用いたものであつて、
この場合、トランジスタQ11,Q12のエミツタ電
流を検出して同電流をトランジスタQ10,Q9に流
すことになる。
路は第5図のトランジスタQ5,Q6の代りにイン
バーテドダーリントン接続されたトランジスタ
Q11とQ13及びQ12とQ14を用いたものであつて、
この場合、トランジスタQ11,Q12のエミツタ電
流を検出して同電流をトランジスタQ10,Q9に流
すことになる。
以上述べたように、本考案によれば、アース回
路に非直線な又は高インピーダンスが介在しても
アンプは何ら悪影響を受けることがない。即ちイ
ンピーダンスが出力歪として転化されることがな
い。多くの場合、この出力歪は音の濁りとして聴
感上不快感を与えるものであつて、本考案によつ
てこの濁りがなくなり、クリヤーな音を提供でき
る。また出力段がA級動作の場合には、電源にも
交流電流が流れず、電源のインピーダンスによる
歪やノイズなどが発生せず、音質に影響を与える
ことがなく、このことも音質の向上に役立つ。ま
た、従来、電源とアース間にパスコンデンサを挿
入し、これによつて電源のリツプルなどを軽減し
ているが、本考案によれば、このパスコンデンサ
を挿入しても、これに流れる電流はアースに流れ
得ないので、音質が在右されることがない。さら
に従来はアース回路のインピーダンスの影響の避
けるために鋼板などの低インピーダンスのパスラ
インを設けていたが、本考案によればこれらも不
要となり、コスト低減に役立つ。前記の効果のほ
かに、信号経路以外の付属回路を必要とせず、簡
単な回路構成で容易に実現できることも生産性や
コスト低減に大きな効果がある。
路に非直線な又は高インピーダンスが介在しても
アンプは何ら悪影響を受けることがない。即ちイ
ンピーダンスが出力歪として転化されることがな
い。多くの場合、この出力歪は音の濁りとして聴
感上不快感を与えるものであつて、本考案によつ
てこの濁りがなくなり、クリヤーな音を提供でき
る。また出力段がA級動作の場合には、電源にも
交流電流が流れず、電源のインピーダンスによる
歪やノイズなどが発生せず、音質に影響を与える
ことがなく、このことも音質の向上に役立つ。ま
た、従来、電源とアース間にパスコンデンサを挿
入し、これによつて電源のリツプルなどを軽減し
ているが、本考案によれば、このパスコンデンサ
を挿入しても、これに流れる電流はアースに流れ
得ないので、音質が在右されることがない。さら
に従来はアース回路のインピーダンスの影響の避
けるために鋼板などの低インピーダンスのパスラ
インを設けていたが、本考案によればこれらも不
要となり、コスト低減に役立つ。前記の効果のほ
かに、信号経路以外の付属回路を必要とせず、簡
単な回路構成で容易に実現できることも生産性や
コスト低減に大きな効果がある。
第1図は従来のSEPP出力回路を示す回路図、
第2図ないし第4図はその問題点を説明するモデ
ル図、第5図は本考案のSEPP出力回路の一実施
例を示す回路図、第6図は第5図の回路の抵抗の
選択によつて得られる電流の流れを示すモデル
図、第7図は第5図の回路の動作を説明する波形
図、第8図は第5図の回路を用いたアンプにおい
てはパスコンデンサにアースを介する電流が流れ
ないことを説明するモデル図、第9図は第5図の
回路を用いたアンプの全体的な電流の流れを説明
するモデル図、第10図は第5図の回路の応用例
を示すアンプの回路図、第11図は本考案の他の
実施例を示す回路図である。 D1〜D4……ダイオード、Q1〜Q14……トランジ
スタ、R1〜R14……抵抗、1……定電流負荷、2
……バイアス回路。
第2図ないし第4図はその問題点を説明するモデ
ル図、第5図は本考案のSEPP出力回路の一実施
例を示す回路図、第6図は第5図の回路の抵抗の
選択によつて得られる電流の流れを示すモデル
図、第7図は第5図の回路の動作を説明する波形
図、第8図は第5図の回路を用いたアンプにおい
てはパスコンデンサにアースを介する電流が流れ
ないことを説明するモデル図、第9図は第5図の
回路を用いたアンプの全体的な電流の流れを説明
するモデル図、第10図は第5図の回路の応用例
を示すアンプの回路図、第11図は本考案の他の
実施例を示す回路図である。 D1〜D4……ダイオード、Q1〜Q14……トランジ
スタ、R1〜R14……抵抗、1……定電流負荷、2
……バイアス回路。
Claims (1)
- 第1および第2のトランジスタよりなる一つの
SEPP回路が正および負の2電源により動作する
増幅器において、前記第1のトランジスタと正の
電源との間に接続される第1の電流検出手段と、
該第1の電流検出手段の出力によつて前記第1の
トランジスタと同じ電流が負荷から負の電源へ流
れるように制御される第4のトランジスタと、前
記第2のトランジスタと負の電源との間に接続さ
れる第2の電流検出手段と、該第2の電流検出手
段の出力によつて前記第2のトランジスタと同じ
電流が正の電源から前記負荷へ流れるように制御
される第3のトランジスタとで構成され、前記第
1および第2のトランジスタの接続点に前記負荷
の一端を接続し、かつ該負荷の他端に前記第3の
トランジスタ、前記第4のトランジスタおよびア
ースを接続し、入力信号が正の半サイクルのとき
前記第1のトランジスタ、前記負荷および前記第
4のトランジスタを介して正の電源から負の電源
へ電流を流し、かつ入力信号が負の半サイクルの
とき前記第3のトランジスタ、前記負荷および前
記第2のトランジスタを介して正の電源から負の
電源へ電流を流すことによりアースに信号電流が
流れ込まないように構成したことを特徴とする
SEPP出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980070616U JPH0215381Y2 (ja) | 1980-05-22 | 1980-05-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980070616U JPH0215381Y2 (ja) | 1980-05-22 | 1980-05-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56172016U JPS56172016U (ja) | 1981-12-18 |
| JPH0215381Y2 true JPH0215381Y2 (ja) | 1990-04-25 |
Family
ID=29664471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980070616U Expired JPH0215381Y2 (ja) | 1980-05-22 | 1980-05-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0215381Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5223245A (en) * | 1975-08-18 | 1977-02-22 | Nippon Columbia Co Ltd | Feedback circuit of one-grounded btl amplifier |
-
1980
- 1980-05-22 JP JP1980070616U patent/JPH0215381Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56172016U (ja) | 1981-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2762870A (en) | Push-pull complementary type transistor amplifier | |
| US4439743A (en) | Biasing circuit for power amplifier | |
| JPS58146116A (ja) | 電子利得制御装置 | |
| US4039981A (en) | Variable impedance circuit | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| US3462698A (en) | All npn transistor dc amplifier | |
| JPH0215381Y2 (ja) | ||
| US2932800A (en) | High power audio amplifier employing transistors | |
| US4253070A (en) | Feedback arrangement | |
| US20030219135A1 (en) | Acoustic drive circuit | |
| JPH0346581Y2 (ja) | ||
| US4027272A (en) | Amplifier | |
| JPS6223133Y2 (ja) | ||
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| US3883814A (en) | High fidelity solid state mobile amplifier | |
| GB2069786A (en) | Signal transfer system | |
| JPS628571Y2 (ja) | ||
| JPH0336096Y2 (ja) | ||
| JPS6342593Y2 (ja) | ||
| JPH0564036A (ja) | ガンマオフセツト調整回路 | |
| JPS6119546Y2 (ja) | ||
| JPS58162109A (ja) | 電力増幅器 | |
| JPH0540578Y2 (ja) |