JPH0540578Y2 - - Google Patents
Info
- Publication number
- JPH0540578Y2 JPH0540578Y2 JP1988068811U JP6881188U JPH0540578Y2 JP H0540578 Y2 JPH0540578 Y2 JP H0540578Y2 JP 1988068811 U JP1988068811 U JP 1988068811U JP 6881188 U JP6881188 U JP 6881188U JP H0540578 Y2 JPH0540578 Y2 JP H0540578Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- differential amplifier
- current mirror
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、カレントミラー回路を負荷として接
続した差動増幅回路に関するものである。
続した差動増幅回路に関するものである。
従来この種の回路として、第２図に示すような
構成のものが知られている。同図において、カレ
ントミラー回路はトランジスタＱ１及びＱ２（Ｑ
１はPN接合素子として働き、ダイオードと置き
換え可能である）と抵抗Ｒ１及びＲ２とから構成
され、該カレントミラー回路を負荷として接続し
た差動増幅回路はトランジスタＱ３及びＱ４から
構成されている。なお、Ｉは定電流源である。
構成のものが知られている。同図において、カレ
ントミラー回路はトランジスタＱ１及びＱ２（Ｑ
１はPN接合素子として働き、ダイオードと置き
換え可能である）と抵抗Ｒ１及びＲ２とから構成
され、該カレントミラー回路を負荷として接続し
た差動増幅回路はトランジスタＱ３及びＱ４から
構成されている。なお、Ｉは定電流源である。
カレントミラー回路においては、トランジスタ
Ｑ２のベース・エミツタ間の特性とトランジスタ
Ｑ１のダイオード接続による特性が同じで、かつ
抵抗Ｒ１，Ｒ２の値が同じである。従つて、トラ
ンジスタＱ３にコレクタ電流IDC3を流すと、トラ
ンジスタＱ１及びＱ２に同じ大きさのコレクタ電
流IDC1及びIDC2が流れる。
Ｑ２のベース・エミツタ間の特性とトランジスタ
Ｑ１のダイオード接続による特性が同じで、かつ
抵抗Ｒ１，Ｒ２の値が同じである。従つて、トラ
ンジスタＱ３にコレクタ電流IDC3を流すと、トラ
ンジスタＱ１及びＱ２に同じ大きさのコレクタ電
流IDC1及びIDC2が流れる。
一方、差動増幅回路のトランジスタＱ３及びＱ
４には、カレントミラー回路の動作により、無信
号状態では同じ大きさの電流IDC3及びIDC4が流れ
る。これに対して、トランジスタＱ３に正の半サ
イクル、トランジスタＱ４に負の半サイクルが互
いに逆位相で加わつた場合、トランジスタＱ３に
コレクタ電流IDC3−Δi3が流れ、カレントミラー回
路の動作により、トランジスタＱ２にもコレクタ
電流IDC4−Δi4（IDC3−Δi3と同一電流）が流れるこ
とになる。ところが、トランジスタＱ４にはトラ
ンジスタＱ３と逆位相の負の半サイクルが加わつ
ているので、トランジスタＱ４には、コレクタ電
流IDC4＋Δi4が流れていることから、負荷RLには
トランジスタＱ２のコレクタ電流IDC4−Δi3とトラ
ンジスタＱ４のコレクタ電流IDC4＋Δi4との差電流
IL＝（IDC4＋Δi4）−（IDC4−Δi3＝Δi3＋Δi4が流れ
る。
４には、カレントミラー回路の動作により、無信
号状態では同じ大きさの電流IDC3及びIDC4が流れ
る。これに対して、トランジスタＱ３に正の半サ
イクル、トランジスタＱ４に負の半サイクルが互
いに逆位相で加わつた場合、トランジスタＱ３に
コレクタ電流IDC3−Δi3が流れ、カレントミラー回
路の動作により、トランジスタＱ２にもコレクタ
電流IDC4−Δi4（IDC3−Δi3と同一電流）が流れるこ
とになる。ところが、トランジスタＱ４にはトラ
ンジスタＱ３と逆位相の負の半サイクルが加わつ
ているので、トランジスタＱ４には、コレクタ電
流IDC4＋Δi4が流れていることから、負荷RLには
トランジスタＱ２のコレクタ電流IDC4−Δi3とトラ
ンジスタＱ４のコレクタ電流IDC4＋Δi4との差電流
IL＝（IDC4＋Δi4）−（IDC4−Δi3＝Δi3＋Δi4が流れ
る。
差動増幅回路のトランジスタＱ３，Ｑ４のhFE
が同一であれば、Δi3＝Δi4となり、負荷には２倍
の信号電流が流れることになる。この結果、差動
増幅回路の利得は6dB（２倍）上がる。
が同一であれば、Δi3＝Δi4となり、負荷には２倍
の信号電流が流れることになる。この結果、差動
増幅回路の利得は6dB（２倍）上がる。
上述の場合とは逆に、差動増幅回路のトランジ
スタＱ３に負の半サイクルが、トランジスタＱ４
に正の半サイクルがそれぞれ加わつた場合も、動
作は同じである。
スタＱ３に負の半サイクルが、トランジスタＱ４
に正の半サイクルがそれぞれ加わつた場合も、動
作は同じである。
この他に、負荷RLをトランジスタＱ２，Ｑ４
によりプツシユプルでドライブしているので、こ
の段における偶数次ひずみが発生せず、特に大振
幅における低ひずみ率化と立上り特性を良くする
効果がある。また、コレクタ電流IDC3，IDC4が直
流的にバランスがとれており、温度や電源の雑音
に対して、影響を受けにくいというメリツトもあ
る。
によりプツシユプルでドライブしているので、こ
の段における偶数次ひずみが発生せず、特に大振
幅における低ひずみ率化と立上り特性を良くする
効果がある。また、コレクタ電流IDC3，IDC4が直
流的にバランスがとれており、温度や電源の雑音
に対して、影響を受けにくいというメリツトもあ
る。
上述した従来の差動増幅回路においては、トラ
ンジスタのPN接合に高い周波数の信号電流が流
れたとき、シヨツトノイズや非直線性ノイズ等が
混入して激しく音質劣化を生じるという問題点が
あつた。
ンジスタのPN接合に高い周波数の信号電流が流
れたとき、シヨツトノイズや非直線性ノイズ等が
混入して激しく音質劣化を生じるという問題点が
あつた。
よつて本考案は、低域においてはカレントミラ
ー回路によるメリツトを確保しつつ、高域におけ
る音質劣化を防ぐことができるようにした差動増
幅回路を提供することを課題としている。
ー回路によるメリツトを確保しつつ、高域におけ
る音質劣化を防ぐことができるようにした差動増
幅回路を提供することを課題としている。
上記課題を解決するために本考案により成され
た差動増幅回路は、カレントミラー回路を負荷と
して接続したものにおいて、前記カレントミラー
回路を構成するPN接合素子及びトランジスタの
両方にCR直列回路を並列に接続し、該CR直列回
路を通じて高い周波数の信号を流すようにしたこ
とを特徴とする。
た差動増幅回路は、カレントミラー回路を負荷と
して接続したものにおいて、前記カレントミラー
回路を構成するPN接合素子及びトランジスタの
両方にCR直列回路を並列に接続し、該CR直列回
路を通じて高い周波数の信号を流すようにしたこ
とを特徴とする。
上記構成において、カレントミラー回路を構成
しているPN接合素子及びトランジスタの両方に
並列に接続したCR直列回路は、周波数の低い低
域においては殆ど信号を流さず、周波数が高くな
るに従つて該回路を通じて流す信号量を増大する
ため、カレントミラー回路は低域においてはその
信号成分に対してその動作を行つてその利点を十
分に生かし、高域においては信号成分に対してカ
レントミラー動作を行わなくなる。従つて、高域
における利得が低下し、高域の音質劣化を最小限
に抑えることができる。
しているPN接合素子及びトランジスタの両方に
並列に接続したCR直列回路は、周波数の低い低
域においては殆ど信号を流さず、周波数が高くな
るに従つて該回路を通じて流す信号量を増大する
ため、カレントミラー回路は低域においてはその
信号成分に対してその動作を行つてその利点を十
分に生かし、高域においては信号成分に対してカ
レントミラー動作を行わなくなる。従つて、高域
における利得が低下し、高域の音質劣化を最小限
に抑えることができる。
以下、本考案の実施例を図面に基づいて説明す
る。
る。
第１図は、本考案による差動増幅回路の一実施
例を示す回路図であり、差動増幅回路には、カレ
ントミラー回路が負荷として組み込まれている。
同図において、第２図について上述した差動増幅
回路中の部分に対応する部分には同一の符号を付
し、詳細な説明は省略する。
例を示す回路図であり、差動増幅回路には、カレ
ントミラー回路が負荷として組み込まれている。
同図において、第２図について上述した差動増幅
回路中の部分に対応する部分には同一の符号を付
し、詳細な説明は省略する。
第１図において、Ｄは第２図の回路のトランジ
スタＱ１に代えてPN接合素子として接続された
ダイオードであり、該ダイオードＤと並列にコン
デンサＣ１及び抵抗Ｒ３のCR直列回路が接続さ
れている。トランジスタＱ２には、そのコレクタ
及びエミツタ間にコンデンサＣ２及び抵抗Ｒ４の
CR直列回路が接続されている。トランジスタＱ
２のコレクタ及びダイオードＤのアノード間には
コンデンサＣ３及び抵抗Ｒ５のCR直列回路が接
続され、このCR直列回路は寄生発振を防止する
ためのものである。
スタＱ１に代えてPN接合素子として接続された
ダイオードであり、該ダイオードＤと並列にコン
デンサＣ１及び抵抗Ｒ３のCR直列回路が接続さ
れている。トランジスタＱ２には、そのコレクタ
及びエミツタ間にコンデンサＣ２及び抵抗Ｒ４の
CR直列回路が接続されている。トランジスタＱ
２のコレクタ及びダイオードＤのアノード間には
コンデンサＣ３及び抵抗Ｒ５のCR直列回路が接
続され、このCR直列回路は寄生発振を防止する
ためのものである。
以上説明した構成において、ダイオードＤ及び
トランジスタＱ２の各々に並列にコンデンサＣ１
及び抵抗Ｒ３のCR直列回路とコンデンサＣ２及
び抵抗Ｒ４のCR直列回路とがそれぞれ接続され
ているので、入力端子IINに入力される音声信号
の周波数が高くなると、該入力信号に基づいてト
ランジスタＱ３及びＱ４にそれぞれ流れるΔi3及
びΔi4はダイオードＤ及びトランジスタＱ２には
殆ど流れず、大部分はこれらと並列にそれぞれ接
続されている上記CR直列回路に流れるようにな
る。
トランジスタＱ２の各々に並列にコンデンサＣ１
及び抵抗Ｒ３のCR直列回路とコンデンサＣ２及
び抵抗Ｒ４のCR直列回路とがそれぞれ接続され
ているので、入力端子IINに入力される音声信号
の周波数が高くなると、該入力信号に基づいてト
ランジスタＱ３及びＱ４にそれぞれ流れるΔi3及
びΔi4はダイオードＤ及びトランジスタＱ２には
殆ど流れず、大部分はこれらと並列にそれぞれ接
続されている上記CR直列回路に流れるようにな
る。
上述のように、本考案のカレントミラー回路は
高い周波数の入力信号に対してはカレントミラー
動作を行わなくなり、このことにより高域に対す
る差動増幅回路の利得が低下する。即ち、差動増
幅回路に利得が高域において徐々に低下する周波
数特性を持たせることができる。
高い周波数の入力信号に対してはカレントミラー
動作を行わなくなり、このことにより高域に対す
る差動増幅回路の利得が低下する。即ち、差動増
幅回路に利得が高域において徐々に低下する周波
数特性を持たせることができる。
上述のように、低域における利得を確保しつつ
高域における利得のみを低下させるようにしてい
るため、低域においてはカレントミラー回路の利
点を十分に生かしてDC的な安定性及びリツプル
リジエクシヨンを確保し、かつ高域においては信
号がPN接合を通ることによる音質劣化を最小限
に抑えることができる。
高域における利得のみを低下させるようにしてい
るため、低域においてはカレントミラー回路の利
点を十分に生かしてDC的な安定性及びリツプル
リジエクシヨンを確保し、かつ高域においては信
号がPN接合を通ることによる音質劣化を最小限
に抑えることができる。
なお、更に、ダイオードＤ及びトランジスタＱ
２のそれぞれにCR直列回路を並列に接続してい
るので、差動増幅回路の両トランジスタに流れる
正負の信号電流のバランスがとれ、信号が歪まな
いという利点が得られる。
２のそれぞれにCR直列回路を並列に接続してい
るので、差動増幅回路の両トランジスタに流れる
正負の信号電流のバランスがとれ、信号が歪まな
いという利点が得られる。
以上説明したように本考案によれば、利得に周
波数特性を持たせ、CD的な安定性及びリツプル
リジエクシヨンを確保しつつ、高域の利得を抑え
ているため、高域信号がPN接合を通ることによ
る音質劣化を防ぐことができる。特に、ダイオー
ド及びトランジスタのそれぞれにCR直列回路を
並列に接続しているので、差動増幅回路の両トラ
ンジスタに流れる正負の信号電流のバランスがと
れ、信号が歪まないという利点も得られる。
波数特性を持たせ、CD的な安定性及びリツプル
リジエクシヨンを確保しつつ、高域の利得を抑え
ているため、高域信号がPN接合を通ることによ
る音質劣化を防ぐことができる。特に、ダイオー
ド及びトランジスタのそれぞれにCR直列回路を
並列に接続しているので、差動増幅回路の両トラ
ンジスタに流れる正負の信号電流のバランスがと
れ、信号が歪まないという利点も得られる。
第１図は本考案による差動増幅回路の実施例を
示す回路図、第２図は従来の差動増幅回路の一例
を示す回路図である。 Ｄ……PN接合素子（ダイオード）、Ｑ２……
トランジスタ、Ｃ１，Ｒ３及びＣ２，Ｒ４……
CR直列回路。
示す回路図、第２図は従来の差動増幅回路の一例
を示す回路図である。 Ｄ……PN接合素子（ダイオード）、Ｑ２……
トランジスタ、Ｃ１，Ｒ３及びＣ２，Ｒ４……
CR直列回路。
Claims (1)
- 【実用新案登録請求の範囲】 カレントミラー回路を負荷として接続した差動
増幅回路において、 前記カレントミラー回路を構成するPN接合素
子及びトランジスタの両方にCR直列回路を並列
に接続し、 該CR直列回路を通じて高い周波数の信号を流
すようにした、 ことを特徴とする差動増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988068811U JPH0540578Y2 (ja) | 1988-05-26 | 1988-05-26 | |
| DE19893904402 DE3904402A1 (de) | 1988-05-26 | 1989-02-14 | Differenzverstaerkerschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988068811U JPH0540578Y2 (ja) | 1988-05-26 | 1988-05-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01172721U JPH01172721U (ja) | 1989-12-07 |
| JPH0540578Y2 true JPH0540578Y2 (ja) | 1993-10-14 |
Family
ID=13384469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988068811U Expired - Lifetime JPH0540578Y2 (ja) | 1988-05-26 | 1988-05-26 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0540578Y2 (ja) |
| DE (1) | DE3904402A1 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825705A (ja) * | 1981-08-08 | 1983-02-16 | Hitachi Denshi Ltd | 容量性負荷駆動用広帯域増幅器 |
| JPS5988922A (ja) * | 1982-11-12 | 1984-05-23 | Agency Of Ind Science & Technol | 紡糸用ピツチの調製方法 |
| JPS5995621A (ja) * | 1982-11-22 | 1984-06-01 | Toshiba Corp | 基準電圧回路 |
| US4689549A (en) * | 1986-06-30 | 1987-08-25 | Motorola, Inc. | Monolithic current splitter for providing temperature independent current ratios |
| JPH0734528B2 (ja) * | 1986-07-11 | 1995-04-12 | 日本電信電話株式会社 | 差動増幅器 |
| US4713625A (en) * | 1986-12-15 | 1987-12-15 | Motorola, Inc. | Circuit for improving power supply rejection in an operational amplifier with frequency compensation |
-
1988
- 1988-05-26 JP JP1988068811U patent/JPH0540578Y2/ja not_active Expired - Lifetime
-
1989
- 1989-02-14 DE DE19893904402 patent/DE3904402A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3904402A1 (de) | 1989-11-30 |
| JPH01172721U (ja) | 1989-12-07 |
| DE3904402C2 (ja) | 1993-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPH0540578Y2 (ja) | ||
| JP2005506791A (ja) | 電力増幅器モジュール | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JPH04369105A (ja) | 増幅器 | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPS6214731Y2 (ja) | ||
| JP3392682B2 (ja) | ミキサー回路 | |
| JPS6119540Y2 (ja) | ||
| JPS6123851Y2 (ja) | ||
| JPH0317512Y2 (ja) | ||
| JPS58171105A (ja) | 振幅変調器 | |
| JPS607548Y2 (ja) | 電力増幅器 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JPS6259926B2 (ja) | ||
| JPH0336096Y2 (ja) | ||
| JPS6025158Y2 (ja) | 電子ボリウム回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPH04579Y2 (ja) | ||
| JPH0339928Y2 (ja) | ||
| JPS5811059Y2 (ja) | トランジスタ増巾器 | |
| JPS6119547Y2 (ja) |