JPH02154366A - 時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばビデオディスクからの再生ビデオ信号
に用いられる時間軸補正装置に関する。

〔発明の概要〕

本発明は時間軸補正装置に関し、時間軸補正手段と位相
補正手段の間に複数段縦続接続された歪補正用インバー
タ回路を設けたことによって歪の補正率を充分に高くで
きると共に、この歪の検出点を位相補正手段の後段で行
うことにより信号系の歪を最良とすることができるよう
にするものである。

〔従来の技術〕

いわゆるＣＭＯＳインバータ回路を多数段（例えば２万
４千＆：偶数段）縦続に接続してなる可変遅延線を用い
てビデオディスク等からの再生ビデオ信号の時間軸を補
正することが行われている。

すなわちこのような遅延線において各インバータ回路に
印加される電源電圧を制御することによって、上述の例
で±２０μｓｅｃ程度の遅延量の可変を行うことができ
、これによって例えばビデオディスクからの再生ビデオ
信号のＲＦ段での時間軸補正に用いることができる。

しかしながら上述の装置において、上述のＣＭＯＳイン
バータ回路は一般に２次歪特性が極めて悪く、またばら
つきも大きいため、ビデオ信号に用いた場合には特に色
飽和度の高い場合にカラービート成分が現れ、画質を極
めて劣化させてしまう。

またこの２次歪がインバータ回路の電源電圧の変化によ
って変動するため、上述の時間軸補正を行うと画面の位
置（垂直方向）によってビート成分の発生が偏在し、極
めて劣悪な画質になってしまうふそれがあった。

これに対し本願出願人は先に、出力信号の積分値と制御
電圧の１７２とが等しくなるように入力信号を帰還制御
することによって、出力信号の２次歪発生を防止した可
変遅延装置を提案（特願昭６３−３５５５６号参照）し
た。

すなわち第２図は上述の装置を時間軸補正装置に適用し
たものであって、この図において（１月よ入力端子で例
えばビデオディスクから再生され、いわゆる再生イコラ
イザ、音声トラップされた後のＦＭビデオ信号（ＲＦ倍
信号が供給される。この端子（１）からのビデオ信号が
リミッタ（２）及びコンデン＋　（３）を通じてＣ、’
Ｊ　ＯＳインパーク（４１）　（４２）　＝　・・（４
ｎ）（ｎは例えば２万４千）が縦続に接続された時間軸
補正（ＴＢＣ）用の遅延線（４）に供給される。

さらにこの遅延線（４）の出力信号Ｖ。がＦＭ復調器（
５）を通じて位相エラーの検出回路（６）に供給され、
基準信号と比較されてエラー信号が検出される。

この検出されたエラー信号が低域成分を取出すフィルタ
（７）に供給され、抽出された低域成分の制御電圧Ｖ。

が遅延線（４）を形成する各Ｃ！、ｌ　ＯＳインバータ
回路（４１）〜（４ｎ）の電源として印加される。

これによって再生信号中の低域成分の位相エラーが補正
され、いわゆる時間軸補正が行われる。

この時間軸補正された信号ＶｏがＣＭ　ＯＳインバータ
（８１〉・・・べ８ｍ）（ｒｎは例えば２４０）が縦続
に接続された位相補正（ＡＰＣ）１．０？遅延線（８）
に供給される。また上述の位相エラーの検出回路（６）
からのエラー信号がアンプ（９）を介して各ＣＭＯＳイ
ンバータ回路（８１）〜（８ｍ）の電源として印加され
る。

これによって再生信号中の高域成分の位相エラーが補正
され、いわゆる位、ｆ目補正が行われる。

この位を目補正された信号が復調回路（１０）、ノイズ
キャセラ（１１）を通じて出力端子（１２）に取出され
る。

そしてさらに遅延線（４）の出力信号Ｖ０が積分器を形
成する抵抗器（１３）及びコンデンサ（１４）を介して
アンプ（１５）の非反転入力に供給され、このアンプ（
１５）の出力が反転入力に帰還されると共に、この出力
Ｖ＋　が抵抗器（１６）を通じてアンプ（エフ）の反転
入力に供給される。また、フィルタ（７）からの電圧ｖ
ｃ　が抵抗値の等しい抵抗器（１Ｂ）　（１９）の分圧
回の電圧ｖ２がコンデンサ（２０）を介してアンプ（１
７）の非反転入力に供給される。このアンプ（１７）の
出力が抵抗器（２１）及びコンデンサ（２２）の並列回
路を通じて反転入力に帰還されると共に、この出力Ｖ。

が抵抗器（２３）を通じて遅延線（４）の入力端に供給
されると共に、抵抗器（２４）を介して２段目のインバ
ータ回路（４２）の入力に供給される。

従ってこの装置において、アンプ（１５）からは遅延線
（４）の出力Ｖｏが積分された平均値が取出され、の電
圧Ｖ、との差電圧（Ｖ２　　Ｖｌ）がアンプ（１７）で
抵抗器（１６）の抵抗値）倍されて電圧Ｖ３　が形成さ
れる。

そしてこの電圧ｖ３　にて遅延線（４）の人力Ｖ、がバ
イアスされることにより、第３図Ａに示すように出力Ｖ
０の上側バ、ルスが広くなったときに電圧Ｖ、が上昇し
、Ｖｌ　が低下されて入力バイアスが下げられ、出力ｖ
０　の上側パルスが細くなるように制御が行われる。ま
た同図Ｂに示すように出力Ｖｏ　の下側パルスが広くな
ったときは電圧Ｖｌ　が低下し、■、が上昇されて人力
バイアスが上げられ、出力Ｖ。の下側パルスが細くなる
ように制御が行われる。

すなわちこの装置にふいて、出力Ｖａ　のデユーティ比
が５０％になるように制御が行われ、ＣＭＯＳインバー
タ回路の出力は高電位がｖｃ１低電位が接地電位である
ことから、デユーティ比が５０％であれば２次歪の発生
することがない。

〔発明が解決しようとする課題〕

ところが上述の装置においては、２次歪の補正を遅延線
（４）の入力段のインバータ回路（４１）のみで行って
いるため補正できる範囲が狭く充分な補正を行うことが
できない。このため遅延線（４）を形成するＩＣの歩留
りが悪く、コストの上昇を招いていた。

また遅延線（４）の入力段で補正を行うために遅延線を
通過する信号の最大周波数が低下され、信号によっては
過変調による障害が発生するおそれがあった。

この出願はこのような点に鑑みてなされたものである。

〔課題を解決するための手段〕

本発明は、時間軸補正手段（遅延線（４））の出力が複
数段縦続接続された歪補正用インバータ回路（５１）〜
（５ｘ）に供給され、このインバータ回路の出力が位相
補正手段（遅延線（８））に供給されてなり、この位相
補正手段の出力から歪量を検出（アンプ（１５）　（１
７）等）して上記インバータ回路を制御すると共に、上
記インバータ回路の出力から時間軸変動量を検出（復調
器（５）、エラー検出回路（６））Ｌ、て上記時間軸補
正手段を制御するようにした時間軸補正装置である。

〔作用〕

これによれば、複数段のインバータ回路を用いることに
よって充分な歪の補正を行うことができると共に、補正
を時間軸補正の後で行うために通過周波数に影響を与え
ることがなく、さらに歪量の検出を位相補正後の信号、
から行うことによって信号系全体の歪を最良にすること
ができ、これによって２次歪の発生が解消され簡単な構
成で良好な時間軸補正を行うことができる。

〔実施例〕

第１図において、遅延線（４）の出力端にコンデンサ（
３１）を介してインバータ（５１）が接続され、このコ
ンデンサとインバータの構成がＸ段（Ｘは偶数）縦続に
接続される。このインバータ（５ｘ）の出力端が遅延線
（８）に接続される。

またインバータ（５ｘ）の出力端が復調器（５）に接続
され、さらに遅延線（８）の出力端が抵抗器（１３）に
接続されると共に、フィルタ（９）の出力端が抵抗器（
１８）に接続される。そしてアンプ（１７）からは正負
２極性の信号が取出され、正極性の信号が抵抗器（６１
）（７１）・・・・を介して奇数段目のインバータ（５
１）・・・・の入出力端に供給されると共に、負極性の
信号が抵抗器（６２）　（７２）・・・・（６Ｘ）　（
７Ｘ）を介して偶数段目のインバータ（５２）・・・・
（５ｘ）の入出力端に供給される。

他は従来技術で述べた装置と同様に構成される。

従ってこの装置において、複数（Ｘ）段のインバータを
用いて２次歪の補正を行うので補正を充分に行うことが
でき、例えば４ｊｌ　（ｘ＝４）として−１ＯｄＢ程度
の２次歪の補正を行うことができる。

なお従来遅延線（４）の初段のみで補正していた場合に
は補正は一２ＯｄＢ程度であり、これによって遅延線（
４〕の仕様を拡大でき、歩留りを向上させることができ
る。

また２次歪の補正を遅延１ｔ（４）の時間軸補正後に行
うため、この補正によって遅延線（４）の通過特性等に
影響を与えることがなく、常に良好な補正を行うことが
できる。

さらに２次歪の検出を位相補正の遅延線（８）の後で行
うことによって信号系全体の歪を最良とすることができ
、また時間軸補正の補正量の検出を２次歪の補正後とす
ることにより、位相補正用の遅延線（８）の段数は少な
いことから、残留する２次歪はこの遅延線（８）の分（
約−２３ｄＢ）　　のみとすることができる。

こうして、上述の装置によれば、複数段のインバータ回
路を用いることによって充分な歪の補正を行うことがで
きると共に、補正を時間軸補正の後で行うために通過周
波数に影マを与えることがなく、さらに歪量の検出を位
相補正後の信号から行うことによって信号系全体の歪を
最良にすることができ、これによって２次歪の発生が解
消され簡単な構成で良好な時間軸補正を行うことができ
るものである。

な右上述の装置によれば、インバータ回路等のばらつき
に対しても無調整で改善することができる。

さらに補正が制御電圧Ｖ、に追従して常に行われるので
、特に時間軸補正等の補正量が刻々に変化されるような
場合にも良好に動作させることができる。

〔発明の効果〕

この発明によれば、複数段のインバータ回路を用いるこ
とによって充分な歪の補正を行うことができると共に、
補正を時間軸補正の後で行うために通過周波数に影響を
与えることがなく、さらに歪量の検出を位相補正後の信
号から行うことによって信号系全体の歪を最良にするこ
とができ、これによって２次歪の発生が解消され簡単な
構成で良好な時間軸補正を行うことができるようになっ
た。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図、第３図は従来
の技術の説明のための図である。 （１）は入力端子、（２）はリミッタ、（３）　（１４
）　（２０）　（２２）３１）〜（３ｘ）はコンデンサ
、（４）　（８）は遅延線、（５）（１０）ま復調器、
（６）はエラー検出回路、（７）はフィルタ、９）（１
５）　（１７）はアンプ、（１１）はノイズキャンセラ
、１２）は端子、（１３）　（１６）　（１８）　（１
９）　（２１）　（６１）　〜（６Ｘ）７１）〜（７ｘ
）は抵抗器、（４１）〜（４ｎ）　（５１）〜（５Ｘ）
　（８１）〜（８ｍ＞はインバータである。 代　　理　　人 伊　　藤 貞 同 松　　隈　　秀　　盛

Claims (1)

1. 【特許請求の範囲】 時間軸補正手段の出力が複数段縦続接続された歪補正用
   インバータ回路に供給され、 このインバータ回路の出力が位相補正手段に供給されて
   なり、 この位相補正手段の出力から歪量を検出して上記インバ
   ータ回路を制御すると共に、 上記インバータ回路の出力から時間軸変動量を検出して
   上記時間軸補正手段を制御するようにした時間軸補正装
   置。