JPH02155002A - データ伝送方式 - Google Patents
データ伝送方式Info
- Publication number
- JPH02155002A JPH02155002A JP63309366A JP30936688A JPH02155002A JP H02155002 A JPH02155002 A JP H02155002A JP 63309366 A JP63309366 A JP 63309366A JP 30936688 A JP30936688 A JP 30936688A JP H02155002 A JPH02155002 A JP H02155002A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- data transmission
- information processing
- control equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
この発明は、互いに処理速度の異なる情報処理装置間に
おけるデータ伝送方式に関する。
おけるデータ伝送方式に関する。
（発明の概要）
この発明は、互いに処理速度の異なる情報処理装置間に
おいて、相互間でデータを１ｊｌ１位ごとに送受信し、
そのデータを低速情報処理装置が処理完了するたびに、
処理が完了したことを表す信号を高速情報処理装置に返
してから次の単位データを送受信するようにしたことに
より、データ伝送の間隔が低速情報処理装置の処理サイ
クルに一致し、伝送間隔が必要以上に長く設定されるこ
とがなくなり、効率の良いデータ伝送を実現したもので
ある。
おいて、相互間でデータを１ｊｌ１位ごとに送受信し、
そのデータを低速情報処理装置が処理完了するたびに、
処理が完了したことを表す信号を高速情報処理装置に返
してから次の単位データを送受信するようにしたことに
より、データ伝送の間隔が低速情報処理装置の処理サイ
クルに一致し、伝送間隔が必要以上に長く設定されるこ
とがなくなり、効率の良いデータ伝送を実現したもので
ある。
（従来技術とその問題点）
従来、互いに処理速度の異なる情報処理装置間、例えば
プログラマブル・コントローラ（以下ＰＣと言う）と他
の温調器等の制御機器との間で、ＢＣＤコード等からな
るデータを送受信する場合、通常は両者のデータ処理速
度が異なるため、処理速度の小さい制御機器側でも送受
信データの処理が充分に可能なように、処理速度の大き
いＰＣが相互間のデータ伝送の管理をしていた。
プログラマブル・コントローラ（以下ＰＣと言う）と他
の温調器等の制御機器との間で、ＢＣＤコード等からな
るデータを送受信する場合、通常は両者のデータ処理速
度が異なるため、処理速度の小さい制御機器側でも送受
信データの処理が充分に可能なように、処理速度の大き
いＰＣが相互間のデータ伝送の管理をしていた。
そのため、データを送受信するときの処理時間のバラツ
キを考慮し、データの伝送間隔に予め余裕を持たせ、長
めに設定しておかなければならず、伝送効率が低くなる
ばかりか、ｐｃの他の処理をも遅らせてしまう不具合が
発生していた。
キを考慮し、データの伝送間隔に予め余裕を持たせ、長
めに設定しておかなければならず、伝送効率が低くなる
ばかりか、ｐｃの他の処理をも遅らせてしまう不具合が
発生していた。
（発明の目的）
この発明は上記の問題を解消するためになされたもので
、その目的とするところは、互いに処理速度の異なる情
報処理装置間において、効率良くデータの伝送ができる
データ伝送方式を提供することにある。
、その目的とするところは、互いに処理速度の異なる情
報処理装置間において、効率良くデータの伝送ができる
データ伝送方式を提供することにある。
（発明の構成と効果）
この発明は上記目的を達成するために、データの伝送処
理が高速である情報処理装置から、低速な情報処理装置
に対し、データ送受信の待機中であることを通知する手
段と、 このデータ送受信待機中信号を受信した低速情報処理装
置において、データの送受信開始が可能である場合に、
高速情報処理装置に対し、データ送受信可を通知する手
段と、 データ送受信可の信号を受信した高速情報処理装置から
、低速情報処理装置に対し、書込み／読出し命令を送出
する手段と、 この書込み／読出し命令の送出とともに、高速情報処理
装置と低速情報処理装置の間で単位データの書込み／読
出し処理を実行する手段と、低速情報処理装置において
単位データの書込み／読出し処理が終了した場合に、高
速情報処理装置に対し、データ送受信可を通知する手段
と、を有することを特徴とする。
理が高速である情報処理装置から、低速な情報処理装置
に対し、データ送受信の待機中であることを通知する手
段と、 このデータ送受信待機中信号を受信した低速情報処理装
置において、データの送受信開始が可能である場合に、
高速情報処理装置に対し、データ送受信可を通知する手
段と、 データ送受信可の信号を受信した高速情報処理装置から
、低速情報処理装置に対し、書込み／読出し命令を送出
する手段と、 この書込み／読出し命令の送出とともに、高速情報処理
装置と低速情報処理装置の間で単位データの書込み／読
出し処理を実行する手段と、低速情報処理装置において
単位データの書込み／読出し処理が終了した場合に、高
速情報処理装置に対し、データ送受信可を通知する手段
と、を有することを特徴とする。
この発明は上記のように構成したので、互いに処理速度
の異なる情報処理装置間において、相互間でデータを１
単位ごとに送受信し、そのデータを低速情報処理装置が
処理完了するたびに、完了を表す信号を高速情報処理装
置に返してから次の単位データが送受信される。それに
より、データ伝送の間隔が低速情報処理装置の実際の処
理時間と一致して、伝送間隔が必要以上に長く設定され
ることがなくなり、効率の良いデータ伝送が可能になる
。
の異なる情報処理装置間において、相互間でデータを１
単位ごとに送受信し、そのデータを低速情報処理装置が
処理完了するたびに、完了を表す信号を高速情報処理装
置に返してから次の単位データが送受信される。それに
より、データ伝送の間隔が低速情報処理装置の実際の処
理時間と一致して、伝送間隔が必要以上に長く設定され
ることがなくなり、効率の良いデータ伝送が可能になる
。
またその結果、高速情報処理装置では、データ伝送に要
する処理時間が短くなった分、他の処理に割り当てられ
る時間が大きくなり、装置全体の処理効率が向上する。
する処理時間が短くなった分、他の処理に割り当てられ
る時間が大きくなり、装置全体の処理効率が向上する。
（実施例の説明）
以下、この発明をＰＣと制御機器との間のデータ伝送に
ついて適用した実施例について、図面に沿って説明する
。
ついて適用した実施例について、図面に沿って説明する
。
第１図はこの発明が適用されるＰｃｔと制御機器２との
信号線接続を示す図である。
信号線接続を示す図である。
図に示すように、処理速度が比較的高速なｐｃｌの出カ
ニニットから、処理速度の遅い制御機器２の入力回路に
は、ＤＳ工（データセレクトコード）信号線１〜６と、
ＷＤ（書込みデータ）信号線１〜４、およびＶＡ工（ボ
ードセレクト）信号線が接続されている。同じく制御機
器２の出力回路から、ＰＣＩの入カニニットには、ＲＤ
（読出しデータ）信号線１〜４と、ＢＵＳＹ信号線が接
続されている。さらにＰＣＩと制？１１ｍ器２は共通の
電源線でも接続されている。
ニニットから、処理速度の遅い制御機器２の入力回路に
は、ＤＳ工（データセレクトコード）信号線１〜６と、
ＷＤ（書込みデータ）信号線１〜４、およびＶＡ工（ボ
ードセレクト）信号線が接続されている。同じく制御機
器２の出力回路から、ＰＣＩの入カニニットには、ＲＤ
（読出しデータ）信号線１〜４と、ＢＵＳＹ信号線が接
続されている。さらにＰＣＩと制？１１ｍ器２は共通の
電源線でも接続されている。
また、Ｐｃｔおよび制御機器２の各入出力部は、図に示
すようにそれぞれフォト・カブラにより構成されている
。
すようにそれぞれフォト・カブラにより構成されている
。
上記の各信号線分して相互に送られる信号の役割につい
て説明すると、ＶＡ下信号がＰＣＩから制御機器２へ送
られている間は、ＰＣＩが制御機器２に対してデータ送
受信が可能であることを示す。
て説明すると、ＶＡ下信号がＰＣＩから制御機器２へ送
られている間は、ＰＣＩが制御機器２に対してデータ送
受信が可能であることを示す。
ＢＵＳＹ信号が制御機器２からＰＣＩへ送られている間
は、制御機器２が送受信されたデータの処理中であり、
終了するまで、次のデータの送受信が不可能な状態を示
す。
は、制御機器２が送受信されたデータの処理中であり、
終了するまで、次のデータの送受信が不可能な状態を示
す。
Ｐｃｔから制御機器２へ送られるＤＳＬ信号１〜６は、
Ｐｃｔが制御機器２に対して、書込みまたは読出しする
データを指定する。
Ｐｃｔが制御機器２に対して、書込みまたは読出しする
データを指定する。
ＷＤ信号１〜４は、ＤＳＬ信号１〜６によって指定され
た書込みデータが、制御機器２からＰＣｌへ送られる信
号である。
た書込みデータが、制御機器２からＰＣｌへ送られる信
号である。
ＲＤ信号１〜４は、ＤＳＬ信号１〜６によって指定され
た読出しデータが、ＰＣＩから制御機器２へ送られる信
号である。なお、これらＷＤ信号、ＲＤ傷信号して相互
に伝送されるデータはＢＣＤコードである。
た読出しデータが、ＰＣＩから制御機器２へ送られる信
号である。なお、これらＷＤ信号、ＲＤ傷信号して相互
に伝送されるデータはＢＣＤコードである。
第２図は、ＰＣＩが制御機器２ヘデータを書込むときの
タイミングチャートである。
タイミングチャートである。
最初に、ＰＣＩからデータの書込み開始を指示するＶＡ
工傷信号出力される。このＶＡＬＡ号の出力に先立ち、
書込みデータの先頭ビット種別等の内容を示したデータ
ＤＳＬＩがＤＳＬ信号線１〜６に出力されている。同様
に実際に書込まれるデータの先頭ビット内容を示したＷ
ＤＩがＷＤ信号線１〜４に出力されている。ＶＡτ信号
の立下がりを検知した制御機器２は、これらのデータを
取り込み、内部処理を開始し、同時にＢ ｔＪ Ｓ Ｙ
信号を出力する。
工傷信号出力される。このＶＡＬＡ号の出力に先立ち、
書込みデータの先頭ビット種別等の内容を示したデータ
ＤＳＬＩがＤＳＬ信号線１〜６に出力されている。同様
に実際に書込まれるデータの先頭ビット内容を示したＷ
ＤＩがＷＤ信号線１〜４に出力されている。ＶＡτ信号
の立下がりを検知した制御機器２は、これらのデータを
取り込み、内部処理を開始し、同時にＢ ｔＪ Ｓ Ｙ
信号を出力する。
ここでＢＵＳＹ信号が出力されている状態、つまりＬレ
ベルの間はＰＣ，１のデータ送信処理が禁止される０次
いで処理時間ＡＩを経過し、制御機器２において、取り
込んだデータの処理が完了すると、ＢＵＳＹ信号が停止
され、■４レベルに復帰する。
ベルの間はＰＣ，１のデータ送信処理が禁止される０次
いで処理時間ＡＩを経過し、制御機器２において、取り
込んだデータの処理が完了すると、ＢＵＳＹ信号が停止
され、■４レベルに復帰する。
また、制御機器２のデータ取り込まれると、ＰＣＩから
は、次のデータＤＳＬ！！、ＷＤＩＩがそれぞれの信号
線に送出されて、次の取り込みを待機する。
は、次のデータＤＳＬ！！、ＷＤＩＩがそれぞれの信号
線に送出されて、次の取り込みを待機する。
次に、ＢＵＳＹ信号が１ルベルに復帰されたことでデー
タ送信が可となり、次のデータＤＳＬＩＩ、ＷＤＩＩの
処理が開始され、同時にＢＵＳＹ信号がＬレベルに立下
がる。なお、図中のＢｔＪＳＹ信号の立上がりから立下
がりまでの時間Ｂは、ＰＣｌ内の処理時間上の遅れを示
すものであり、可能な限り短時間が好ましい。
タ送信が可となり、次のデータＤＳＬＩＩ、ＷＤＩＩの
処理が開始され、同時にＢＵＳＹ信号がＬレベルに立下
がる。なお、図中のＢｔＪＳＹ信号の立上がりから立下
がりまでの時間Ｂは、ＰＣｌ内の処理時間上の遅れを示
すものであり、可能な限り短時間が好ましい。
以後同様にしてデータＤＳＩ、■、Ｗ Ｄ ＴＶまでの
連続した４ビツトからなる伝送データが入力されると、
■τ工倍信号Ｈレベルに復帰して、ＰＣＩから制御機器
２へのデータ書込みが終了する。
連続した４ビツトからなる伝送データが入力されると、
■τ工倍信号Ｈレベルに復帰して、ＰＣＩから制御機器
２へのデータ書込みが終了する。
このように、ＰＣＩのデータ書込み処理は、制御機器２
における書込みデータＷＤＩ〜ＷＤｒｌ／ごとの処理時
間Ａｌ〜ＡｒＶをそれぞれ経過したのち、次のデータ送
信処理に移行するため、処理速度の遅い制？１１ｉ器２
を基準にした伝送制御がおこなわれる。
における書込みデータＷＤＩ〜ＷＤｒｌ／ごとの処理時
間Ａｌ〜ＡｒＶをそれぞれ経過したのち、次のデータ送
信処理に移行するため、処理速度の遅い制？１１ｉ器２
を基準にした伝送制御がおこなわれる。
第３図は、ＰＣＩが制御機器２からデータを読出すとき
のタイミングチャートである。
のタイミングチャートである。
読出しの場合は、データの伝送される信号線としてＩ信
号線１〜４を用い、ＢＵＳＹ信号がＨレベルに復帰した
タイミングでデータの読出しがおこなわれる。
号線１〜４を用い、ＢＵＳＹ信号がＨレベルに復帰した
タイミングでデータの読出しがおこなわれる。
他は第２図に示した書込みと同様に処理される。
なお、第２．３図中における処理時間は、ＰＣと温調器
を制御機器とした例では、書込み時の八！〜ＡＩＩ［が
最小値４０ｍ５．ＡｒＶが最小値５０ｍ５．読出し時の
ＡＩ−ＡＩＩが最小値３（１＋ｓ程度の値になる。また
処理遅れ時間Ｂは書込み、読出しともに最小値３０ｓｓ
程度の値になる。
を制御機器とした例では、書込み時の八！〜ＡＩＩ［が
最小値４０ｍ５．ＡｒＶが最小値５０ｍ５．読出し時の
ＡＩ−ＡＩＩが最小値３（１＋ｓ程度の値になる。また
処理遅れ時間Ｂは書込み、読出しともに最小値３０ｓｓ
程度の値になる。
以上のように、この実施例では、ＰＣＩから制御機器２
に対しデータ伝送を指示するＴＸＴ信号を送出した後、
制御機器２との間でデータの書込み／読出しを開始する
９次いで、ＰＣＩと制御機器２間のデータの書込み／読
出しを、伝送データの最小単位であるビットごとに実行
し、処理の完了を確認した後、次のビットの書込み／読
出し処理に進む、そのため、処理速度の遅い制御機器２
の処理時間を基準にしたデータ伝送がおこなわれ、両者
間の最も処理効率の良い伝送が実現される。
に対しデータ伝送を指示するＴＸＴ信号を送出した後、
制御機器２との間でデータの書込み／読出しを開始する
９次いで、ＰＣＩと制御機器２間のデータの書込み／読
出しを、伝送データの最小単位であるビットごとに実行
し、処理の完了を確認した後、次のビットの書込み／読
出し処理に進む、そのため、処理速度の遅い制御機器２
の処理時間を基準にしたデータ伝送がおこなわれ、両者
間の最も処理効率の良い伝送が実現される。
特に、書込み／読出しの際に制御機器２におけるビット
ごとの処理時間が異なる場合にも、その処理時間に適合
したタイミングでデータの伝送がおこなわれ、従来のデ
ータ伝送間隔の余裕時間を不用とした分、Ｐｃｔの処理
効率が向上し、システム全体の処理時間を短縮すること
ができる。
ごとの処理時間が異なる場合にも、その処理時間に適合
したタイミングでデータの伝送がおこなわれ、従来のデ
ータ伝送間隔の余裕時間を不用とした分、Ｐｃｔの処理
効率が向上し、システム全体の処理時間を短縮すること
ができる。
第１図はこの発明が適用されるＰＣと制御機器との信号
線接続を示す図、第２図はＰＣが制御機器へデータを書
込むときのタイミングチャート、第３図はＰＣが制御ｎ
機器のデータを読出すときのタイミングチャートである
。 １・・・・・・ＰＣ ２・・・・・・制御機器 特許 出 願 人 立石電機株式会社 代 理 人
線接続を示す図、第２図はＰＣが制御機器へデータを書
込むときのタイミングチャート、第３図はＰＣが制御ｎ
機器のデータを読出すときのタイミングチャートである
。 １・・・・・・ＰＣ ２・・・・・・制御機器 特許 出 願 人 立石電機株式会社 代 理 人
Claims (1)
- 【特許請求の範囲】 １、データの伝送処理が高速である情報処理装置から、
低速な情報処理装置に対し、データ送受信の待機中であ
ることを通知する手段と、 このデータ送受信待機中信号を受信した低速情報処理装
置において、データの送受信開始が可能である場合に、
高速情報処理装置に対し、データ送受信可を通知する手
段と、 データ送受信可の信号を受信した高速情報処理装置から
、低速情報処理装置に対し、書込み／読出し命令を送出
する手段と、 この書込み／読出し命令の送出とともに、高速情報処理
装置と低速情報処理装置の間で単位データの書込み／読
出し処理を実行する手段と、低速情報処理装置において
単位データの書込み／読出し処理が終了した場合に、高
速情報処理装置に対し、データ送受信可を通知する手段
と、を有することを特徴とするデータ伝送方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63309366A JPH02155002A (ja) | 1988-12-07 | 1988-12-07 | データ伝送方式 |
| EP19890122514 EP0372534A3 (en) | 1988-12-07 | 1989-12-06 | Data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63309366A JPH02155002A (ja) | 1988-12-07 | 1988-12-07 | データ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02155002A true JPH02155002A (ja) | 1990-06-14 |
Family
ID=17992137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63309366A Pending JPH02155002A (ja) | 1988-12-07 | 1988-12-07 | データ伝送方式 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0372534A3 (ja) |
| JP (1) | JPH02155002A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2286705B (en) * | 1994-02-17 | 1997-05-14 | Gec Alsthom Ltd | Multi-processor module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4040032A (en) * | 1976-02-27 | 1977-08-02 | Data General Corporation | Peripheral device controller for a data processing system |
| US4476527A (en) * | 1981-12-10 | 1984-10-09 | Data General Corporation | Synchronous data bus with automatically variable data rate |
| US4698746A (en) * | 1983-05-25 | 1987-10-06 | Ramtek Corporation | Multiprocessor communication method and apparatus |
-
1988
- 1988-12-07 JP JP63309366A patent/JPH02155002A/ja active Pending
-
1989
- 1989-12-06 EP EP19890122514 patent/EP0372534A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0372534A3 (en) | 1991-09-18 |
| EP0372534A2 (en) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100388741C (zh) | 数据传输设备 | |
| JP2002351813A5 (ja) | ||
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPH02155002A (ja) | データ伝送方式 | |
| US20060236001A1 (en) | Direct memory access controller | |
| JP2570847B2 (ja) | データ転送方式 | |
| KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
| JP2581041B2 (ja) | デ−タ処理装置 | |
| JP2769640B2 (ja) | Ｉｄシステム | |
| JP2001005742A (ja) | データ転送方式 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPS59148195A (ja) | 記憶装置のリフレツシユ方式 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JPS6361358A (ja) | デ−タ処理装置 | |
| JP2001273245A (ja) | 電子機器 | |
| JPH0624395B2 (ja) | データ通信装置 | |
| KR940001432B1 (ko) | Td-버스를 통한 주변장치 액세스 방법 및 장치 | |
| JP3028998B2 (ja) | Ｄｍａ転送回路 | |
| JPH05108119A (ja) | シリアル伝送ラインを用いた通信処理方法 | |
| JPS6113624B2 (ja) | ||
| JPH063924B2 (ja) | ポーリング制御方法 | |
| JPH0351018B2 (ja) | ||
| JPS58101336A (ja) | 高速情報伝送方式 | |
| JPH04283848A (ja) | データ転送制御方式 | |
| JPS59198041A (ja) | デ−タリンク装置 |