JPH04283848A - データ転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は転送されるデータ量が、
転送されるデータの中で指定されるインタフェース規格
により、データ転送を行う装置に係り、特にプロセッサ
の介入を排してデータ転送時間を短縮するデータ転送制
御方式に関する。

【０００２】近年、半導体技術の進歩に伴い、計算機シ
ステムにおける中央処理装置の処理速度が向上している
ため、この中央処理装置に接続される周辺装置のコマン
ドの処理速度の改善が重要な課題となっている。

【０００３】このため、周辺装置のデータ転送速度の向
上や内部処理時間の削減等を行う必要がある。

【０００４】

【従来の技術】上記周辺装置の中には、転送されるデー
タ量が、転送されるデータの中で指定されるインタフェ
ース規格により、データ転送を行う制御装置、例えば、
ディスク制御装置がある。

【０００５】従来のディスク制御装置は、プロセッサに
よって制御されており、データ転送を行う際は、インタ
フェース回路を経て入力するデータを、転送されるデー
タ量が格納されているデータブロックまで読込み、プロ
セッサが転送データ量を認識して、指定されたデータ量
をプログラムの指示に基づき転送するか、又は、プロセ
ッサが転送データ量をデータ転送回路の転送カウンタ等
に設定した後、データ転送回路を起動して、ハードウェ
アによるデータ転送を行わせていた。

【０００６】図９は従来技術の一例を説明するブロック
図で、図１０はインタフェース規格を説明する図で、図
１１，１２及び図１３は図９の動作を説明するタイムチ
ャートである。

【０００７】図９は転送されるデータ量が、転送される
データの最初のデータブロックで指定され、プロセッサ
８が転送データ量をデータ転送制御回路９の転送カウン
タ１０に設定した後、データ転送制御回路９を起動して
、ハードウェアによるデータ転送を行わせる場合を示す
。

【０００８】上位装置１とディスク制御装置２の間のイ
ンタフェースは、例えば、ＩＰＩー３（Ｉｎｔｅｌｌｉ
ｇｅｎｔ　Ｐｅｒｉｐｈｅｒａｌ　Ｉｎｔｅｒｆａｃｅ
−３）であり、このインタフェース規格は米国のＡＮＳ
Ｉ（Ａｍｅｒｉｃａｎ　Ｎａｔｉｎａｌ　Ｓｔａｎｄａ
ｒｄ　Ｉｎｓｔｉｔｕｔｅ）　で提案されている。

【０００９】即ち、上位装置１が送出するコマンドは、
図１０に示す如く、最初にＰａｃｋｅｔ　Ｌｅｎｇｔｈ
（転送データ量）　が指定され、次にＣｏｍｍａｎｄ　
Ｒｅｆｅｒｅｎｃｅ　Ｎｕｍｂｅｒが指定され、次にＯ
ｐｅｒａｔｉｏｎ　Ｃｏｄｅ　が指定され、次にＣｏｍ
ｍｏｎ　Ｍｏｄｉｆｉｅｒ　及びＯｐｅｃｏｄｅ　Ｍｏ
ｄｉｆｉｅｒが指定され、次にＳｌａｖｅ　Ａｄｄｒｅ
ｓｓ　が指定され、次にＦａｃｉｌｉｔｙ　Ａｄｄｒｅ
ｓｓが指定され、最後にＰａｒａｍｅｔｅｒｓが指定さ
れる。

【００１０】上位装置１によりディスク制御装置２が選
択されて結合すると、ディスク制御装置２のプロセッサ
８は、図１１〜１３のクロックに示す如きクロックに同
期して、図１１プロセッサのアサートＳＩＮに示す如く
、データ送出を要求するシンクイン信号をアサート（有
効とする）するため、データ転送制御回路９に指示して
、図１１のシンクインに示す如く、シンクイン信号をド
ライバ／レシーバ４を経て上位装置１に送出させる。

【００１１】ディスク制御装置２からシンクイン信号を
受信すると、上位装置１は図１１のシンクアウトに示す
如く、データ取込みタイミングを指示するシンクアウト
信号と共に、図１１のバスに示すコマンド「１」を送出
する。

【００１２】コマンド「１」は図１０に示すＰａｃｋｅ
ｔ　Ｌｅｎｇｔｈ　（転送データ量）を指定するデータ
であり、ドライバ／レシーバ４を経てラッチ回路５に送
出されて、図１１ラッチ回路のコマンド「１」に示す如
く、ラッチされると共に、プロセッサ８に送出される。

【００１３】プロセッサ８はシンクアウト信号を図１１
プロセッサの検出に示す如く、シンクアウト信号を検出
すると、ネゲイトＳＩＮに示す如く、シンクイン信号を
停止する指示をデータ転送制御回路９に送出する。

【００１４】そして、図１１及び図１２プロセッサのコ
マンド「１」解析とコマンド転送準備に示す如く、コマ
ンド「１」の内容から転送データ量を認識すると、図１
２のカウンタに示す如く、転送カウンタ１０に転送デー
タ量Ｎをバイト数で設定した後、図１２及び図１３プロ
セッサのコマンド転送開始指示に示す如く、データ転送
制御回路９にデータ転送を指示する。

【００１５】同時に、プロセッサ８は上位装置１に次の
データ送出を要求し、上位装置１は図１２及び図１３コ
マンド転送開始信号に示す如く、コマンド転送開始信号
を送出する。

【００１６】ラッチ回路５を経てコマンド転送開始信号
を受信したデータ転送制御回路９は、プロセッサ８によ
りデータ転送を指示されているため、図１３のシンクイ
ンに示す如く、シンクイン信号を上位装置１に送出し、
上位装置１が図１３のシンクアウト及びバスに示す如く
、シンクアウト信号と共に送出するコマンド「２」〜コ
マンド「Ｌ」までを、図１３ラッチ回路に示す如く、順
次ラッチ回路５にラッチさせ、このラッチされたデータ
を１ワードずつ順次バッファメモリ６に格納させる。

【００１７】そして、転送カウンタ１０の設定値Ｎを図
１３カウンタに示す如く、転送データ量が１ワードのた
め、２バイトずつ減算させ、転送カウンタ１０の設定値
が０となると、データ転送制御回路９はデータ転送動作
を停止し、図１２プロセッサのコマンド転送開始指示に
示す如く、プロセッサ８はコマンド転送指示送出を停止
する。

【００１８】受信したコマンドがライトコマンドである
場合、ドライブ制御回路７は、受信したコマンドの内容
に基づき、コマンド転送の後、上位装置１から転送され
るデータをドライブ３に書込む。

【００１９】尚、上記コマンド「Ｌ」は、図１０に示す
Ｐａｒａｍｅｔｅｒｓである。

【００２０】

【発明が解決しようとする課題】ディスク制御装置２の
プロセッサ８は、最近、高速処理が可能なチップが供給
されているが、同一作業を実施する場合、プログラムで
の処理時間より、ハードウェアで構成した回路での処理
時間の方が未だ高速である。

【００２１】しかしながら、従来は上記の如く、プロセ
ッサ８が図１１及び図１２プロセッサのコマンド「１」
解析とコマンド転送準備に示す如く、コマンド「１」の
内容から転送データ量を認識すると、転送カウンタ１０
に転送データ量を設定した後、データ転送制御回路９に
データ転送開始を指示している。

【００２２】従って、従来のディスク制御装置２のコマ
ンド処理時間には、プロセッサ８の介入する時間が多く
、データ転送処理時間が長くなるという問題がある。 本発明はこのような問題点に鑑み、プロセッサ８の介入
を不要とするコマンド処理回路を提供して、ディスク制
御装置のデータ転送処理時間を短縮することを目的とし
ている。

【００２３】

【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。データ転送装置１２は、図１
（Ａ）　に示す如く、転送されるデータ量が、最初に転
送されるデータブロックで指定されるインタフェース規
格で動作するインタフェース１３と、転送データ量を計
数する計数手段１６と、この計数手段１６が指定するデ
ータ量のデータ転送を終了した時、データ転送処理を停
止するデータ転送手段１７とを備えており、前記のイン
タフェース１３を介して接続された装置１１との間でデ
ータ転送を行う。

【００２４】そして、装置１１から最初に転送されたデ
ータブロックを検出する検出手段１４と、この検出手段
１４の検出結果に基づき、最初に転送されたデータブロ
ックが指示する転送データ量を、前記計数手段１６に設
定する設定手段１５を設けており、この設定手段１５が
計数手段１６に転送データ量を設定した時、データ転送
を開始する。

【００２５】そして、計数手段１６が指定するデータ量
のデータ転送を終了した時、データ転送処理を停止する
。又、データ転送装置１８は、図１（Ｂ）　に示す如く
、転送されるデータ量が、転送されるデータの途中で指
定されるインタフェース規格で動作するインタフェース
１９と、転送データ量を計数する計数手段１６と、この
計数手段１６が指定するデータ量のデータ転送を終了し
た時、データ転送処理を停止するデータ転送手段１７と
を備えており、前記のインタフェース１９を介して接続
された装置１１との間でデータ転送を行う。

【００２６】そして、装置１１から転送されるデータ量
を指定するデータブロックを検出する検出手段２０と、
この検出手段２０の検出結果に基づき、検出されたデー
タブロックが指示する転送データ量を、前記計数手段１
６に設定する設定手段２１を設けており、この設定手段
２１が計数手段１６に転送データ量を設定した時、デー
タ転送を開始する。

【００２７】そして、計数手段１６が指定するデータ量
のデータ転送を終了した時、データ転送処理を停止する
。

【００２８】

【作用】上記の如く構成することにより、計数手段１６
に転送データ量を設定する時、プロセッサの介入を不要
とするため、コマンド処理時間が短縮される。

【００２９】従って、データ転送装置１２又は１８のデ
ータ転送処理時間を短縮することが出来る。

【００３０】

【実施例】図２は本発明の一実施例を示す回路のブロッ
ク図で、図３及び図４は図２の動作を説明するタイムチ
ャートである。

【００３１】図２において、図９と同一符号は同一機能
のものを示す。上位装置１とデータ転送装置１２の間の
インタフェースは、ＩＰＩー３である。上位装置１によ
りデータ転送装置１２が選択されて結合すると、上位装
置１から図３コマンド転送開始信号に示す如く、コマン
ド転送を通知する信号がデータ転送装置１２のドライバ
／レシーバ４に転送される。

【００３２】データ転送装置１２のプロセッサ８は、図
３及び図４のクロックに示す如きクロックに同期して、
図３プロセッサのコマンド転送開始指示に示す如く、デ
ータ転送制御回路２５にデータ転送開始を指示する。

【００３３】データ転送制御回路２５は、上位装置１か
らコマンド転送開始信号をドライバ／レシーバ４を経て
受信すると、プロセッサ８からデータ転送を指示されて
いるため、図３のシンクインに示す如く、シンクイン信
号をドライバ／レシーバ４を経て上位装置１に送出する
。

【００３４】データ転送装置１２からシンクイン信号を
受信すると、上位装置１は図３のシンクアウトに示す如
く、データ取込みタイミングを指示するシンクアウト信
号と共に、図３のバスに示すコマンド「１」を送出する
。

【００３５】コマンド「１」は図１０に示すＰａｃｋｅ
ｔ　Ｌｅｎｇｔｈ　（転送データ量）を指定するデータ
であり、ドライバ／レシーバ４を経てラッチ回路２２に
送出されて、図３ラッチ回路２２のコマンド「１」に示
す如く、ラッチされた後、マルチプレクサ２４とバッフ
ァメモリ６に送出される。

【００３６】データ転送制御回路２５は、ラッチ回路２
２の出力を転送カウンタ１０に送出するように、マルチ
プレクサ２４を切替えており、マルチプレクサ２４はラ
ッチ回路２２が送出するコマンド「１」を、図３マルチ
プレクサのコマンド「１」に示す如く、転送カウンタ１
０に送出する。

【００３７】又、データ転送制御回路２５は、シンクイ
ン信号の送出と同時に、フリップフロップ２６をイネー
ブルとするため、フリップフロップ２６はドライバ／レ
シーバ４からシンクアウト信号の受信を通知されるとセ
ットされ、図３フリップフロップに示す如く、論理　”
１”をデータ転送制御回路２５に送出する。

【００３８】データ転送制御回路２５は、フリップフロ
ップ２６が送出する論理　”１”の送出タイミングによ
って、図３のロード信号に示す如く、転送カウンタ１０
のロードをイネーブルとする信号を送出する。

【００３９】従って、マルチプレクサ２４が送出するコ
マンド「１」の内容、即ち、転送データ量Ｎは、図３カ
ウンタの転送データ量Ｎに示す如く、転送カウンタ１０
に設定される。

【００４０】データ転送制御回路２５は、転送カウンタ
１０に転送データ量を設定後、図３のシンクインに示す
如く、シンクイン信号を上位装置１に送出させ、図９で
説明した動作と同様に、図４のカウンタに示す如く、転
送カウンタ１０の設定値が０となるまで、バッファメモ
リ６を制御してドライブ制御回路７に対してデータ転送
を行わせる。

【００４１】この時、プロセッサ８は、図３及び図４プ
ロセッサのコマンド転送終了待ちに示す如く、コマンド
転送開始指示を行った後は、上記動作には関与しない。 レスポンス情報を上位装置１に転送する場合、プロセッ
サ８はデータ転送制御回路２５を介して、バッファメモ
リ６にドライブ制御回路７がドライブ３から読出したレ
スポンス情報を格納し、ラッチ回路２３にラッチさせる
。

【００４２】データ転送制御回路２５は、マルチプレク
サ２４を切替えて、ラッチ回路２３の出力が転送カウン
タ１０に送出されるようにしているため、先頭のデータ
ブロックに指定される転送データ量Ｎが転送カウンタ１
０に送出される。

【００４３】データ転送制御回路２５は、同時にフリッ
プフロップ２７をイネーブルとするため、フリップフロ
ップ２７はシンクイン信号によってセットされ、論理　
”１”をデータ転送制御回路２５に送出する。

【００４４】データ転送制御回路２５は、フリップフロ
ップ２７が送出する論理　”１”の送出タイミングによ
って、転送カウンタ１０のロードをイネーブルとする信
号を送出するため、転送カウンタ１０はマルチプレクサ
２４が送出する転送データ量Ｎを設定する。

【００４５】そして、転送カウンタ１０の設定値が０と
なるまで、バッファメモリ６から読出したデータを、ラ
ッチ回路２３とドライバ／レシーバ４を経て上位装置１
に転送する。

【００４６】データ転送制御回路２５は、プロセッサ８
が転送カウンタ１０に転送データ量を設定する時は、マ
ルチプレクサ２４を切替えて、プロセッサ８の出力を転
送カウンタ１０に送出させる。

【００４７】図５は本発明の他の実施例を示す回路のブ
ロック図で、図６〜図８は図５の動作を説明するタイム
チャートである。図５は転送されるデータ量が、転送さ
れるデータの途中で指定される場合を示し、例えは４番
目のデータブロックで指定される場合を説明する。

【００４８】プロセッサ８は、上位装置１に選択されて
結合すると、図６プロセッサのコマンド転送開始指示に
示す如く、データ転送制御回路２８に対し、データ転送
開始を指示する。

【００４９】データ転送制御回路２８は、データ読出し
を指示されている場合、マルチプレクサ２４を制御して
、ラッチ回路２３の出力を転送カウンタ１０に送出する
ようにしており、カウンタ３０をイネーブルとしている
。

【００５０】又、カウンタ３０には、プロセッサ８の指
示によって、転送データ量が指示されるデータブロック
を索引するため、　”４”が設定されている。図６のコ
マンド転送開始信号に示す如く、上位装置１からデータ
転送を指示されると、データ転送制御回路２８は、図６
ＲＥＱ■に示す如きリクエスト信号をカウンタ３０に送
出すると共に、このＲＥＱ■に同期してバッファメモリ
６からデータを読出させて、図６ラッチ回路のデータ「
１」〜データ「３」に示す如く、このデータを１バイト
毎にラッチ回路２３にラッチさせる。

【００５１】ラッチ回路２３でラッチされたデータは、
図６マルチプレクサのデータ「１」〜データ「３」に示
す如く、転送カウンタ１０に送出されると共に、図６バ
スのデータ「１」〜データ「３」に示す如く、図６のＲ
ＥＱ■に示す如くリクエスト信号と共に、ドライバ／レ
シーバ４を経て上位装置１に転送される。

【００５２】この時、上位装置１からは、データ受領を
通知するＡＣＫ信号が、図６ＡＣＫに示す如く、送出さ
れる。カウンタ３０は、データ転送制御回路２８から、
ＲＥＱ■が入る度にカウントダウンして、図６カウンタ
３０の（４），（３），（２），（１）　に示す如く、
順次設定値を減算する。

【００５３】そして、図７カウンタ３０の（０）　に示
す如く、設定値が０となると、図７ＥＱＵ■に示す如く
、転送カウンタ１０の設定を指示する信号を送出する。 従って、データ転送制御回路２８は、転送カウンタ１０
に図７ＬＯＡＤに示す如く、マルチプレクサ２４が送出
するデータを設定させる信号を送出する。

【００５４】従って、転送カウンタ１０には、図７転送
カウンタ１０に示す如く、転送データ量Ｎが設定される
。データ転送制御回路２８は、転送カウンタ１０に転送
すべきデータ量が設定されると、図７及び図８の転送カ
ウンタ１０に示す如く、転送カウンタ１０の設定値が０
となるまで、前記同様に、データ転送制御を行う。

【００５５】この時、プロセッサ８は、図６〜図８プロ
セッサのコマンド転送終了待ちに示す如く、コマンド転
送開始指示を行った後は、上記動作には関与しない。上
位装置１からデータを受領する場合、上位装置１が送出
するデータをラッチするのに、ラッチ回路２２が使用さ
れることと、ＡＣＫ信号によって設定された”４”を減
算するカウンタ２９が使用されること以外は、上記同様
であり詳細説明は省略する。

【００５６】

【発明の効果】以上説明した如く、本発明はデータ転送
量を転送カウンタに設定する処理をハードウェアに実行
させているため、ソフトウェアによる処理が不要となり
、プロセッサがデータ転送処理に介入しないため、デー
タ転送制御装置のデータ転送処理時間を短縮することが
出来る。

【図面の簡単な説明】

【図１】　　本発明の原理を説明するブロック図

【図２
】　　本発明の一実施例を示す回路のブロック図

【図３
】　　図２の動作を説明するタイムチャート（その１）

【図４】　　図２の動作を説明するタイムチャート（そ
の２）

【図５】　　本発明の他の実施例を示す回路のブロック
図

【図６】　　図５の動作を説明するタイムチャート（
その１）

【図７】　　図５の動作を説明するタイムチャート（そ
の２）

【図８】　　図５の動作を説明するタイムチャート（そ
の３）

【図９】　　従来技術の一例を説明するブロック図

【図
１０】　　インタフェース規格を説明する図

【図１１】
　　図９の動作を説明するタイムチャート（その１）

【図１２】　　図９の動作を説明するタイムチャート（
その２）

【図１３】　　図９の動作を説明するタイムチャート（
その３）

【符号の説明】

１　　上位装置 ２　　ディスク制御装置 ３　　ドライブ ４　　ドライバ／レシーバ ５、２２、２３　　ラッチ回路 ６　　バッファメモリ ７　　ドライブ制御回路 ８　　プロセッサ ９、２５、２８　　データ転送制御回路１０　　転送カ
ウンタ １１　　装置 １２、１８　　データ転送装置 １３、１９　　インタフェース １４、２０　　検出手段 １５、２１　　設定手段 １６　　計数手段 １７　　データ転送手段 ２４　　マルチプレクサ ２６、２７　　フリップフロップ ２９、３０　　カウンタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　転送されるデータ量が、最初に転送さ
   れるデータブロックで指定されるインタフェース規格に
   より動作するインタフェース（１３）と、転送データ量
   を計数する計数手段（１６）と、該計数手段（１６）が
   指定するデータ量のデータ転送を終了した時、データ転
   送処理を停止するデータ転送手段（１７）とを備え、該
   インタフェース（１３）を介して接続された装置（１１
   ）との間でデータ転送を行う装置（１２）において、最
   初に転送されたデータブロックを検出する検出手段（１
   ４）と、該検出手段（１４）の検出結果に基づき、該最
   初に転送されたデータブロックが指示する転送データ量
   を前記計数手段（１６）に設定する設定手段（１５）と
   、を設け、該設定手段（１５）が該計数手段（１６）に
   転送データ量を設定した時、データ転送を開始すること
   を特徴とするデータ転送制御方式。
2. 【請求項２】　　転送されるデータ量が、転送されるデ
   ータの途中で指定されるインタフェース規格により動作
   するインタフェース（１９）と、転送データ量を計数す
   る計数手段（１６）と、該計数手段（１６）が指定する
   データ量のデータ転送を終了した時、データ転送処理を
   停止するデータ転送手段（１７）とを備え、該インタフ
   ェース（１９）を介して接続された装置（１１）との間
   でデータ転送を行う装置（１８）において、転送される
   データ量を指定するデータブロックを検出する検出手段
   （２０）と、該検出手段（２０）の検出結果に基づき、
   該検出されたデータブロックが指示する転送データ量を
   前記計数手段（１６）に設定する設定手段（２１）と、
   を設け、該設定手段（２１）が該計数手段（１６）に転
   送データ量を設定した時、データ転送を開始することを
   特徴とするデータ転送制御方式。