JPH0215517A - 全面に遮蔽された信号線の製造方法 - Google Patents
全面に遮蔽された信号線の製造方法Info
- Publication number
- JPH0215517A JPH0215517A JP1095060A JP9506089A JPH0215517A JP H0215517 A JPH0215517 A JP H0215517A JP 1095060 A JP1095060 A JP 1095060A JP 9506089 A JP9506089 A JP 9506089A JP H0215517 A JPH0215517 A JP H0215517A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- areas
- optically
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052802 copper Inorganic materials 0.000 claims abstract description 38
- 239000010949 copper Substances 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000005234 chemical deposition Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000005868 electrolysis reaction Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 239000003365 glass fiber Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 description 4
- 239000012876 carrier material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/06—Coaxial lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguides (AREA)
- Details Of Aerials (AREA)
- Burglar Alarm Systems (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、全面に遮蔽された高周波回路用信号線の製造
方法に関する。この種の全面に遮蔽された信号線は、例
えば、矩形の断面を有する同軸線であり、又は全面に遮
蔽された対称な三層導線（Ｔｒｉｐｌａｔｅｌｅｌｔｕ
ｎｇｅｎ ）であり、後者は、高周波回路及び超高周波
回路に接続するため、特に集積マイクロ波回路内に用い
られる。
方法に関する。この種の全面に遮蔽された信号線は、例
えば、矩形の断面を有する同軸線であり、又は全面に遮
蔽された対称な三層導線（Ｔｒｉｐｌａｔｅｌｅｌｔｕ
ｎｇｅｎ ）であり、後者は、高周波回路及び超高周波
回路に接続するため、特に集積マイクロ波回路内に用い
られる。
［従来の技術］
遮蔽された信号線を半導体用高周波回路内に製造する公
知の方法（Ｔ’ｒｏｅｅｅｄｉｎｇ ｏｆ’ Ｅｌｅｃ
ｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔｓ Ｃｏｎｆｅｒｅｎ
ｃｅ、ワシントン、１９８５年、３８４乃至３８８頁、
３８６頁）は、他の工程以外に、メタライズされたキャ
リア層に、光学的に成形可能なフィルムを積層し、この
フィルムの、信号線の外部導体に対応する領域を、写真
蝕刻工程により除去し、そして、これらの除去した領域
を電気分解で銅を析出して充填する、という工程をほぼ
有する。除去した領域を電気分解で銅を析出して充填す
る、という工程の後に、プレプレグフィルムを、圧力と
熱との作用の下で積層する。その後に導電路を覆う絶縁
物質を機械的に除去する。しかし、このような機械的加
工は実行し難く、高いコストを必要とする。
知の方法（Ｔ’ｒｏｅｅｅｄｉｎｇ ｏｆ’ Ｅｌｅｃ
ｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔｓ Ｃｏｎｆｅｒｅｎ
ｃｅ、ワシントン、１９８５年、３８４乃至３８８頁、
３８６頁）は、他の工程以外に、メタライズされたキャ
リア層に、光学的に成形可能なフィルムを積層し、この
フィルムの、信号線の外部導体に対応する領域を、写真
蝕刻工程により除去し、そして、これらの除去した領域
を電気分解で銅を析出して充填する、という工程をほぼ
有する。除去した領域を電気分解で銅を析出して充填す
る、という工程の後に、プレプレグフィルムを、圧力と
熱との作用の下で積層する。その後に導電路を覆う絶縁
物質を機械的に除去する。しかし、このような機械的加
工は実行し難く、高いコストを必要とする。
［発明が解決しようとする課題］
本発明の課題は、クロストークを有効に防止する高周波
回路及び超高周波回路において、全面に遮蔽された信号
線の製造の簡単で且つ確実な方法を提供することにある
。
回路及び超高周波回路において、全面に遮蔽された信号
線の製造の簡単で且つ確実な方法を提供することにある
。
［課題を解決するための手段］
上記の課題は、メタライズされたキャリア層に、光学的
に成形可能なフィルムを積層し、このフィルムの、信号
線の外部導体に対応する領域を、写真蝕刻工程により除
去し、これらの除去された領域を電気分解で銅を析出し
て充填し、残存のフィルム領域と、銅で充填された領域
との外側表面に、銅の化学的析出により薄い導電層を形
成し、この導電層上にフォトレジストフィルムを形成し
、信号線の内部導体に対応する領域の、前記フォトレジ
ストフィルムの部分を写真蝕刻工程により除去し、これ
らの領域を電気分解で銅を析出して充填し、残存のフォ
トレジストフィルムを剥離し、被覆されない導電層を銅
の選択エツチング（Ｋｕｐｆ’ｅｒ−Ｄｌｌ’ｌ’ｅｒ
ｅｎｚａｅｔｚｕｎｇ ）により除去し、内部導体を他
の導電領域から分離し、他の光学的に成形可能なフィル
ムを被覆されない表面に積層し、このフィルムを、信号
線の外部導体に対応する領域で、写真蝕刻工程により除
去し、これらの除去された領域を電気分解で銅を析出し
て充填し、残存のフィルム領域と、銅で充填された領域
との外側表面に、銅の化学的析出により薄い導電層を形
成し、信号線の外部導体の壁の必要な厚さが得られるま
で、導電層に銅を電気分解で析出することにより解決さ
れる。
に成形可能なフィルムを積層し、このフィルムの、信号
線の外部導体に対応する領域を、写真蝕刻工程により除
去し、これらの除去された領域を電気分解で銅を析出し
て充填し、残存のフィルム領域と、銅で充填された領域
との外側表面に、銅の化学的析出により薄い導電層を形
成し、この導電層上にフォトレジストフィルムを形成し
、信号線の内部導体に対応する領域の、前記フォトレジ
ストフィルムの部分を写真蝕刻工程により除去し、これ
らの領域を電気分解で銅を析出して充填し、残存のフォ
トレジストフィルムを剥離し、被覆されない導電層を銅
の選択エツチング（Ｋｕｐｆ’ｅｒ−Ｄｌｌ’ｌ’ｅｒ
ｅｎｚａｅｔｚｕｎｇ ）により除去し、内部導体を他
の導電領域から分離し、他の光学的に成形可能なフィル
ムを被覆されない表面に積層し、このフィルムを、信号
線の外部導体に対応する領域で、写真蝕刻工程により除
去し、これらの除去された領域を電気分解で銅を析出し
て充填し、残存のフィルム領域と、銅で充填された領域
との外側表面に、銅の化学的析出により薄い導電層を形
成し、信号線の外部導体の壁の必要な厚さが得られるま
で、導電層に銅を電気分解で析出することにより解決さ
れる。
［実施例］
以下、図面を参照して本発明の実施例に基づいて説明す
る。
る。
本発明に基づいて製造した２本の信号線１及び２は、第
１図に断面でのみ図示され半導体技術で製造された超高
周波回路３の構成要素である。信号線１及び２は、共通
のキャリア４に設けられた矩形の同軸線として構成され
ている。
１図に断面でのみ図示され半導体技術で製造された超高
周波回路３の構成要素である。信号線１及び２は、共通
のキャリア４に設けられた矩形の同軸線として構成され
ている。
キャリア４は、例えばグラスファイバで強化されたエポ
キシ樹脂製である。信号線１．２は内部導体６と、外部
導体即ち外側遮蔽壁７とを有する。
キシ樹脂製である。信号線１．２は内部導体６と、外部
導体即ち外側遮蔽壁７とを有する。
内部導体６は導電性の高い材料、例えば銅で製造される
。
。
信号線１，２の内部空所８、並びに、信号線１と信号線
２の間及び他の回路要素との間に形成された間隔９は、
光学的に成形（硬化）可能な材料、例えばエポキシ又は
ポリイミドから成る誘電体で充填されている。誘電体で
充填された領域は、後に第２図に基づいて説明するよう
に、永久レジストフィルム、例えば、最終硬度（Ｅｎｄ
ｈａｅｒｔｕｎｇ ）を有するソルダーレジストフィル
ムにより製造される。
２の間及び他の回路要素との間に形成された間隔９は、
光学的に成形（硬化）可能な材料、例えばエポキシ又は
ポリイミドから成る誘電体で充填されている。誘電体で
充填された領域は、後に第２図に基づいて説明するよう
に、永久レジストフィルム、例えば、最終硬度（Ｅｎｄ
ｈａｅｒｔｕｎｇ ）を有するソルダーレジストフィル
ムにより製造される。
本発明の方法の個々の工程は、第２図に上方から下方へ
と連続して概略的に図示されている。個々の工程は図面
に文字Ａ乃至Ｍで示されている。
と連続して概略的に図示されている。個々の工程は図面
に文字Ａ乃至Ｍで示されている。
これらの文字は請求項１の工程ａ）乃至ｍ）に対応して
おり、連続的な工程を表わしているが、個々の材料層は
表わしておらず、又表わしていても間接的である。
おり、連続的な工程を表わしているが、個々の材料層は
表わしておらず、又表わしていても間接的である。
工程ａ）
コーティングされたか、メタライズ銅よりなるキャリア
材料１０上に、光学的に成形可能なフィルム１１を積層
する。キャリア４は、例えばＦＲ４の記号で知られグラ
スファイバで強化された樹脂により構成されており、光
学的に成形可能なフィルム１１は永久レジスト、例えば
最終硬度を有するソルダーレジストにより構成されてい
る。
材料１０上に、光学的に成形可能なフィルム１１を積層
する。キャリア４は、例えばＦＲ４の記号で知られグラ
スファイバで強化された樹脂により構成されており、光
学的に成形可能なフィルム１１は永久レジスト、例えば
最終硬度を有するソルダーレジストにより構成されてい
る。
工程ｂ）
光学的に成形可能なフィルム１１を蝕刻する。
この写真蝕刻工程は、公知の方法で、残存の必要のある
領域の露光と、後続の現像工程とから成る。
領域の露光と、後続の現像工程とから成る。
この場合、既製の信号線１又は２の外部導体７の位置に
対応する領域１２を除去する。
対応する領域１２を除去する。
工程Ｃ）
除去された領域１２を電気分解での析出により銅で充填
する。
する。
工程ｄ）
フィルム１１の残存領域と、銅で充填された外部導体領
域１２との、図面で上方にある外側表面に、銅の化学的
析出により、薄い導電層１４を形成する。この導電層１
４は領域１２を介し銅層（キャリア材料）１０に電気的
に接続されている。
域１２との、図面で上方にある外側表面に、銅の化学的
析出により、薄い導電層１４を形成する。この導電層１
４は領域１２を介し銅層（キャリア材料）１０に電気的
に接続されている。
工程ｅ）
導電層１４上にフォトレジストフィルム１５を形成し、
信号線１又は２の内部導体６の位置に対応する領域１６
を新たな写真蝕刻工程によりフォトレジストフィルム１
５から除去する。
信号線１又は２の内部導体６の位置に対応する領域１６
を新たな写真蝕刻工程によりフォトレジストフィルム１
５から除去する。
工程ｆ）
領域１６を、銅の電気分解により、信号導体に必要な補
強部（Ｓｔａｅｒｋｅ ）に形成する。
強部（Ｓｔａｅｒｋｅ ）に形成する。
工程ｇ）
残存のフォトレジストフィルム１５の残存領域を剥離し
、即ち化学的に分解する。 工程ｈ）フォトレジストフ
ィルム１５の剥離により被覆されない導電層１４を、銅
の選択エツチングにより除去する。これにより、外部導
体７の下半分が形成され、内部導体６は、他の導電領域
、即ち外部導体７から電気的に分離される。
、即ち化学的に分解する。 工程ｈ）フォトレジストフ
ィルム１５の剥離により被覆されない導電層１４を、銅
の選択エツチングにより除去する。これにより、外部導
体７の下半分が形成され、内部導体６は、他の導電領域
、即ち外部導体７から電気的に分離される。
工程ｉ）
他の光学的に成形可能なフィルム１８を被覆されない表
面に積層する。これは図面に一点鎖線で示されている。
面に積層する。これは図面に一点鎖線で示されている。
フィルム１８は永久レジスト、例えばフィルム状のソル
ダーレジストにより構成されている。
ダーレジストにより構成されている。
工程ｊ）
フィルム１８を、外部導体７の上部に対応する領域１９
で、他の写真蝕刻工程により除去する。
で、他の写真蝕刻工程により除去する。
工程ｋ）
除去された領域１９を電気分解での析出により銅を充填
する。
する。
工程ｌ）
残存のフィルム１８と、銅で充填された領域１９との自
由な表面に、銅の化学的析出により、薄い導電層２０を
形成する。
由な表面に、銅の化学的析出により、薄い導電層２０を
形成する。
工程ｍ）
最後に、外部導体７の壁の必要な厚さが得られるまで、
この導電層２０を銅が電気分解で析出する。
この導電層２０を銅が電気分解で析出する。
これをもって、方法は終了する。唯一の製造工程におい
て、１個又は複数の全面に遮蔽された高周波回路用信号
線が同時に製造される。機械的な加工工程はこの方法で
は必要としない。
て、１個又は複数の全面に遮蔽された高周波回路用信号
線が同時に製造される。機械的な加工工程はこの方法で
は必要としない。
１．２・・・信号線、３・・・高周波回路、４・・・キ
ャリア、 ６・・・内部導体、 ・・・外部導体、 ８・・・空所、 ９・・・間隔。
ャリア、 ６・・・内部導体、 ・・・外部導体、 ８・・・空所、 ９・・・間隔。
Claims (4)
- １．ａ）メタライズされたキャリア層に、光学的に成形
可能なフィルムを積層し、 ｂ）このフィルムの、信号線の外部導体に対応する領域
を、写真蝕刻工程により除去し、 ｃ）これらの除去された領域を電気分解で銅を析出して
充填し、 ｄ）残存のフィルム領域と、銅で充填された領域との外
側表面に、銅の化学的析出により薄い導電層を形成し、 ｅ）この導電層上にフォトレジストフィルムを形成し、
前記信号線の内部導体に対応する領域の、前記フォトレ
ジストフィルムの部分を写真蝕刻工程により除去し、 ｆ）これらの領域を電気分解で銅を析出して充填し、 ｇ）残存の前記フォトレジストフィルムを剥離し、ｈ）
被覆されない導電層を銅の選択エッチングにより除去し
、前記内部導体を他の導電領域から分離し、 ｉ）他の光学的に成形可能なフィルムを被覆されない表
面に積層し、 ｊ）このフィルムを、前期信号線の前記外部導体に対応
する領域で、写真蝕刻工程により除去し、ｋ）これらの
除去された領域を電気分解で銅を析出して充填し、 ｌ）残存の前記フィルム領域と、銅で充填された前記領
域との外側表面に、銅の化学的析出により薄い導電層を
形成し、 ｍ）前記信号線の外部導体の壁の必要な厚さが得られる
まで、前記導電層に銅を電気分解で析出する、 という工程を有する、全面に遮蔽された高周波回路用信
号線の製造方法。 - ２．光学的に成形可能なフィルムとして、最終硬度を有
する永久レジストフィルムを用いることを特徴とする請
求項１に記載の製造方法。 - ３．光学的に成形可能なフィルムとして、ソルダーレジ
ストフィルムを用いることを特徴とする請求項１に記載
の製造方法。 - ４．メタライズされたキャリア層として、グラスファイ
バで強化されたエポキシ樹脂製の、銅で積層された層を
用いることを特徴とする請求項１に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3812414.9 | 1988-04-14 | ||
| DE3812414A DE3812414A1 (de) | 1988-04-14 | 1988-04-14 | Verfahren zum herstellen einer allseitig geschirmten signalleitung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0215517A true JPH0215517A (ja) | 1990-01-19 |
Family
ID=6351965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1095060A Pending JPH0215517A (ja) | 1988-04-14 | 1989-04-14 | 全面に遮蔽された信号線の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4909909A (ja) |
| EP (1) | EP0337331B1 (ja) |
| JP (1) | JPH0215517A (ja) |
| AT (1) | ATE81733T1 (ja) |
| CA (1) | CA1332120C (ja) |
| DE (2) | DE3812414A1 (ja) |
| ES (1) | ES2036740T3 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06223686A (ja) * | 1992-12-15 | 1994-08-12 | Asulab Sa | リード接触器およびその製造方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476970A (en) * | 1984-02-16 | 1995-12-19 | Velsicol Chemical Corporation | Method for preparing aryl ketones |
| SE468573B (sv) * | 1991-06-14 | 1993-02-08 | Ericsson Telefon Ab L M | Anordningar med boejliga, ytorienterade striplineledningar samt foerfarande foer framstaellning av en saadan anordning |
| FR2699323B1 (fr) * | 1992-12-15 | 1995-01-13 | Asulab Sa | Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues. |
| JP3241139B2 (ja) * | 1993-02-04 | 2001-12-25 | 三菱電機株式会社 | フィルムキャリア信号伝送線路 |
| DE4446509A1 (de) * | 1994-12-24 | 1996-06-27 | Sel Alcatel Ag | Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat |
| WO1998006243A1 (de) * | 1996-07-31 | 1998-02-12 | Dyconex Patente | Verfahren zur herstellung von verbindungsleitern |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| SE522650C2 (sv) | 2000-10-31 | 2004-02-24 | Ericsson Telefon Ab L M | Anordning på ett mönsterkort och förfarande för tillverkning av en sådan anordning |
| US6770822B2 (en) * | 2002-02-22 | 2004-08-03 | Bridgewave Communications, Inc. | High frequency device packages and methods |
| ATE475999T1 (de) * | 2003-03-04 | 2010-08-15 | Rohm & Haas Elect Mat | Koaxiale wellenleitermikrostrukturen und verfahern zu ihrer bildung |
| JP2008537843A (ja) | 2005-03-01 | 2008-09-25 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で重なり合った調整器 |
| US7312142B2 (en) * | 2005-04-13 | 2007-12-25 | Mutual Pak Technology Co., Ltd. | Method for making cable with a conductive bump array, and method for connecting the cable to a task object |
| EP1973190A1 (en) | 2007-03-20 | 2008-09-24 | Rohm and Haas Electronic Materials LLC | Integrated electronic components and methods of formation thereof |
| EP1973189B1 (en) | 2007-03-20 | 2012-12-05 | Nuvotronics, LLC | Coaxial transmission line microstructures and methods of formation thereof |
| US20100307798A1 (en) * | 2009-06-03 | 2010-12-09 | Izadian Jamal S | Unified scalable high speed interconnects technologies |
| US20110123783A1 (en) | 2009-11-23 | 2011-05-26 | David Sherrer | Multilayer build processses and devices thereof |
| US8866300B1 (en) | 2011-06-05 | 2014-10-21 | Nuvotronics, Llc | Devices and methods for solder flow control in three-dimensional microstructures |
| JP6335782B2 (ja) | 2011-07-13 | 2018-05-30 | ヌボトロニクス、インク． | 電子的および機械的な構造を製作する方法 |
| US9306255B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other |
| US9306254B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration |
| WO2015109208A2 (en) | 2014-01-17 | 2015-07-23 | Nuvotronics, Llc | Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors |
| US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
| US10511073B2 (en) | 2014-12-03 | 2019-12-17 | Cubic Corporation | Systems and methods for manufacturing stacked circuits and transmission lines |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
| CA3087351A1 (en) * | 2018-01-12 | 2019-07-18 | Nortech Systems, Inc. | Flexible printed circuit board |
| CN110112523B (zh) * | 2019-05-15 | 2021-06-15 | 中国电子科技集团公司第十三研究所 | 微同轴结构、微同轴结构的制备方法及微型同轴线 |
| US11350520B2 (en) * | 2019-08-08 | 2022-05-31 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
| US20230053890A1 (en) * | 2021-08-17 | 2023-02-23 | International Business Machines Corporation | Ultrahigh isolation stripline circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4959287A (ja) * | 1972-10-13 | 1974-06-08 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3006117C2 (de) * | 1980-02-19 | 1981-11-26 | Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen |
| US4673904A (en) * | 1984-11-14 | 1987-06-16 | Itt Corporation | Micro-coaxial substrate |
-
1988
- 1988-04-14 DE DE3812414A patent/DE3812414A1/de not_active Withdrawn
-
1989
- 1989-04-08 AT AT89106223T patent/ATE81733T1/de not_active IP Right Cessation
- 1989-04-08 EP EP19890106223 patent/EP0337331B1/de not_active Expired - Lifetime
- 1989-04-08 DE DE8989106223T patent/DE58902480D1/de not_active Expired - Lifetime
- 1989-04-08 ES ES198989106223T patent/ES2036740T3/es not_active Expired - Lifetime
- 1989-04-13 CA CA000596584A patent/CA1332120C/en not_active Expired - Fee Related
- 1989-04-14 US US07/338,269 patent/US4909909A/en not_active Expired - Fee Related
- 1989-04-14 JP JP1095060A patent/JPH0215517A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4959287A (ja) * | 1972-10-13 | 1974-06-08 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06223686A (ja) * | 1992-12-15 | 1994-08-12 | Asulab Sa | リード接触器およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE58902480D1 (de) | 1992-11-26 |
| EP0337331A1 (de) | 1989-10-18 |
| ES2036740T3 (es) | 1993-06-01 |
| EP0337331B1 (de) | 1992-10-21 |
| US4909909A (en) | 1990-03-20 |
| DE3812414A1 (de) | 1989-10-26 |
| ATE81733T1 (de) | 1992-11-15 |
| CA1332120C (en) | 1994-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0215517A (ja) | 全面に遮蔽された信号線の製造方法 | |
| EP0290222B1 (en) | A multilayer interconnection system for multichip high performance semiconductor packaging | |
| US3464855A (en) | Process for forming interconnections in a multilayer circuit board | |
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| US5774340A (en) | Planar redistribution structure and printed wiring device | |
| US5049980A (en) | Electronic circuit device and method of manufacturing same | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| CA2160501C (en) | Laminar stackable circuit board structure and manufacture | |
| US5729897A (en) | Method of manufacturing multilayer foil printed circuit boards | |
| KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| KR100776558B1 (ko) | 범프 부착 배선회로기판의 제조방법 및 범프 형성방법 | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| US5679498A (en) | Method for producing high density multi-layer integrated circuit carriers | |
| USRE29284E (en) | Process for forming interconnections in a multilayer circuit board | |
| KR100720049B1 (ko) | 다층 배선판 및 그 제조 방법 | |
| US5231757A (en) | Method for forming the multi-layer structure of a connection board of at least one very large scale integrated circuit | |
| US4992059A (en) | Ultra fine line cable and a method for fabricating the same | |
| US3496072A (en) | Multilayer printed circuit board and method for manufacturing same | |
| KR100449026B1 (ko) | 트렌치를 이용한 금속구조물 제조방법 | |
| JPH06268377A (ja) | 多層配線基板の製造方法 | |
| JPH07297590A (ja) | 同軸構造の配線の形成方法 | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPH03181195A (ja) | 配線基板の製造方法 |