JPH07297590A - 同軸構造の配線の形成方法 - Google Patents

同軸構造の配線の形成方法

Info

Publication number
JPH07297590A
JPH07297590A JP9139094A JP9139094A JPH07297590A JP H07297590 A JPH07297590 A JP H07297590A JP 9139094 A JP9139094 A JP 9139094A JP 9139094 A JP9139094 A JP 9139094A JP H07297590 A JPH07297590 A JP H07297590A
Authority
JP
Japan
Prior art keywords
conductor
dielectric
forming
film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9139094A
Other languages
English (en)
Other versions
JP2938341B2 (ja
Inventor
Yoshiro Takahashi
良郎 高橋
Yutaka Karasuno
ゆたか 烏野
Susumu Ozawa
進 小澤
Yasuo Iguchi
泰男 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9139094A priority Critical patent/JP2938341B2/ja
Publication of JPH07297590A publication Critical patent/JPH07297590A/ja
Application granted granted Critical
Publication of JP2938341B2 publication Critical patent/JP2938341B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 同軸構造の配線を、従来より高密度にかつ少
ない工程数で形成できる方法を提供する。 【構成】 凹部23a を有する誘電体の構造体23x を形成
する。この構造体23x 上にシールド用導体の一部を形成
するための第1の導体薄膜27を形成する。第1の導体薄
膜27の形成が済んだ構造体23x の凹部23a に、絶縁膜の
一部となる誘電体膜29を形成する。この誘電体膜29上に
芯線導体37を形成する。芯線導体37の形成が済んだ試料
上に、同軸構造の配線における絶縁膜の残りの部分とな
る誘電体膜39a を形成する。この誘電体膜39a 表面に、
第1の導体薄膜27に接し、シールド用導体の残りの部分
となる第2の導体薄膜43を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、高周波信号を伝送す
る同軸構造の配線を形成する方法に関するものである。
【0002】
【従来の技術】高周波信号の伝送に好適でかつ隣接する
配線間のクロストークの低減に好適な配線構造として、
同軸構造の配線が知られている。これは、図5(D)に
断面図で示したように、芯線導体11を絶縁膜13で覆
い、さらにこの絶縁膜13をシールド用導体15で覆っ
た同軸構造を基板17上に形成した構成の、配線構造で
ある。同軸構造の配線を形成するための従来の方法とし
て、例えば文献I(シンフィルム マルチチップ モジ
ュールズ(Thin Film Multichip Modules ),(199
2)の特に第36頁Fig.2.3.1の各図の特に左
隅の部分)に開示の方法があった。この方法について図
5(A)〜(D)を参照して説明する。先ず、下地基板
17上にシールド用導体15の一部である下層配線15
aが形成される(図5(A))。この下層配線15aは
接地用配線になる。次に、下層配線15aに接するよう
に、シールド導体の一部であるシールド壁の下半部15
bが形成される(図5(B))。次に、下層配線15a
とシールド壁の下半部15bとで囲まれる凹部に絶縁膜
(芯線導体11およびシールド用導体15間の絶縁膜)
13の一部である樹脂13aが埋め込まれる(図3
(C))。次に、この樹脂13a上に芯線導体11が形
成される。次に、シールド壁の上半部15cが形成され
る。次に、シールド壁の上半部15cで囲われる凹部に
絶縁膜13の残部である樹脂13bが埋め込まれる。次
に、この埋め込まれた樹脂上13bに、シールド壁の上
半部15cに接し、シールド用導体15の一部である上
層配線15dが形成され、同軸構造の配線19が得られ
る(図5(D))。なお、図5(D)において、15x
は、芯線導体11形成時にシールド壁の下半部15b上
に形成した導体部分である。
【0003】
【発明が解決しようとする課題】しかしながら、上述の
従来方法では、下層配線15a、シールド壁の下半部1
5b、導体部分15x、シールド壁の上半部15cおよ
び上層配線15dをそれぞれ所定の位置関係で順次積層
してゆく必要があるため、これらの積層ズレを考慮する
とシールド壁15b,15c,15x各々の厚さは薄く
できない。したがって、高密度配線をするにもおのずと
限界がある。また、シールド用導体用の導電体15a,
15b,15x,15c,15dを順次に積層し、か
つ、樹脂の埋め込みを2回必要とするというように、製
造工程が複雑であることから、歩留りの点でも問題があ
ると考えられる。
【0004】
【課題を解決するための手段】そこで、この発明では、
下地基板上に、芯線導体を絶縁膜で覆い該絶縁膜をシー
ルド用導体で覆った構成の同軸構造の配線を、形成する
に当たり、以下の(a)〜(f) の工程を含むことを特徴と
する。
【0005】(a) 凹部を有する誘電体の構造体を形成す
る工程。
【0006】(b) この凹部を有する誘電体の構造体上
に、シールド用導体の一部を形成するための第1の導体
薄膜を、形成する工程。
【0007】(c) この第1の導体薄膜の形成が済んだ構
造体の凹部に、絶縁膜の一部となる誘電体膜を形成する
工程。
【0008】(d) 前記凹部に形成された誘電体膜上に芯
線導体を形成する工程。
【0009】(e) 芯線導体の形成が済んだ試料上に、前
記絶縁膜の残りの部分となる誘電体膜を形成する工程。
【0010】(f) 該残りの部分となる誘電体膜表面に、
第1の導体薄膜に接し、前記シールド用導体の残りの部
分となる第2の導体薄膜を、形成する工程。
【0011】
【作用】この発明の構成によれば、凹部を有する誘電体
の構造体における当該凹部上に、同軸構造の配線の下半
部を、セルフアライン的に形成出来る。また、芯線導体
の形成が済んだ試料上に同軸構造の配線における絶縁膜
の残りの部分である誘電体膜を形成する際の、この誘電
体膜と凹部内に既に形成してある誘電体膜との位置合わ
せ精度は、シールド壁を位置合わせする必要があった従
来技術に比べ、緩くて済む。また、芯線導体を覆うよう
に形成した誘電体膜上に第2の導体金属を形成すること
で、シールド用導体が完成される。
【0012】
【実施例】以下、図1〜図4を参照してこの発明の実施
例について説明する。ここで、これら図は実施例の形成
工程中の主な工程での試料の様子を配線の長手方向と直
交する方向で切った断面図によって示した工程図であ
る。しかしながら、これらの図はこの発明を理解出来る
程度に各構成成分の寸法、形状及び配置関係を概略的に
示してある。また、説明に用いる各図において同様な構
成成分は同一の番号を付して示し、その重複する説明を
省略することもある。
【0013】先ず、凹部を有する誘電体の構造体を形成
する。この実施例ではこの構造体を次のように形成す
る。はじめに、下地基板21を用意し、この下地基板2
1上に誘電体層23を形成する(図1(A))。下地基
板は、セラミックス基板、ガラスエポキシ基板、半導体
基板など、同軸構造の配線を形成したい種々のものとで
きる。また、誘電体層23は、この実施例では感光性を
有しかつネガ型の誘電体材料の層で構成している。感光
性を有した誘電体材料として例えば感光性ポリイミド樹
脂、感光性エポキシ樹脂などを挙げることが出来る。こ
のような感光性を有した誘電体材料の層の形成は、スピ
ンコーティング法、バーコーティング法、スプレーコー
ティング法など任意好適な方法で行なえる。
【0014】次に、この誘電体層23に対し、所定部分
(凹部形成予定部分と対応する部分)が遮光部25aと
されているホトマスク25を介し、露光をする。次に、
この露光済みの誘電体層23を現像する。そして残存し
た誘電体層を硬化させる。これにより、凹部23aを有
する誘電体の構造体23xを得る。ここで、凹部23a
の深さ、幅、平面的な形状は、形成したい同軸構造の配
線の仕様に応じ決定されるものである。また、この発明
でいう凹部を有する誘電体の構造体とは、凹部の底部や
壁部がいずれも誘電体で構成されている場合、また、凹
部の一部例えば底部が導体や半導体で構成されている場
合のいずれも含む意味である。前者の具体例としては、
誘電体基板自体に溝を形成して凹部を得る場合、後者の
具体例としては例えば半導体基板上に誘電体層を形成し
この誘電体層の一部を半導体基板が露出されるまで除去
しこの除去跡を凹部とする場合(誘電体層の一部を畝状
に残存させ畝間を凹部とする場合)が挙げられる。
【0015】次に、凹部23aを有する誘電体の構造体
23x上に、シールド用導体の一部を形成するための第
1の導体薄膜27を、形成する(図1(C))。第1の
導体薄膜27は設計に応じた任意の材料の薄膜とできる
が、好ましくは抵抗率の低い金属薄膜が良い。これに限
られないが、例えば銅の薄膜は第1の導体薄膜27とし
て好適である。また、第1の導体薄膜27の形成方法は
任意好適な方法とできる。例えば、無電解めっき法、蒸
着法、スパッタ法などが第1の導体薄膜27の形成法と
して挙げられる。なお、第1の導体薄膜27の、構造体
23x及び下地基板21に対する主に密着強度を向上さ
せるために、構造体23x及び下地基板21に対し好適
な表面処理を行なう場合があっても良い。
【0016】次に、第1の導体薄膜27の形成が済んだ
構造体23xの前記凹部23aに、絶縁膜(芯線導体及
びシールド用導体間の絶縁膜)の一部となる誘電体膜2
9を形成する(図2(A),(B))。誘電体膜29は
凹部23a周辺の表面と連続する平坦な面となっている
のが好ましい。こうすると、後の芯線導体の形成が容易
に行なえるからであり、しかも、凹部23の周囲の第1
の導体薄膜27部分が露出されるので後に形成される第
2の導体薄膜がこの第1の導体薄膜と容易に接するよう
になりシールド用導体の形成が容易に行なえるからであ
る。このため、この実施例では、第1の導体薄膜27の
形成が済んだ構造体23x全面に、スピンコーティング
法、バーコーティング法、スプレーコーティング法など
の任意好適な方法で、凹部23aを充分に埋めかつその
表面がなるべく平坦になるよう誘電体膜29を形成し
(図2(A))、その後、この誘電体膜を例えば酸素プ
ラズマによりエッチバックする(図2(B))。このエ
ッチバックの終点は、凹部23a周辺の第1の導体薄膜
27部分の表面が露出される時点とする。
【0017】なお、第1の導体薄膜27がエッチバック
によってエッチングされてしまう材料で構成されている
ものである場合は、第1の導体薄膜27表面に耐プラズ
マエッチング性の良好な任意の膜(図示せず)を予め形
成するのが望ましい。また、誘電体膜29の形成に当た
っては誘電体を複数回塗布するようにし所望の厚さ及び
表面状態の誘電体膜を得るようにする場合があっても良
い。また、誘電体膜27を構成する樹脂の種類によって
は表面が平坦化されにくいものもある。例えば硬化時に
収縮が大きな樹脂はこれに該当し易い。その場合は、誘
電体膜29に平坦化犠牲層(図示せず)を設けるように
しても良い。
【0018】次に、誘電体膜29上に芯線導体を形成す
る。この実施例ではこれを次の手順で行なう。先ず、エ
ッチバックの済んだ試料上に電解めっきの電流供給用薄
膜31を形成する(図2(C))。この際、電流供給用
薄膜31の、誘電体膜29や第1の導体薄膜27に対す
る主に密着強度を高めるために、この試料に対し好適な
表面処理を行なっても良い。次に、電流供給用薄膜31
上にレジスト例えばポジ型レジストを塗布し、次いで、
このレジストに対し、芯線導体形成予定部分に対応する
部分以外の部分が遮光部33aとされたホトマスク33
を介し露光をし、次いで、このレジストを現像してレジ
ストパターン35を得る(図3(A))。このレジスト
パターン35は、電流供給用薄膜31の所定部分(芯線
導体形成予定領域に対応する部分)を露出しそれ以外は
覆うものとなる。次に、この試料を電解めっき液中に入
れ、電流供給用薄膜31に通電する。電流供給用薄膜3
1のレジストパターン35で覆われていない部分にめっ
きがなされるので、所望の芯線導体37が形成される
(図3(B))。なお、芯線導体37の形成材料は設計
に応じた任意の材料とできるが好ましくは抵抗率の低い
金属が良い。これに限られないが、例えば銅は芯線導体
の構成材料として好適である。
【0019】レジストパターン35を除去した後、電流
供給用薄膜31の不要部分を例えば好適なエッチング手
段により除去する(図3(C))。この際に芯線導体3
7もいくらかエッチングされることもあるが、電流供給
用薄膜31の膜厚に比べ芯線導体37の膜厚は充分に厚
いので問題とならない。
【0020】なお、芯線導体37の形成方法は上記電解
めっき法にかぎられず、無電解めっき法、蒸着法とリソ
グラフィ技術とを組み合わせた方法など任意好適な方法
とできる。
【0021】次に、芯線導体37の形成が済んだ試料上
に、芯線導体及びシールド用導体間の絶縁膜の残りの部
分となる誘電体膜を形成する(図4(A)、(B))。
これをこの実施例では次のように行なう。先ず、芯線導
体37の形成が済んだ試料上に、誘電体層39を形成す
る(図4(A))。この実施例では、誘電体層39を、
誘電体層23と同じく、感光性を有しかつネガ型の誘電
体材料の層で構成する。次に、この誘電体層39に対
し、所定部分(誘電体層39の、同軸構造における絶縁
膜として残したい部分と対応する部分以外の部分)が遮
光部41aとされたホトマスク41を介し露光をする。
次に、この露光済みの誘電体層39を現像する。そし
て、現像後に残存している誘電体層を硬化させる。これ
により、芯線導体及びシールド用導体間の絶縁膜の残り
の部分となる誘電体膜39aが得られる(図4
(B))。
【0022】次に、誘電体膜39a表面に、前記第1の
導体薄膜27に接する第2の導体薄膜であってシールド
用導体の残りの部分となる第2の導体薄膜43を形成す
る(図4(C))。もちろん、第2の導体薄膜43の形
成面積は誘電体膜39a表面以外の部分に及ぶ場合があ
っても良い。この図4(C)の構造においてIで示した
各部分が1つの同軸構造の配線にそれぞれ当たる。な
お、第2の導体薄膜43の形成は、無電解めっき法、蒸
着法、またはスパッタ法などの任意の成膜方法とリソグ
ラフィ法とによりおこなえる。また、第2の導体薄膜4
3の、誘電体膜39などとの密着強度を高めるために、
誘電対膜39a、第1の導体薄膜27に表面処理を施す
場合があっても良い。また、第2の導体薄膜43は任意
好適な材料で構成できるが、熱膨張係数などの関係から
第1の導体薄膜27の構成材料と同じとするのが良い。
ただし、機能の異なる金属を第1の導体薄膜および第2
の導体薄膜で使い分けるようにして配線の機能を高める
場合があっても良い。
【0023】上述においてはこの発明の同軸構造の配線
の形成方法の実施例について説明したが、この発明は上
述の実施例にかぎられない。
【0024】例えば、上述の実施例では、凹部を有する
誘電体の構造体23xの形成材料と、芯線導体およびシ
ールド用導体間の絶縁膜とする誘電体膜29、39aの
形成材料とを同じとした例を示した。しかし構造体23
xを構成する誘電体と、芯線導体およびシールド用導体
間の絶縁膜とする誘電体膜29、39aとは異なる材料
のものとしても良い。例えば、誘電率が異なる2種の誘
電体材料を用いる等である。そうする方が、配線の伝送
特性をより良好なものとできる場合があるからである。
ただしその場合は、シールド用導体内部の誘電体膜2
9,39aを硬化する際の熱によりシールド用導体外部
の誘電体即ち構造体23xの変形が生じないように、ま
た、シールド用導体内外の誘電体間で反応が生じないよ
うに材料を選択する。
【0025】また、凹部を有する誘電体の構造体23x
や芯線導体およびシールド用導体間の絶縁膜を形成する
ための誘電体は感光性を有していないものであってもも
ちろん良い。この場合は、凹部の形成や、芯線導体上に
誘電体膜を選択的に残すことは、公知のリソグラフィ技
術と公知のドライエッチングやウエットエッチング技術
とによって行なえば良い。
【0026】また、上述の実施例では凹部に形成した誘
電体の平坦化をエッチバック法により行なっていたが、
平坦化技術はこれにかぎられない。例えば、物理的な研
磨法により平坦化を行なっても良い。
【0027】また、上述の実施例では一層の同軸構造の
配線を形成する例を説明したが、この発明の方法は同軸
構造の配線を多層に有する多層配線構造の形成にももち
ろん適用できる。
【0028】
【発明の効果】上述した説明からも明らかなように、こ
の発明の同軸構造の配線の形成方法によれば、凹部を有
する誘電体の構造体を形成し、この構造体上にシールド
用導体の一部を形成するための第1の導体薄膜を形成
し、この第1の導体薄膜の形成が済んだ構造体の凹部に
絶縁膜の一部となる誘電体膜を形成し、この誘電体膜上
に芯線導体を形成し、この芯線導体の形成が済んだ試料
上に絶縁膜の残りの部分となる誘電体膜を形成し、その
後、シールド用導体の残りの部分となる第2の導体薄膜
を形成する。したがって、凹部上に、同軸構造の配線の
下半部を、セルフアライン的に形成出来る。また、芯線
導体の形成が済んだ試料上に同軸構造の配線における絶
縁膜の残りの部分である誘電体膜を形成する際の、この
誘電体膜と凹部内に既に形成してある誘電体膜との位置
合わせ精度も、シールド壁を位置合わせする必要があっ
た従来技術に比べ、緩くて済む。そして、この誘電体膜
上に第2の配線金属を形成することで、シールド用導体
が完成される。このため、シールド壁を順次積層してい
た従来技術に比べシールド用導体の厚さを薄く(一般的
な配線金属膜の厚さ程度に薄く)できるので、高密度に
配線を形成出来る。また、従来方法に比べ、マスク合わ
せ精度が緩い条件でかつ簡易な工程で所望の同軸構造の
配線を形成できるから、例えば特性インピーダンスの変
化が少ない同軸構造の配線を安定に形成出来る。
【図面の簡単な説明】
【図1】(A)〜(C)は、実施例の説明に供する工程
図である。
【図2】(A)〜(C)は、実施例の説明に供する図1
に続く工程図である。
【図3】(A)〜(C)は、実施例の説明に供する図2
に続く工程図である。
【図4】(A)〜(C)は、実施例の説明に供する図3
に続く工程図である。
【図5】従来技術の説明に供する図である。
【符号の説明】
21:下地基板 23a:凹部 23:誘電体層(感光性を有しかつネガ型の誘電体材料
の層) 23x:凹部を有する誘電体の構造体 25a:遮光部 25:ホトマスク 27:第1の導体薄膜 29:誘電体膜 31:電解めっきの電流供給用薄膜 33a:遮光部 33:ホトマスク 35:レジストパターン 37:芯線導体 39:誘電体層(感光性を有しかつネガ型の誘電体材料
の層) 41a:遮光部 41:ホトマスク 43:第2の導体薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井口 泰男 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 下地基板上に、芯線導体を絶縁膜で覆い
    該絶縁膜をシールド用導体で覆った構成の同軸構造の配
    線を、形成するに当たり、 凹部を有する誘電体の構造体を形成する工程と、 該凹部を有する誘電体の構造体上に、シールド用導体の
    一部を形成するための第1の導体薄膜を、形成する工程
    と、 該第1の導体薄膜の形成が済んだ構造体の前記凹部に、
    絶縁膜の一部となる誘電体膜を形成する工程と、 前記凹部に形成された誘電体膜上に芯線導体を形成する
    工程と、 芯線導体の形成が済んだ試料上に、前記絶縁膜の残りの
    部分となる誘電体膜を形成する工程と、 該残りの部分となる誘電体膜表面に、前記第1の導体薄
    膜に接し、前記シールド用導体の残りの部分となる第2
    の導体薄膜を、形成する工程とを含むことを特徴とする
    同軸構造の配線の形成方法。
  2. 【請求項2】 請求項1に記載の同軸構造の配線の形成
    方法において、 凹部に誘電体を形成する前記工程と芯線導体を形成する
    前記工程との間に、前記誘電体膜を、該凹部周囲の面と
    連続する面となるように平坦化する工程をさらに含むこ
    とを特徴とする同軸構造の配線の形成方法。
  3. 【請求項3】 請求項1または2に記載の同軸構造の配
    線の形成方法において、 凹部を有する誘電体の構造体の構成材料と、前記絶縁膜
    を構成する誘電体膜の構成材料とを違えることを特徴と
    する同軸構造の配線の形成方法。
JP9139094A 1994-04-28 1994-04-28 同軸構造の配線の形成方法 Expired - Fee Related JP2938341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9139094A JP2938341B2 (ja) 1994-04-28 1994-04-28 同軸構造の配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9139094A JP2938341B2 (ja) 1994-04-28 1994-04-28 同軸構造の配線の形成方法

Publications (2)

Publication Number Publication Date
JPH07297590A true JPH07297590A (ja) 1995-11-10
JP2938341B2 JP2938341B2 (ja) 1999-08-23

Family

ID=14025056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9139094A Expired - Fee Related JP2938341B2 (ja) 1994-04-28 1994-04-28 同軸構造の配線の形成方法

Country Status (1)

Country Link
JP (1) JP2938341B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181480A (ja) * 1995-12-27 1997-07-11 Nec Corp 同軸配線パターンの形成方法
JP2003513456A (ja) * 1999-11-05 2003-04-08 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 積層印刷回路板の製造方法
WO2005091688A1 (ja) * 2004-03-17 2005-09-29 Yoshinogawa Electric Wire & Cable Co. Ltd. フレキシブルプリント配線基板及びその製造方法
JP2012243857A (ja) * 2011-05-17 2012-12-10 Hitachi Ltd プリント基板及びプリント基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651526B2 (en) 2016-08-16 2020-05-12 Samsung Electronics Co., Ltd. Flexible flat cable comprising stacked insulating layers covered by a conductive outer skin and method for manufacturing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181480A (ja) * 1995-12-27 1997-07-11 Nec Corp 同軸配線パターンの形成方法
JP2003513456A (ja) * 1999-11-05 2003-04-08 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 積層印刷回路板の製造方法
WO2005091688A1 (ja) * 2004-03-17 2005-09-29 Yoshinogawa Electric Wire & Cable Co. Ltd. フレキシブルプリント配線基板及びその製造方法
JP2012243857A (ja) * 2011-05-17 2012-12-10 Hitachi Ltd プリント基板及びプリント基板の製造方法

Also Published As

Publication number Publication date
JP2938341B2 (ja) 1999-08-23

Similar Documents

Publication Publication Date Title
JP3935309B2 (ja) 配線回路基板およびその製造方法
US4339305A (en) Planar circuit fabrication by plating and liftoff
US4770897A (en) Multilayer interconnection system for multichip high performance semiconductor packaging
EP0450381B1 (en) Multilayer interconnection structure
JPS5847858B2 (ja) 配線装置およびその製造方法
JPH0226392B2 (ja)
US3615949A (en) Crossover for large scale arrays
US4298436A (en) Method of forming insulated conductors in a conductive medium and article thus formed
JP2938341B2 (ja) 同軸構造の配線の形成方法
US3496072A (en) Multilayer printed circuit board and method for manufacturing same
JPS6155797B2 (ja)
JP2705253B2 (ja) 導体パターン形成方法と磁気ヘッドの製造方法
US4358339A (en) Method of fabrication of bubble domain device structures
JPH087222A (ja) 薄膜磁気ヘッド及びその製造方法
GB2184606A (en) Method of producing metallic thin film coil
KR100368979B1 (ko) 반도체소자의다층금속배선형성방법
JP2795475B2 (ja) プリント配線板及びその製造方法
JP2664409B2 (ja) 混成集積回路の製造方法
JPH06268377A (ja) 多層配線基板の製造方法
JPH0562972A (ja) 半導体装置及びその製造方法
KR100191709B1 (ko) 미세 콘택홀의 형성방법
JPS6046049A (ja) 半導体装置の製造方法
JPS5821310A (ja) プレ−ナ型磁気バブル素子の製造法
JPH01194334A (ja) 半導体集積回路の製造方法
KR980011934A (ko) 반도체 소자의 금속배선 구조 및 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990601

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees