JPH02155234A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02155234A JPH02155234A JP30918288A JP30918288A JPH02155234A JP H02155234 A JPH02155234 A JP H02155234A JP 30918288 A JP30918288 A JP 30918288A JP 30918288 A JP30918288 A JP 30918288A JP H02155234 A JPH02155234 A JP H02155234A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- semiconductor substrate
- oxidizing
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、半導体装置の製造方法に関し、特に半導体
装置において、素子を互いに分離する素子分離用絶縁膜
の形成方法に関する。
装置において、素子を互いに分離する素子分離用絶縁膜
の形成方法に関する。
（従窮雀術）
従来、高密度の集積回路の素子間分離法として、例えば
選択酸化法（ＬＯＣＯＳ法；ＬｏｃａｌＯｘｉｄａｔｉ
ｏｎ ｏｆ Ｓ １ｌｌｃｏｎ）が知られている。この
ＬＯＣＯＳ法とは、半導体基板上に表面保護膜（通常、
半導体基板を酸化した絶縁膜）を介して耐酸化性膜、例
えばシリコン窒化膜（ＳｉＮ３）を形成し、パターニン
グを行なった後に、上記シリコン窒化膜をマスクにして
選択酸化を行なうことにより基板上に素子分離用の厚い
酸化膜を形成するものである。
選択酸化法（ＬＯＣＯＳ法；ＬｏｃａｌＯｘｉｄａｔｉ
ｏｎ ｏｆ Ｓ １ｌｌｃｏｎ）が知られている。この
ＬＯＣＯＳ法とは、半導体基板上に表面保護膜（通常、
半導体基板を酸化した絶縁膜）を介して耐酸化性膜、例
えばシリコン窒化膜（ＳｉＮ３）を形成し、パターニン
グを行なった後に、上記シリコン窒化膜をマスクにして
選択酸化を行なうことにより基板上に素子分離用の厚い
酸化膜を形成するものである。
しかしながら、上述したＬＯＣＯ８法では、選択酸化用
マスク材として使用されるシリコン窒化膜の下側の半導
体基板に入り込むバーズビークにより、シリコン窒化膜
の寸法と形成された素子分離領域の寸法との間に誤差が
生じる。これは、シリコン窒化膜と、半導体基板の間に
存在する表面保護膜の厚さに依存し、この表面保護膜が
厚い程バーズビークは大きくなる。この理由は選択酸化
時に酸化剤（酸素）が表面保護膜、即ち酸化膜内を拡散
して半導体基板表面方向に移動し、シリコン窒化膜層の
直下でも半導体基板の酸化が進行するからである。例え
ばシリコン窒化膜の膜厚を２５０ｎｍ、半導体基板（シ
リコン基板）とシリコン窒化膜間の絶縁膜（シリコン酸
化膜）の膜厚を１５０１１％選択酸化時の素子分離用絶
縁膜を８０ Ｏｎｍｓ出来上がり素子分離用絶縁膜厚を
５００〜６００ ｎｍとすると、上記寸法誤差は１．２
〜１．６μｍとなる。このため、ＬＯＣＯ８法を用いて
電気的に充分な素子分離特性を得ようとする場合、実用
的な素子分離領域の幅は、２．０μｍ程度が限界であり
、これ以上の微細な素子分離には向かないという欠点が
ある。このバーズビークの問題は表面保護膜を薄くする
か、もしくは無くしてしまえば抑えることはできるが、
表面保護膜は本来、選択酸化時の半導体基板内のストレ
スを緩和し結晶欠陥の発生を抑え、耐酸化性膜の除去時
においては半導体基板表面への直接的なダメージを防止
できる効果を持ち、必要以上に薄くしたり無くしたりす
ることは困難である。
マスク材として使用されるシリコン窒化膜の下側の半導
体基板に入り込むバーズビークにより、シリコン窒化膜
の寸法と形成された素子分離領域の寸法との間に誤差が
生じる。これは、シリコン窒化膜と、半導体基板の間に
存在する表面保護膜の厚さに依存し、この表面保護膜が
厚い程バーズビークは大きくなる。この理由は選択酸化
時に酸化剤（酸素）が表面保護膜、即ち酸化膜内を拡散
して半導体基板表面方向に移動し、シリコン窒化膜層の
直下でも半導体基板の酸化が進行するからである。例え
ばシリコン窒化膜の膜厚を２５０ｎｍ、半導体基板（シ
リコン基板）とシリコン窒化膜間の絶縁膜（シリコン酸
化膜）の膜厚を１５０１１％選択酸化時の素子分離用絶
縁膜を８０ Ｏｎｍｓ出来上がり素子分離用絶縁膜厚を
５００〜６００ ｎｍとすると、上記寸法誤差は１．２
〜１．６μｍとなる。このため、ＬＯＣＯ８法を用いて
電気的に充分な素子分離特性を得ようとする場合、実用
的な素子分離領域の幅は、２．０μｍ程度が限界であり
、これ以上の微細な素子分離には向かないという欠点が
ある。このバーズビークの問題は表面保護膜を薄くする
か、もしくは無くしてしまえば抑えることはできるが、
表面保護膜は本来、選択酸化時の半導体基板内のストレ
スを緩和し結晶欠陥の発生を抑え、耐酸化性膜の除去時
においては半導体基板表面への直接的なダメージを防止
できる効果を持ち、必要以上に薄くしたり無くしたりす
ることは困難である。
（発明が解決しようとする課題）
この発明は上記のような点に鑑み為されたもので、ＬＯ
ＣＯ３法を用いた従来の半導体装置の素子分離用絶縁膜
の製造方法では、この素子分離用絶縁膜の出来上がり寸
法の誤差が大きい点を改善し、微細な素子分離領域も精
度良く素子分離用絶縁膜を形成できる半導体装置の製造
方法を提供することを目的とする。
ＣＯ３法を用いた従来の半導体装置の素子分離用絶縁膜
の製造方法では、この素子分離用絶縁膜の出来上がり寸
法の誤差が大きい点を改善し、微細な素子分離領域も精
度良く素子分離用絶縁膜を形成できる半導体装置の製造
方法を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明による半導体装置の製造方法にあっては、半導
体基板上にこの基板の表面保護膜を形成し、この表面保
護膜上に耐酸化性膜を形成した後、この耐酸化性膜を写
真蝕刻法により選択的に除去して開口を形成する。次に
、残存された耐酸化性膜をマスクにして等方性エツチン
グにより開口内の表面保護膜を除去する。この時、オー
バーエツチングし耐酸化性の開口部に近接して耐酸化性
膜の下層に位置する表面保護膜まで除去する。次に、酸
化性膜をこの上に形成し、先の等方性エッチングにより
形成された半導体基板と耐酸化性膜との間の隙間もこの
酸化性膜で埋める。そして、この酸化性膜を酸化すると
同時に耐酸化性膜をマスクに選択的に半導体基板まで酸
化し、これにより素子分離用絶縁膜を形成する。
体基板上にこの基板の表面保護膜を形成し、この表面保
護膜上に耐酸化性膜を形成した後、この耐酸化性膜を写
真蝕刻法により選択的に除去して開口を形成する。次に
、残存された耐酸化性膜をマスクにして等方性エツチン
グにより開口内の表面保護膜を除去する。この時、オー
バーエツチングし耐酸化性の開口部に近接して耐酸化性
膜の下層に位置する表面保護膜まで除去する。次に、酸
化性膜をこの上に形成し、先の等方性エッチングにより
形成された半導体基板と耐酸化性膜との間の隙間もこの
酸化性膜で埋める。そして、この酸化性膜を酸化すると
同時に耐酸化性膜をマスクに選択的に半導体基板まで酸
化し、これにより素子分離用絶縁膜を形成する。
（作用）
上記のような半導体装置の製造方法にあっては、耐酸化
性膜と半導体基板方向への酸化剤（酸素）の移動は、耐
酸化性膜と半導体基板との間の隙間に存在している酸化
性膜を酸化しながら（酸化剤として消費されながら）進
行するようになる。従って、従来のように、酸化剤（酸
素）が酸化膜である表面保護膜（半導体基板酸化膜）中
を単に拡散で移動する場合に比較してその量・速度とも
に低下する。この結果、バーズビークの伸びは減少し、
素子分離用絶縁膜の出来上がり寸法の誤差は縮小する。
性膜と半導体基板方向への酸化剤（酸素）の移動は、耐
酸化性膜と半導体基板との間の隙間に存在している酸化
性膜を酸化しながら（酸化剤として消費されながら）進
行するようになる。従って、従来のように、酸化剤（酸
素）が酸化膜である表面保護膜（半導体基板酸化膜）中
を単に拡散で移動する場合に比較してその量・速度とも
に低下する。この結果、バーズビークの伸びは減少し、
素子分離用絶縁膜の出来上がり寸法の誤差は縮小する。
（実施例）
以下、第１図、および第２図を参照してこの発明の実施
例に係わる半導体装置の製造方法について説明する。
例に係わる半導体装置の製造方法について説明する。
（１）第１図（ａ）乃至第１図（ｇ）は、この発明の第
１の実施例について製造工程順に示した断面図である。
１の実施例について製造工程順に示した断面図である。
まず、第１図（ａ）に示すように、例えばＰ型（面方位
１００）で比抵抗が１〜２Ωｅ１ｍのシリコン基板１１
を１０００℃の酸化雰囲気中で酸化して膜厚が、例えば
１５０ｒｖのシリコン酸化膜１２（表面保護膜）を形成
する。次に、このシリコン酸化膜１２上に気相成長法に
より膜厚が、例えば２５０ ｒｖのシリコン窒化膜１３
（耐酸化性膜）を堆積形成する。
１００）で比抵抗が１〜２Ωｅ１ｍのシリコン基板１１
を１０００℃の酸化雰囲気中で酸化して膜厚が、例えば
１５０ｒｖのシリコン酸化膜１２（表面保護膜）を形成
する。次に、このシリコン酸化膜１２上に気相成長法に
より膜厚が、例えば２５０ ｒｖのシリコン窒化膜１３
（耐酸化性膜）を堆積形成する。
次に、第１図（ｂ）に示すように、素子分離用絶縁膜形
成予定領域（素子分離領域）上のシリコン窒化膜１３を
、図示しないホトレジストを用いて選択的に除去して開
口を形成した後、残されたシリコン窒化膜１３をマスク
として反転防止の為に開口下のシリコン基板１１内に、
例えばＢ（ボロン）を加速電圧１００にｅＶで、ドーズ
量５Ｘ１０１３／ｃＩＩ２となるようにイオン注入し、
反転防止層１４を形成する。
成予定領域（素子分離領域）上のシリコン窒化膜１３を
、図示しないホトレジストを用いて選択的に除去して開
口を形成した後、残されたシリコン窒化膜１３をマスク
として反転防止の為に開口下のシリコン基板１１内に、
例えばＢ（ボロン）を加速電圧１００にｅＶで、ドーズ
量５Ｘ１０１３／ｃＩＩ２となるようにイオン注入し、
反転防止層１４を形成する。
次に、第１図（ｃ）に示すように、シリコン窒化膜１３
をマスクとして露出したシリコン酸化膜１２を、例えば
ＮＨ４Ｆ （フッ化アンモニウム）溶液で選択的に除去
する。さらにこの時、オーバーエツチングによりシリコ
ン窒化膜１３の開口部端からシリコン窒化膜１３の内部
方向に約１１００ｎまで位置するシリコン酸化！１１２
を基板表面方向（水平方向）に部分的に除去し、シリコ
ン窒化膜１３とシリコン基板１１との間に隙間を形成す
る。
をマスクとして露出したシリコン酸化膜１２を、例えば
ＮＨ４Ｆ （フッ化アンモニウム）溶液で選択的に除去
する。さらにこの時、オーバーエツチングによりシリコ
ン窒化膜１３の開口部端からシリコン窒化膜１３の内部
方向に約１１００ｎまで位置するシリコン酸化！１１２
を基板表面方向（水平方向）に部分的に除去し、シリコ
ン窒化膜１３とシリコン基板１１との間に隙間を形成す
る。
次に、第１図（ｄ）に示すように、酸化性膜としてのポ
リシリコン膜１５を、例えばＬＰＧＶＤ（Ｌ ｏｖ
Ｐ ｒｅｓｓｕｒｅ Ｃｈｅｍｌｃａｌ Ｖ ａｐ
ｏｒＤ ｅｐｏｓｌｔＪｏｎ）法により、膜厚が７５ｒ
＋ｓになるように堆積形成する。この時、シリコン窒化
膜１３とシリコン基板１１の隙間も、ポリシリコン膜１
５で埋められる。
リシリコン膜１５を、例えばＬＰＧＶＤ（Ｌ ｏｖ
Ｐ ｒｅｓｓｕｒｅ Ｃｈｅｍｌｃａｌ Ｖ ａｐ
ｏｒＤ ｅｐｏｓｌｔＪｏｎ）法により、膜厚が７５ｒ
＋ｓになるように堆積形成する。この時、シリコン窒化
膜１３とシリコン基板１１の隙間も、ポリシリコン膜１
５で埋められる。
次に、第１図（ｅ）に示すように、１０００℃のＨ２＋
ｏ２雰囲気中で、このポリシリコン膜１５を酸化し、シ
リコン酸化膜１５′を形成する。
ｏ２雰囲気中で、このポリシリコン膜１５を酸化し、シ
リコン酸化膜１５′を形成する。
この時、形成されるシリコン酸化膜１５′の膜厚は約１
５０ｒｖとなる。さらに酸化を継続し、シリコン窒化膜
１３をマスクにシリコン基板１１を選択的に酸化し、素
子分離用絶縁膜１６（シリコン酸化膜）を、例えば８０
０ｎＩｍ程度形成する。
５０ｒｖとなる。さらに酸化を継続し、シリコン窒化膜
１３をマスクにシリコン基板１１を選択的に酸化し、素
子分離用絶縁膜１６（シリコン酸化膜）を、例えば８０
０ｎＩｍ程度形成する。
次に、第１図（ｆ）に示すように、例えばＮＨ４Ｆ溶液
でシリコン酸化１１１１５−を除去する。
でシリコン酸化１１１１５−を除去する。
さらに続いて、例えばＣＤ Ｅ （Ｃｈｅｍｅａｌ
Ｄ ｒｙＥ ｔｃｈｌｎｇ）法により、シリコン窒化膜
１３を除去し、素子分離用絶縁膜１６を露出させる。
Ｄ ｒｙＥ ｔｃｈｌｎｇ）法により、シリコン窒化膜
１３を除去し、素子分離用絶縁膜１６を露出させる。
最後に、第１図（ｇ）に示すように、例えばＮＨ４Ｆ溶
液でシリコン酸化膜１２を除去し、素子形成領域のシリ
コン基板１１を露出させることによって、素子領域、お
よび素子分離領域の形成を終了する。この後、既知の方
法により素子形成領域上に所定の素子を形成すればよい
。
液でシリコン酸化膜１２を除去し、素子形成領域のシリ
コン基板１１を露出させることによって、素子領域、お
よび素子分離領域の形成を終了する。この後、既知の方
法により素子形成領域上に所定の素子を形成すればよい
。
このような、素子分離用絶縁膜の製造方法を用いた半導
体装置の製造方法によると、耐酸化性膜であるシリコン
窒化膜１３とシリコン基板１１との間の隙間に酸化性膜
であるポリシリコン膜１５が介在していることにより、
シリコン窒化膜１３をマスクに選択酸化を行なう際、酸
化剤（酸素）がこのポリシリコン層１５を酸化しながら
（酸化剤として消費されながら）進行するようになる。
体装置の製造方法によると、耐酸化性膜であるシリコン
窒化膜１３とシリコン基板１１との間の隙間に酸化性膜
であるポリシリコン膜１５が介在していることにより、
シリコン窒化膜１３をマスクに選択酸化を行なう際、酸
化剤（酸素）がこのポリシリコン層１５を酸化しながら
（酸化剤として消費されながら）進行するようになる。
従って、酸化剤（酸素）が表面保護膜である酸化膜中を
単に拡散で移動する場合に比較して、その量、および移
動する速度ともに低下する。従って、シリコン窒化膜１
３の下に入込む酸化剤（酸素）によってこのシリコン窒
化膜１３の下のシリコン基板１１が酸化されて形成され
るバーズビークの伸びは減少する。この結果、素子分離
用絶縁膜の出来上がり寸法の誤差が縮小する。
単に拡散で移動する場合に比較して、その量、および移
動する速度ともに低下する。従って、シリコン窒化膜１
３の下に入込む酸化剤（酸素）によってこのシリコン窒
化膜１３の下のシリコン基板１１が酸化されて形成され
るバーズビークの伸びは減少する。この結果、素子分離
用絶縁膜の出来上がり寸法の誤差が縮小する。
尚、このような、素子分離用絶縁膜の製造方法を用いた
半導体装置の製造方法では、ポリシリコン膜１５を全て
酸化しきることが重要となる。例えばこのポリシリコン
層１５が全て酸化されずに僅かに残存したとすると、こ
の酸化されなかったシリコン層１５を除去する際に、シ
リコン基板１１を傷める恐れがある。よって、この耐酸
化性膜であるシリコン窒化膜１３とシリコン基板１１と
の間の隙間に介在する酸化性膜であるポリシリコン酸化
膜１５は、隙間を形成するオーバーエツチングの際に、
その量を半導体装置の製造工程等における条件により適
切に調節し、ポリシリコン膜１５が全て酸化しきれるよ
うに調整することが必要である。
半導体装置の製造方法では、ポリシリコン膜１５を全て
酸化しきることが重要となる。例えばこのポリシリコン
層１５が全て酸化されずに僅かに残存したとすると、こ
の酸化されなかったシリコン層１５を除去する際に、シ
リコン基板１１を傷める恐れがある。よって、この耐酸
化性膜であるシリコン窒化膜１３とシリコン基板１１と
の間の隙間に介在する酸化性膜であるポリシリコン酸化
膜１５は、隙間を形成するオーバーエツチングの際に、
その量を半導体装置の製造工程等における条件により適
切に調節し、ポリシリコン膜１５が全て酸化しきれるよ
うに調整することが必要である。
（２）以下、第２の実施例として、第２図（ａ）乃至第
２図（ｅ）を参照して説明する。
２図（ｅ）を参照して説明する。
まず、第２図（ａ）に示すように、例えばＰ型（面方位
１００）で比抵抗が１〜２Ωｃｍのシリコン基板１１に
第１の実施例の工程と同様の工程により、第１の実施例
の第１図（ｄ）までの状態の半導体装置が形成される。
１００）で比抵抗が１〜２Ωｃｍのシリコン基板１１に
第１の実施例の工程と同様の工程により、第１の実施例
の第１図（ｄ）までの状態の半導体装置が形成される。
次に、第２図（ｂ）に示すように、例えばＲＩＥ法によ
りポリシリコン層１５を選択的に除去する。この際、シ
リコン窒化膜１３と、シリコン基板１１の隙間のポリシ
リコン膜１５は、シリコン窒化膜１３をマスクとして残
す。
りポリシリコン層１５を選択的に除去する。この際、シ
リコン窒化膜１３と、シリコン基板１１の隙間のポリシ
リコン膜１５は、シリコン窒化膜１３をマスクとして残
す。
次に、第２図（ｃ）に示すように、１０００℃のＨ２＋
０２雰皿気中で、シリコン窒化膜１３をマスクにシリコ
ン基板１１を選択的に酸化し、素子分離用絶縁膜１６（
シリコン酸化膜）を、例えば８００ ｎｍ程度形成する
。この時、同時にポリシリコン膜１５も酸化し、シリコ
ン酸化膜１５゛を形成する。この時、形成されるシリコ
ン酸化膜１５−の膜厚は約１５Ｏｎ１１となる。
０２雰皿気中で、シリコン窒化膜１３をマスクにシリコ
ン基板１１を選択的に酸化し、素子分離用絶縁膜１６（
シリコン酸化膜）を、例えば８００ ｎｍ程度形成する
。この時、同時にポリシリコン膜１５も酸化し、シリコ
ン酸化膜１５゛を形成する。この時、形成されるシリコ
ン酸化膜１５−の膜厚は約１５Ｏｎ１１となる。
次に、第２図（ｄ）に示すように、例えばＣＤ Ｅ （
Ｃｈｃｖｃａｌ Ｄ ｒｙ Ｅ ｔｃｈｉｎｇ）法
により、シリコン窒化膜１３を除去する。この時、シリ
コン酸化膜１２．１５−１および１６は、はとんど除去
されない。
Ｃｈｃｖｃａｌ Ｄ ｒｙ Ｅ ｔｃｈｉｎｇ）法
により、シリコン窒化膜１３を除去する。この時、シリ
コン酸化膜１２．１５−１および１６は、はとんど除去
されない。
最後に、第２図（ｅ）に示すように、例えばＮＨ４Ｆ溶
液でシリコン酸化膜１２、およびシリコン酸化膜１５′
を除去し、素子形成領域のシリコン基板１１を露出させ
ることによって、素子領域、および素子分離領域の形成
を終了する。
液でシリコン酸化膜１２、およびシリコン酸化膜１５′
を除去し、素子形成領域のシリコン基板１１を露出させ
ることによって、素子領域、および素子分離領域の形成
を終了する。
このような、素子分離用絶縁膜の製造方法を用いた半導
体装置の製造方法によると、第１の実施例と同様に、耐
酸化性膜であるシリコン窒化膜１３とシリコン基板１１
との間の隙間に酸化性膜であるポリシリコン膜１５が介
在していることにより、シリコン窒化膜１３をマスクに
選択酸化行なう際、酸化剤（酸素）がこのポリシリコン
層１５を酸化しながら（酸化剤として消費されながら）
進行するようになる。従って、酸化剤（酸素）が表面保
護膜である酸化膜中を単に拡散で移動する場合に比較し
て、その量、および移動する速度ともに低下する。従っ
て、シリコン窒化膜１３の下に入込む酸化剤（酸素）に
よってこのシリコン窒化膜１３の下のシリコン基板１１
が酸化されて形成されるバーズビークの伸びは減少する
。この結果、素子分離用絶縁膜の出来上がり寸法の誤差
が縮小する。
体装置の製造方法によると、第１の実施例と同様に、耐
酸化性膜であるシリコン窒化膜１３とシリコン基板１１
との間の隙間に酸化性膜であるポリシリコン膜１５が介
在していることにより、シリコン窒化膜１３をマスクに
選択酸化行なう際、酸化剤（酸素）がこのポリシリコン
層１５を酸化しながら（酸化剤として消費されながら）
進行するようになる。従って、酸化剤（酸素）が表面保
護膜である酸化膜中を単に拡散で移動する場合に比較し
て、その量、および移動する速度ともに低下する。従っ
て、シリコン窒化膜１３の下に入込む酸化剤（酸素）に
よってこのシリコン窒化膜１３の下のシリコン基板１１
が酸化されて形成されるバーズビークの伸びは減少する
。この結果、素子分離用絶縁膜の出来上がり寸法の誤差
が縮小する。
また、ポリシリコン膜１５を、シリコン窒化膜１３とシ
リコン基板１１との間の隙間の部分を除き、酸化工程の
前に除去しているので、素子分離用絶縁膜の酸化工程に
おいて、ポリシリコン膜１５を介さずに直接、シリコン
基板１１を酸化できるので、より厚い素子分離絶縁膜を
形成するのに有利である。またＮＨ４Ｆ溶液でシリコン
酸化膜１２、および１５′を除去する工程を１回にする
ことができるので、工程の簡略化が達成される。
リコン基板１１との間の隙間の部分を除き、酸化工程の
前に除去しているので、素子分離用絶縁膜の酸化工程に
おいて、ポリシリコン膜１５を介さずに直接、シリコン
基板１１を酸化できるので、より厚い素子分離絶縁膜を
形成するのに有利である。またＮＨ４Ｆ溶液でシリコン
酸化膜１２、および１５′を除去する工程を１回にする
ことができるので、工程の簡略化が達成される。
尚、この第２の実施例においても、第１の実施例同様、
耐酸化性膜であるシリコン窒化膜１３とシリコン基板１
１との間の隙間を形成するオーバーエツチングの際に、
その量を半導体装置の製造工程等における条件により適
切に調節し、ポリシリコン膜１５が全て酸化しきれるよ
うに調整することが必要である。
耐酸化性膜であるシリコン窒化膜１３とシリコン基板１
１との間の隙間を形成するオーバーエツチングの際に、
その量を半導体装置の製造工程等における条件により適
切に調節し、ポリシリコン膜１５が全て酸化しきれるよ
うに調整することが必要である。
［発明の効果］
以上説明したようにこの発明によると、出来上がり素子
分離用絶縁膜厚を５００〜６００ｎｗとすると、シリコ
ン窒化膜の開口幅の寸法と、形成された素子分離領域の
水平方向の寸法の誤差は０．８〜１．２μｍとなり、従
来に比較し、約０．４μｍ誤差を縮小させることが可能
となる。
分離用絶縁膜厚を５００〜６００ｎｗとすると、シリコ
ン窒化膜の開口幅の寸法と、形成された素子分離領域の
水平方向の寸法の誤差は０．８〜１．２μｍとなり、従
来に比較し、約０．４μｍ誤差を縮小させることが可能
となる。
これにより、実用的な素子分離領域の幅を１．６μｍ程
度まで縮小することが可能となる。
度まで縮小することが可能となる。
尚、従来法でも出来上がり素子分離用絶縁膜厚を薄くす
ることが許されるとして素子分離用絶縁膜形成用の選択
酸化膜厚を薄くしたり、シリコン窒化膜厚を厚くしたり
することにより、出来上がりの最小素子分離幅を小さく
することは可能であるが、このような条件に本発明を適
用すれば、さらに素子分離幅を微細化できることは勿論
である。
ることが許されるとして素子分離用絶縁膜形成用の選択
酸化膜厚を薄くしたり、シリコン窒化膜厚を厚くしたり
することにより、出来上がりの最小素子分離幅を小さく
することは可能であるが、このような条件に本発明を適
用すれば、さらに素子分離幅を微細化できることは勿論
である。
第１図はこの発明の第１の実施例に係わる半導体装置の
製造方法について、製造工程順に示した断面図、第２図
はこの発明の第２の実施例に係わる半導体装置の製造方
法について製造工程順に示した断面図である。 １１・・・シリコン基板、１２・・・表面保護膜、１３
・・・シリコン窒化膜、１４・・・反転防止層、１５・
・・ポリシリコン膜、１５゛・・・シリコン酸化膜、１
６・・・素子分離用絶縁膜。 出願人代理人 弁理士 鈴江武彦 第１図 第１図 第 図 第 図 第 図
製造方法について、製造工程順に示した断面図、第２図
はこの発明の第２の実施例に係わる半導体装置の製造方
法について製造工程順に示した断面図である。 １１・・・シリコン基板、１２・・・表面保護膜、１３
・・・シリコン窒化膜、１４・・・反転防止層、１５・
・・ポリシリコン膜、１５゛・・・シリコン酸化膜、１
６・・・素子分離用絶縁膜。 出願人代理人 弁理士 鈴江武彦 第１図 第１図 第 図 第 図 第 図
Claims (2)
- （１）半導体基板上に表面保護膜および耐酸化性膜を順
次形成する工程と、前記耐酸化性膜の素子分離領域に対
応する部分を選択的に除去して開口を形成する工程と、
等方性エッチングにより前記開口内に露出した表面保護
膜を前記半導体基板の表面に沿って水平方向にエッチン
グし前記耐酸化性膜の下層に位置する前記表面保護膜の
一部を除去して前記半導体基板と耐酸化性膜との間に隙
間を形成する工程と、全面に酸化性膜を形成して先に表
面保護膜の一部を除去して前記半導体基板と前記耐酸化
性膜の間に形成した隙間の部分をこの酸化性膜で埋め込
む工程と、この酸化性膜を酸化して第１の酸化膜としさ
らに酸化を進め前記耐酸化性膜をマスクに前記半導体基
板を選択的に酸化して前記素子分離領域に対応する部分
の半導体基板中に所定の深さまで達する厚い第２の酸化
膜を形成する工程と、前記第１の酸化膜を除去する工程
と、前記耐酸化性膜および素子領域に対応する部分の残
存する前記第１の酸化膜と前記耐酸化性膜を除去する工
程と、前記表面保護膜を除去して前記半導体基板表面を
露出する工程と、この露出した素子領域に対応する部分
の半導体基板上に半導体素子を形成する工程とを具備す
ることを特徴とする半導体装置の製造方法。 - （２）半導体基板上に表面保護膜および耐酸化性膜を順
次形成する工程と、前記耐酸化性膜の素子分離領域に対
応する部分を除去して開口を形成する工程と、等方性エ
ッチングにより前記開口内に露出した表面保護膜を前記
半導体基板の表面に沿って水平方向にエッチングし前記
耐酸化性膜の下層に位置する前記表面保護膜の一部を除
去して前記半導体基板と耐酸化性膜との間に隙間を形成
する工程と、全面に酸化性膜を形成して先に表面保護膜
の一部を除去して前記半導体基板と前記耐酸化性膜との
間に形成した隙間の部分も前記酸化性膜で埋め込む工程
と、異方性エッチングにより前記酸化性膜を前記半導体
基板と前記耐酸化性膜との間に形成した隙間の部分のみ
残して除去する工程と、前記耐酸化性膜をマスクに前記
半導体基板を選択的に酸化して前記素子分離領域に対応
する部分の半導体基板中に所定の深さまで達する厚い第
１の酸化膜を形成する工程と、同時に前記隙間に残る酸
化性膜を酸化して第２の酸化膜を形成する工程と、前記
耐酸化性膜を除去する工程と、前記第２の酸化膜および
前記表面保護膜を除去して前記半導体基板表面を露出す
る工程と、この露出した素子領域に対応する部分の半導
体基板上に半導体素子を形成する工程とを具備すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30918288A JPH02155234A (ja) | 1988-12-07 | 1988-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30918288A JPH02155234A (ja) | 1988-12-07 | 1988-12-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02155234A true JPH02155234A (ja) | 1990-06-14 |
| JPH0553298B2 JPH0553298B2 (ja) | 1993-08-09 |
Family
ID=17989916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30918288A Granted JPH02155234A (ja) | 1988-12-07 | 1988-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02155234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1107975C (zh) * | 1996-06-10 | 2003-05-07 | Lg半导体株式会社 | 半导体器件的隔离区的制造方法 |
-
1988
- 1988-12-07 JP JP30918288A patent/JPH02155234A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1107975C (zh) * | 1996-06-10 | 2003-05-07 | Lg半导体株式会社 | 半导体器件的隔离区的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553298B2 (ja) | 1993-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03245553A (ja) | 素子分離領域の形成方法 | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPS63300526A (ja) | 半導体装置の製造方法 | |
| JPH02155234A (ja) | 半導体装置の製造方法 | |
| US5989980A (en) | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| US6465326B2 (en) | Methods of forming field oxide and active area regions on a semiconductor substrate | |
| JPS63188952A (ja) | 半導体装置の製造方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPS59208744A (ja) | 半導体装置 | |
| JP2703905B2 (ja) | 半導体装置のアイソレーション形成方法 | |
| KR100193887B1 (ko) | 산화 저지층 구조 및 이를 이용한 필드 산화막 형성방법 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| KR940003219B1 (ko) | 반도체 메모리장치의 소자분리방법 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH05218193A (ja) | 半導体装置の製造方法 | |
| JPH06252257A (ja) | 半導体装置の製造方法 |