JPH02155402A - 周波数検知装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、交流電源に対する周波数検知装置に関し、
特に電鉄用電力変換装置の制御に用いて右利な周波数検
知Ｖｔ置に関する。

（従来の技術） 一般に電鉄用電力変換装置の制御部では、架線からの交
流電力をパンタグラフによって集電して主トランスによ
り変圧し、その２次電力をコンバータに取込ｌυで直流
電力に変換し、更にこの直流電力をインバータを用いて
所望の周波数の交流電力に変換してインダクションモー
タに与え、これを駆動制御する構成を採っている。

一方、電鉄のある区間では、架線に供給される電源の周
波数が５０　Ｈｚと６０　Ｈｚの間で切換えられる区間
があり、電力変換装置はこのような電源周波数の変更を
自動的に検出してコンバータ及びインバータの制御を変
更された周波数の電源に応じたものに変更する必要があ
り、周波数検知装置によりこのような電源周波数の変更
を検知するようにしている。

第３図はこのような周波数検知装置の従来例を示してお
り、架線（図示せず）に流れる交流電力を集電するパン
タグラフ１と、このパンタグラフ１により集電された交
流電力を変圧する主トランス２と、この主トラン＾２の
二次側にコンバータ（図示せず）と共に設けられる電圧
検出器３と、この電圧検出器３の検出する二次電源電圧
信号に対づ゛る中心周波数Ｆ１の特性を持つ第１バンド
パスフイルタ４と、中心周波数Ｆ２の特性を持つ第２バ
ンドパスフイルタ５と、これら第１．第２バンドパスフ
ィルタ４，５それぞれの出力により反転する第１．第２
コンパレータ６．７とで構成されている。

そしてこの従来の周波数検知装置では、架線（図示せず
）からの交流電力がパンタグラフ１を介して主トランス
２の一次側に与えられ、主トランス２において適切な電
圧値に変圧され、電圧検出器３によりその電圧が検出さ
れる。

第４図はこの電圧検出器の出力に対する第１゜第２バン
ドパスフイルタの出力特性を示しており、それぞれ中心
周波数Ｆ１またはＦ２の入力に対しハイレベル信号を出
力する特性を備え、第１バンドパスフイルタ４にハイレ
ベル出ツノがある時に第１コンパレータ６が周波数Ｆ１
の検知信号としてハイレベレ信号を出力し、第２バンド
パスフイルタ５の出力がハイレベルとなった時には第２
コンパレータ７の出力がハイレベルとなり、周波数Ｆ２
の検知信号として出力するようにしている。

（発明が解決しようとする課題〉 しかしながら、このような従来の周波数検知装置では、
電源周波数検知のためにバンドパスフィルタを使用し、
異なった周波数信号を検知するようにしているため、バ
ンドパスフィルタの時定数が一般的に良く、該当する周
波数のバンドパスフィルタの出力が確定するまでに電源
周波数の数十サイクル分の時間がかかり、結果的に周波
数検知動作が遅くなり、電車の走行中に電源周波数が変
更された区間を通過する時に異なった周波数であること
を検知してそれに応じたシステムに切換えるまでの応答
時間が良くかかりずぎるという問題点があった。

この発明は、このような従来の問題点に名みてなされた
ものであって、異なった周波数の電源区間を通過する電
車が周波数の変更のあったことを短時間の内に検知して
周波数検知信号を出ツノすることができる周波数検知装
置を提供することを目的とする。

［発明の構成］ （８題を解決するための手段） この発明の周波数検知装置は、交流電源のゼロクロス点
を検知するゼロクロスコンパレータと、一定周波数のパ
ルス信号を出力する発振器と、前記ゼロクロスコンパレ
ータからのゼロクロス検知出力の所定周期の間、前記発
振器からの一定周波数のパルス信号のパルスをカウント
するカウンタと、このカウンタのカウント出力をアナロ
グ電圧値に変換するＤ／Ａコンバータと、複数の電源周
波数それぞれに対応する複数のウィンドコンパレータで
あって、当該複数の電源周波数ごとに予め設定されてい
る固有の比較電圧を前記Ｄ／Ａコンバータの出力電圧と
比較し、一致がとれる時に該当周波数の検知信号を出力
する複数のウィンドコンパレータとを備え！ζものであ
る。

（作用） この発明の周波数検知装置では、げロクロスコンパレー
タにより交流電源のゼロクロス点を検知し、ゼロクロス
コンパレータからのゼロクロス検知出力の所定周期の間
、発振器からの一定周波数のパルス信号のパルスをカウ
ンタによってカウントする。そしてこのカウンタのカウ
ント出力をＤ／Ａコンバータによりアナログ電圧に変換
し、出力する。

複数のウィンドコンパレータにはそれぞれ複数の電源周
波数毎に予め設定されている固有の比較電圧がセットさ
れており、Ｄ／Ａコンバータがらの出力電圧が各ウィン
ドコンパレータに与えられ、比較電圧と一致がとれるウ
ィンドコンパレータから該当周波数の検知信号が出力さ
れる。

従って、複数のウィンドコンパレータのいずれのものか
ら周波数検知信号が出力されるかに上り電源周波数の切
換わりを迅速に検出することができることになる。

（実施例） 以下、この発明の実施例を図に基づいて詳説づる。

第１図にこの発明の一実施例を示しており、架線（図示
せず）からの交流電力を集電するパンタグラフ１と、こ
のパンタブラフ１の集電する交流電源を一次電源とし、
変圧を行なう主トランス２と、この主トランス２の二次
側に接続される電圧検出器３とは従来例で示した第３図
の構成と同様である。

そしてこの実施例の周波数検知装置では、電圧検出器３
に対して、その出力信号のゼロクロス点を検出しゼロク
ロス検出信号を出力づ゛るゼロクロスコンパレータ８、
このゼロクロスコンバータ８のゼロクロス検出信号に対
し、チャタリングを除去するための第１チヤタリンデイ
リミネータ９、第２チヤタリングデイリミネータ１０、
そしてこれらの第１．第２チ１７タリングデイリミネー
タ９゜１０それぞれの方形波出力を一方の入力とする第
１ＮＡＮＤ回路１１、第２ＮＡＮＤ回路１２を備えてい
る。

そしてこの第１．第２ＮＡＮＤ回路１１．１２それぞれ
に対し例えば１５ＫＨ７の水晶発振器１３のパルス信号
が入力されるように接続されている。

前記第１．第２ＮＡＮＤ回路１１．１２それぞれの出力
側は第１カウンタ１４、第２カウンタ１５に接続され、
第１ＮＡＮＤ回路１１、第２ＮＡＮＤ回路１２の出力パ
ルスをカウントするようにしている。

これら第１カウンタ１４．第２カウンタ１５それぞれに
は第１リセツト装置１６、第２リセツト装置１７が接続
されており、これらの第１．第２リセット装置１６．１
７からのリセット信号によりそれぞれのカウンタ１４，
１５がリセットされるようになっている。

更に前記第１．第２カウンタ１４．１５それぞれの出力
は第１Ｄ／Ａコンバータ１８、第２Ｄ／Ａコンバータ１
９に与えられ、ここでディジタルカウント信号がアナロ
グ電圧に変換されるようになっている。

これら第１．第２Ｄ／Ａコンバータ１８．１９の出力は
高位優先回路２０に接続され、第１．第２Ｄ／Ａコンバ
ータ１８，１９それぞれからの出力の内、より高い電圧
の入力に対してその入力信号をそのまま出力するように
なっている。

この高位優先回路２０の出力は、５０Ｈｚ用の第１ウイ
ンドコンパレータ２１と６０Ｈｚ用の第２ウイドコンパ
レータ２２に与えられるようになっており、これらの第
１ウインドコンパレータ２１、第２ウインドコンパレー
タ２２は５０Ｈｚ。

６０　ＨＺの電源周波数に対応した電圧舶に対してハイ
レベル信号を出力するものである。

上記の構成の周波数検知装置の動作について、次に説明
する。

パンタグラフ１により集電された架線（図示せず）から
の交流電力は主トランス２によって変圧され、二次側の
電源電圧が電圧検出１５３３により検出され、第２図（
ａ）に示す電圧検出信号がゼロクロスコンパレータ８に
入力される。

ゼロクロスコンパレータ８では、同図（〈ｂ）に示すよ
うに、入力電圧信号がゼロ点を通過するタイミングを検
出し、電圧信号が正の期間ハイレベルを出力する。

このゼロクロスコンパレータ８からのゼロクロス検出信
号は、第１チヤタリングデイリミネータ９、第２チＡ７
タリングデイリミネータ１０に与えられ、第１チヤタリ
ングデイリミネータ９ではぜロクロスコンパレータ８か
らのゼロクロス信号の内ハイレベルの信号に対してその
チャタリングを除去した方形波信号を出ツノし、第２チ
ヤタリングデイリミネータ１０はゼロクロスコンパレー
タ８からのゼロクロス検出信号に対してロウレベルの期
間に対してハイレベル信号を方形波信号として出力する
（第２図（ｃ）、（ｄ））。

第１チ１１タリングデイリミネータ９からの方形波信号
は第１　ＮＡＮＤ回路１１に与えられ、水晶発振器１３
からの１５ＫＨｚ発振信号とのＮＡＮＤ論理演算が行な
われ、同図（ｅ）に示す１５ＫＨ２の発振パルス信号が
重畳された方形波信号が第１カウンタ１４に与えられ、
第１カウンタ１４はこの第１　ＮＡＮＤ回路１１からの
出力に含まれている発振パルスをカウントし、そのカウ
ント値を第１０／Ａコンバータ１８に出力する。

そして第１Ｄ／Ａコンバータ１８では、第２図（０）に
示すように第１カウンタ１４に第１ＮＡＮＤ回路１１か
らハイレベル信号が入力されている間カウント値に比例
したアナログ電圧信号が出力され、第１ＮＡＮＤ回路１
１からの出力がロウレベルに切換ねった時には最終カウ
ント値に見合ったアナログ電圧信号を第１リセツト装置
１６からりヒツト信号の入力があるまで維持し、その出
力を高位優先回路２０に与える。

同様に第２チヤタリングデイリミネータ１０から方形波
出力は第２ＮＡＮＤ回路１２に与えられ、ここで発（辰
器１３からの１５ＫＨｚの発振パルス信号とのＮＡＮＤ
論理演算が行なわれ、第２図（「）に示す１５ＫＨｚパ
ルス信号の重畳された方形波信号が第２カウンタ１５に
入力される。そして第２カウンタ１５では、第２ＮＡＮ
Ｄ１２からの方形波信号に含まれている発振パルスをカ
ウントし、そのカウント値を第２Ｄ／Ａコンバータ１９
に与える。

第２Ｄ／Ａコンバータ１９は、この第２万ウンタ１５か
らのカウント値を第２図（ｈ）に示すようにアナログ電
圧信号に変換し、そのアナログ電圧信号を高位優先回路
２０に与える。

高位優先回路２０では、同図（ｉ　）に示すように、第
１Ｄ／Ａコンバータ１８からの入力と、第２Ｄ／Ａコン
バータ１９からの入力との内電圧レベルが高い方の入力
を優先して出力し、第１ウインドコンパレータ２１、第
２ウインドコンパレータ２２イれぞれに与える。

第１ウインドコンパレータ２１には、同図（ｉ　）に示
すように５０Ｈｚ周波数に対する高位優先回路２０から
アナログ電圧信号と一致する電圧が比較基準電圧として
設定されており、第２ウインドコンパレータ２２には６
０　ｌ−１ｚ周波数に対する高位優先回路２０からのア
ナログ電圧信号と一致する電圧が比較基準電圧として設
定されており、高位優先回路２０から与えられる電圧信
号がこれら予め設定された比較！５準電圧と一致する時
にハイレベル信号を出力することができる。

そこで、第２図（ａ）に示すようにタイミング【０〜ｔ
１までの５０　ｔ−１ｚの電源周波数に対しては、高位
優先回路２０からは第１　Ｄ／Ａコンバータ１８からの
アナログ電圧信号が入力され、同図（ｊ　）に示すよう
に第１ウインドコンパレータ２１側がハイレベル信号を
出力して５０Ｈｚの電源周波数であることを示し、同図
（ａ）におけるタイミング（１以降では電源周波数が６
０　Ｈｚに切換えられるため、回路の実際の時定数δ分
の遅延の後、第２Ｄ／Ａコンバータ１９からのアナログ
電圧信号が高位優先回路２０を通して出力され、第２ウ
インドコンパレータ２２側が同図（ｋ　）に示すように
ハイレベル信号を出力し、電源周波数が６０　Ｈｚであ
る検知信号を与えることになる。

このようにして、電圧検出器３が検出する二次電源周波
数に対しゼロクロスコンパレータ８からのゼロクロス検
出信号を基にし、ゼロクロスコンパレーク８が検出づる
１つのゼロクロス点から次のゼロクロス点までの間に発
振器１３からの高周波１５ＫＨｚのパルス信号をカウン
トし、そのカウント（ｌ？＋をアナログ電圧信号に変換
し、電源の半周期の時間の良さに比例したアナログ電圧
を予めそれらの電源周波数に対応する比較電圧と比較し
、一致をとることにより電源周波数を決定することがで
きるのである。

なお、上記の実施例は電源周波数が５０　Ｋ　ｌ−１ｚ
と６０　Ｋ　ｌ−Ｉ　Ｚの２種類の切換えしか行なわれ
ない電鉄区間での周波数検知の場合について説明したが
、これは、通常の電車軌道ではこのような５０Ｈｚと６
０Ｈｚの間の電源周波数の切換えが行なわれるのが一般
的であるためであるが、更に別の周波数に切換えられる
ことがあるような場合には予めその周波数についての比
較電圧を与えるウィンドコンパレータを更に（−Ｊ加す
るようにすれば同様に電源周波数の３種類以上の変更に
対しても瞬時に電源周波数を検知することができるよう
になる。

［発明の効果］ この発明は以上のように、電圧検出器により検出される
電′ＦＡ電圧信号をゼロクロスコンパレータにかけるこ
とによりゼロクロス点を検出し、所定の周期の間一定周
波数の高周波パルスをカウントし、そのカウントされる
パルス数に比例したアナログ電圧信号を得、得られたア
ナログ電圧信号を予め周波数毎に設定されている比較電
圧と比較し、致する比較゛７圧のセットされているウィ
ンドコンパレータからの出力により電源周波数を決定す
るようにしているため、従来のように中心周波数を電源
区間にそれぞれに用いられている周波数に見合ったもの
としたバンドパスフィルタを複数個備え、各バンドパス
フィルタから出力される信号のハイ、ロウにより電源周
波数を決定するものと比較して時定数を小さく設定する
ことができ、略瞬間的に電源周波数の決定ができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の回路ブロック図、第２図
は上記実施例の動作を説明する波形図、第３図は従来例
の回路ブロック図、第４図は従来例のバンドパスフィル
タの特性図、第５図は従来例のコンパレータの特性図で
ある。 １・・・バンクグラノ　２・・・主トランス３・・・電
圧検出器 ８・・・ゼロクロスコンパレータ ９・・・第１チヤタリングデイリミネータ１０・・・第
２チ１？タリングデイリミネータ１１・・・第１ＮＡＮ
Ｄ回路 １２・・・第２ＮＡＮＤ回路 １３・・・水晶発（辰器　１４・・・第１カウンタ１５
・・・第２カウンタ １６・・・第１リセツト装置 １７・・・第２リセツト装置 １８・・・第１Ｄ／Ａコンバータ １９・・・第２Ｄ／Ａコンバータ ２０・・・高位優先回路 ２１・・・第１ウインドコンパレータ ２２・・・第２ウィンドコンパレータ

Claims (1)

【特許請求の範囲】
1. 交流電源のゼロクロス点を検知するゼロクロスコンパレ
   ータと、一定周波数のパルス信号を出力する発振器と、
   前記ゼロクロスコンパレータからのゼロクロス検知出力
   の所定周期の間、前記発振器からの一定周波数のパルス
   信号のパルスをカウントするカウンタと、このカウンタ
   のカウント出力をアナログ電圧値に変換するＤ／Ａコン
   バータと、複数の電源周波数それぞれに対応する複数の
   ウインドコンパレータであって、当該複数の電源周波数
   ごとに予め設定されている固有の比較電圧を前記Ｄ／Ａ
   コンバータの出力電圧と比較し、一致がとれる時に該当
   周波数の検知信号を出力する複数のウインドコンパレー
   タとを備えて成る周波数検知装置。