JPH02155420A - サンプリング時刻同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は複数の端局間を伝送路で接続し、各端局におい
て同時サンプリングした情報を収集、処理するシステム
における、サンプリング同期方式に関するものであり、
特に電力系統の電流差動保護のための系統電気量収集シ
ステムに対して有効に利用できる。

（従来の技術） 第８図に電流差動リレーシステムを多端子の送電線の保
護に使用した場合の一構成例を示す。

第８図において、１は送電線、２．３，４．５はそれぞ
れ送電線の分岐端子に設けられ各端子における電流デー
タを収集する端局、１０１は各端局において各端子の電
流データを符号化する系統電気量入力手段、１２．１３
．１４．１５は端局間をループ状に接続する伝送路、６
は端局２，３．４．５が収集し、伝送路１２．１３．１
４．１５で伝送された各端子の電流データを基に電流差
動保護演算を行なうリレー演算端局を示す。

以下第９図に示す伝送路上のデータフォーマット例をも
とに本従来例の動作を説明する。

第９図において’Ｔ’Ｘ２，３，４．５はそれぞれ端局
、２，３，４．５が送で８するデータを示し、ｔ１２．
　ｔ１３．　ｔ１４は各端局間の伝送遅延時間を示す。

また、ＩＡ、　ＩＢ、　ＩＣ，１０は各端子でサンプリ
ングされた電流データ、ＦＨは送受信処理の単位である
伝送フレームの始まりを示すフレームヘッダ、ＳＦはサ
ンプリング時刻の基準となるパターン（以下サンプリン
グ同期フラグと呼ぶ）を示す。

第８図の従来例において端局２は、親局として一定時間
おきにサンプリング同期フラグＳＦを含む信号を送出す
る。サンプリング同期フラグＳＦを含む伝送信号ＴＸ２
は伝送路１２を介して端局３に受信される。ｓ局３は受
信データ内のサンプリング同期フラグＳＦを検出し、自
局のサンプリング時刻をそれにあわせて制御するととも
に、自局でサンプリングし符号化した電流データＩＢを
、受信信号ＴＸ２に付加して送信信号ＴＸ３として送り
出す。

端局３から送信された信号ＴＸ３は伝送路１３を通って
端局４に受信され、前述した端局３と同様に電流データ
ＩＣを付加されたのち送出される。以下同様に端局５を
通過したデータは最終的に端局２．３．４．５の収集し
た電流データを全てとり込んだ形で端局２に戻ってくる
。

端局２は戻ってきた受信信号に含まれる各端局の収集し
た電流データをリレー演算端局６に送る。

リレー演ｊｉ、端局６は上記電流データを基に電流差動
演算を行ない、系統に事故を検出した場合にはトリラグ
指令を端局２に対して出力する。端局２はリレー演算端
局６から受は取ったトリップ信号を次のサンプリングの
送信データ１゛Ｘ２に含ませて各端局に伝送する。各端
局は受信データに含まれるトリップ信号を検出し、自局
のしゃ断器を動作させて系統のしゃ断を行なう。

以上の動作において、リレー演算端局６の電流差動演算
で使用される電流データは、全て同一時刻にサンプリン
グされたものである必要がある。

そのため各端局は前述したサンプリング同期フラグを基
べξとして自局のサンプリング時刻の調整を行なう。サ
ンプリング時刻の制御でもっとも簡単な方法は、受信信
号内のサンプリング同期フラグＳＦ受信時刻と、自局の
サンプリング時刻が等しくなるように制御することであ
る。各端局はサンプリング同期フラグの検出手段及び自
局のサンプリング時刻を基準とした受信時刻の測定手段
を備え、受信時刻の測定値が常に０、または予め定めら
れた特定の値になるように自局のサンプリング時刻の制
御を行なう。

また他の方法として、電流差動システム設置時に各端局
及び伝送路の遅延時間を正確に測定して端局に対して補
正値として入力しておき、サンプリング時刻制御時にそ
の値を′Ｊ慮して時刻補正を行なうものもある。この方
法は端局間の伝送遅延によるサンプリング同期誤差を小
さくできる利点がある。

（発明が解決しようとする課題） 以上説明した同期方式において、前者は設置時の調整が
不要の代りに各端局間の伝送路及び各端局内の遅延時間
が大きい場合には、各端局間のサンプリング時刻に大き
な誤差が生じ、差電流の増加することによるリレー特性
の悪化の虞れがあった。

また後者の方式は伝送遅延時間による誤差は生じない代
りに、リレー設置時に測定した伝送遅延時間を使用して
補正を行なうため、 （１）伝送路の切り替えができない、 （２）設置時の調整に手間がかかる、 （３）＠局増設時には他の端局の時刻の再設定が必要に
なる、 など設置上、運用上の問題点があった。

本発明は上記問題点に鑑みてなされたものであり、単純
な構成でかつ無調整で各端局におけるサンプリング時刻
を正確に一致させることが可能なサンプリング時刻同期
方式を提供することを目的としている。

［発明の構成コ （課題を解決するための手段） 電流差動リレーシステムは、一般に信頼性を高めるため
に２重系の形に構成されることが多い。

２重系のシステムは各端局間を２本の伝送路で接続し、
１本の伝送路に不良が生じても、もう片方の伝送路を使
用して支障なくデータの伝送を行ない保護動作を継続で
きる。本発明は２つの伝送路の伝送方向を互いに逆方向
とし、伝送される信号の到着時刻の差を利用してサンプ
リング同期制御を行なうものである。

第２図に本発明の構成例を示す。第２図において各端局
は２重のループ状伝送路で接続されている。２つのルー
プ状伝送路は端局２（以下親局と呼ぶ）を起点としてそ
れぞれ逆方向にデータ伝送を行なう。端局２以外の各端
局（以下子局と呼ぶ）は２組の送受信手段を持ち、受信
された伝送信号のそれぞれの受信時刻を測定する。各端
局は時刻制御が可能なサンプリング信号発振器を内蔵し
、上記受信時刻に応じた時刻にサンプリング時刻が制御
される。

（作　用） 本発明の原理を第１図に示す。第１図は親局２から送信
された信号が、伝送路１２．１３．１４．１５を介して
各端局を一周し戻ってくるときの信号伝送のようすを時
間を基準に表したものである。第１図において実線は端
局間を右回りに伝送する信号の遅延のようすを示し、点
線は左回りに伝送する信号の遅延のようすを示す。説明
のため、第１図においては親局２を上下２カ所に配置し
、右回りの伝送信号は上から下へ、左回りの伝送信号は
下から上へ向かうものとして表す。

第１図において、２つの信号は親局２より同時刻ＴＳに
それぞれの伝送路に送り出され、全端局をまわったのち
親局２へ帰ってくる。親局２は自局がサンプリング同期
フラグを送り出してからそれが一周して戻ってくるまで
の時間ｔＬＰを測定し、伝送路を介して各子局に伝送す
る。

次に各子局は右回り、左回りの２つの伝送路から２つの
サンプリング同期フラグを受信している。

親局２がサンプリング同期フラグを送信してから、各子
局が右回り、左回りの伝送路で受信するまでの時間ｔＲ
，ｔＬは、親局から子局へのそれぞれ右回り、左回りの
伝送遅延時間に等しい。同一区間の伝送に要する伝送遅
延時間は伝送方向によらず等しいと仮定できるのて、伝
送遅延時間ＬＲｔＬの和はループの一周に要する時間ｔ
ＬＰに等しい。

ｔＬＰ＝ｔｔ＋ｔｎ　　　　　　　　　　　・・・（１
）各子局で測定した前記２つのサンプリング同期フラグ
の受信時間差はｔＬ−ｔＲで表わされるので、この関係
を１式に代入すると２式に示すように伝送遅延時間ｔ　
１１及びｔ［を計算できる。

ｔＬＰ＋　（ｔＲ−ｔ、Ｌ　）＝２ｔＲ・・・（２−１
）ｔｃｐ　−（ｔｉｔ　−ｔＬ　）　＝２　ｔＬ　　　
　・・・（２−２）受信時間差ｔｎ−ｔｔは各子局にお
いて正確に測定可能であり、ループ伝送遅延時間ｔＬＰ
は前述したように親局から伝送されるので、伝送遅延時
間ｔ［及びｔＲは各子局で容易に計算することができる
。各子局はサンプリング同期フラグの受信時刻ｔｎまた
はｔ［に対して、自端のサンプリング時刻を２式で計算
した伝送遅延時間分前に制御することにより、親局のサ
ンプリング時刻と同時刻のサンプリングを行なうことが
可能となる。以上の処理を各子局で行なうことにより、
系全体のサンプリング同期を行なうことが可能である。

（実施例） 以下図面を参照して実施例を説明する。

第２図は本発明によるサンプリング時刻同期方式を説明
するための全体概要図であり、第２図において、従来例
と同一の番号を付したものは従来例と同一の機能を有す
るものであり説明は省略する。２２．２３．２４．２５
は端局間を左回りで接続する伝送路を示す。

次に第３図に、各子局の内部の一構成例を示す。

第３図において、１０１は系統の電流データを入力し、
送信のために符号化する系統電気量入力手段、１０２及
び２０２は伝送路よりデータを受信し、自局向けのデー
タを受は取ると同時に受信信号を送信手段に対して出力
する受信手段、１０３　、２０３は前記系統電気量入力
手段１０１の出力及び受信手段１０２　、２０２の出力
を入力とし、自局で収集した電流データを受信信号に付
加して送ｆ８する送信手段、１０４　、２０４は受信デ
ータ内のサンプリング同期フラグを検出するフラグ検出
手段、１０５は前記サンプリング同期フラグ検出手段１
０４　、２０４の出力を入力とし、受信時刻差ｔＲＬ−
ＴＩｔ−ＴＬを測定するフラグ到着時刻差測定手段、１
０６はサンプリング発振器１０８の出力及びフラグ検出
手段１０４の出力を入力とし、自局のサンプリング時刻
を基準にフラグの到着時刻をａ！Ｉ＋定するフラグ到着
時刻測定手段、１０７は前記フラグ到着時刻差測定手段
１０５の出力及び受信手段１０２の出力を入力とし、親
局と自局との間の伝送遅延時間を演算する遅延時間演算
手段、１１０は遅延時間演算手段１０７及びフラグ到着
時刻測定手段１０６の出力を入力とし、親局との間のサ
ンプリング同期誤差を計算してその結果に応じて自局の
サンプリング時刻を制御するサンプリング時刻制御手段
、１０８はサンプリング時刻制御手段１１０により制御
され、自局のサンプリング時刻をつくりだすサンプリン
グ発振器を示す。

なお、第３図ではフラグ到着時刻測定手段１０６の入力
は右回りの伝送路のフラグ検出手段１０４の出力Ｔｌｌ
としたが、これは左回りの伝送路２０４の測定値Ｔ１を
基準入力にしても何ら問題はない。

次に同期親局の一構成例を第４図に示す、第４図におい
て、サンプリング発振器１０８は周期的に送信タイミン
グ基準信号を発生し、送信手段１０３゜２０３、に入力
する。送信手段１０３　、２０３は自局の系統電気量入
力手段１０１及びフラグ到着時刻差測定手段１０５の出
力するループ伝送遅延時間ｔＬＰを送信のためのデータ
入力とし、サンプリング発振器１０８からの送信タイミ
ング基準信号に同期して、サンプリング同期フラグＳＦ
を含む信号を右回り及び左回りの伝送路に同時に送り出
す。

またフラグ検出手段１０４　、２０４は同一方向の伝送
路に対する送信手段２０３の出力及び受信手段２０２の
入力を入力とし、サンプリング同期フラグがループ状の
伝送路を一周するのに要する時間ｔＬＰを測定する。こ
の測定結果を送信手段１０３及び２０３に入力し、伝送
データに含ませて各子局に伝送する。

なおフラグ検出手段１０４　、２０４の入力は第４図で
は左回りの伝送路の送受信信号としたが、右回りの伝送
路の送受信信号としても何ら支障はない。

以下第５図に示す詳細タイミンク図をらとに本発明の詳
細な説明する。第５図は、先に原理を説明した第１図を
さらに詳細にｋしたもので、外端局間のデータ伝送のよ
うすを時間を基準に記述したものである。第５図におい
て、実線及び点線は第１図と同じく伝送路上を伝送され
る信号の特定の部分、例としてサンプリング同期フラグ
ＳＦの各端局への到着時刻を示す。

実線は２つのループ状伝送路の内、右回りのデータのよ
うすを示し、点線は左回りの伝送のようずを示ず。また
ｔｉ２．　　ｔ、１３．　　ｔ、１１１．　ｔ１５はそ
れぞれ端局２−３間、３−４間、４−５間、５−１間の
伝送遅延時間を示す。

親局２のサンプリング発振器１０８は、１サンプリング
に１回、サンプリング時刻′Ｔ’　Ｓと同時に送信手段
１０３　、２０３に送信タイミング基準信号を与え、自
局電流データＩＡ、ループ伝送遅延時間ｔＬＰ及びサン
プリング同期フラグＳＦを含む信号を伝送路１２及び２
５に送出する。親局２から送信された右回りの信号は伝
送遅延時間ｔ１２ｆ＆に第２図における子局３に到着し
端子３の電流データ１Ｂを付加されたのち、伝送路１３
に送出される。送出された１８号は伝送路１３を通って
子局４に到着し、以下同様の処理を行なわれてｆ＆終的
に親局２へ戻る。このとき各子局における信号の受信時
刻ＴＲＩｔは、親局２のサンプリング時刻ＴＳを基準と
して１−１〜１−４式で表される。

子局３　：　Ｔ３Ｒ＝　ｔ　１２　　　　　　　　　・
・・（１−１）子局４　：　Ｔ４Ｒ＝　ｔ　１２十ｔ　
１３　　　　　　・・・（１−２）子局５　：　Ｔ５１
１＝　ｔ　１２＋　ｔ　１３＋　ｔ１４　　　・・・（
１−３）親局２　：　’ｒ２Ｒ＝　ｔ　１２＋　ｔ　１
３−１−　ｔ１４　＋ｔ　１５＝　ｔ　ＬＰ　　　　　
　　　　・・・（１−１ｆ）次に、親局２から左回りの
方向に送信された信号について検討する。この場合、同
一の伝送路の上り／′下りの伝送遅延時間は等しいと考
えられるので、各端局における信号の到着時刻は２式で
表される。

子局５　：　Ｔ５Ｌ＝　ｔ　１５　　　　　　　　　・
・・＋２−１）子局４　：　Ｔ４Ｌ＝　ｔ　１５−１−
　ｔ　１４　　　　　　・・・（２−２）子局３　：　
Ｔ３Ｌ＝　ｔ　１５＋　ｔ　１４＋ｔ　１３　　　・・
・（２−３）親局２　：　Ｔ２Ｌ＝　ｔ　１５＋　ｔ　
１４＋−ｔ　１３＋−ｔ　１２＝　ｔ　ｔｐ　　　　　
　　　・・・（２−４）例として子局４の場合のタイミ
ングを比較すると、右回りデータの受信時刻７４＋＋と
左回りデータの受信タイミングＴ４Ｌの関係は下記３式
で表されるＴ４Ｒ＋Ｔ４Ｌ＝　（ｔ　１２＋　ｔ　１３
）±（ｔ　１５＋ｔ　１４＝　ｔ　ＲＬ　　　　　　　
　　　・・・（３−１Ｔ４Ｒ−Ｔ４Ｌ＝　（ｔ１２＋ｔ
１３）　−（ｔ１５＋ｔ１４＝ｔ４ＲＬ　　　　　　　
　　・・・（３−２３−１式及び３−２式から下記４式
が得られる。

（ｔＬＰ＋ｔ４ＲＬ　　）　／２＝ｔ１２＋　ｔ、１３
　　・・・（４−１）（ｔＬＰ−ｔ４１１Ｌ　　）　／
２＝ｔ１５＋ｔ１４　　・・・（４−２）４−１式にお
いて、ループ伝送遅延時間のｆＩＵｔＬＰは親局２で測
定し、各子局へ伝送データ内に含ませて送っているので
子局４では既知である。、またｔ　４Ｒｔの値は、右回
り信号の到着時刻と左回り信号の到着時刻の差としてフ
ラグ到着時刻差測定手段１０５により容易に測定できる
。

４−１式により親局２と子局４の間の伝送遅延時間（ｔ
　１２＋　ｔ　１３）が子局４で計算できる。したがっ
て子局４は自局のサンプリング時刻が、右回りの信号の
到着時刻Ｔ４Ｒに対して、（ｔ　１２＋　ｔ　１３）先
行するように制御を行なう。これにより親局２と子局４
の間の伝送遅延時間が自動的に補正され、子局４は親局
２と同一時刻でサンプリングを行なうことができる。

上記４−１式、４−２式は子局３及び５についても同様
の式がなりたつ、すなわち、親局から伝送されたループ
伝送遅延時間しＩＰと自局で測定したフラグ到着時刻差
し旧の和は、どの子局でも親局子局間の右回りの伝送遅
延時間と等しくなる。右回りの信号の到着時刻をもとに
して、前記伝送遅延時間で親局の送信時刻（＝サンプリ
ング時刻）を演算し、自局のサンプリング時刻を上記値
に等しくすることにより、親局及び子局含めた全体のサ
ンプリング同期制御が可能である。

上記説明は、４−１式を使用して右回りの伝送遅延時間
を演算してサンプリング同期を補正する場合について述
べたが、４−２式を使用して左回りの伝送遅延時間を計
算し、サンプリング同期制御を行なうこともいうまでも
なく可能である。

次に、実際の端局におけるサンプリング同期の制御につ
いて、第３図及び第・１図に示した構成例をもとに説明
する。

親局２の構成間第４図において、サンプリング発振器１
０８はサンプリング時刻Ｔ　Ｓに、系統電気量入力手段
１０１に対してサンプリング信号を人力すると同時に、
送信手段１０３及び２０３に対して送信タイミング基準
信号を与える。送信手段２０３及び１０３はそれぞれの
伝送路に対して、サンプリング時刻′「Ｓと同時にサン
プリング同期フラグＳＦを含む信号を送信する。フラグ
到着時刻差測定手段１０５はフラグ検出手段１０４の出
力するフラグ送信時刻′「Ｓでカウントを開始し、フラ
グ検出手段２０４の出力するフラグ到着時刻′Ｉ’２Ｒ
でカウントを終了する。これによりフラグ到着時刻差測
定手段１０５の出力として、左回り伝送系の一周に要す
る時間ｔＬＰが得られる。フラグ到着時刻差測定手段１
０５の出力するループ伝送遅延時間ｔＬＰの値は、送信
手段１０３または２０３あるいはその両方に入力し、送
信信号内に含ませて各子局に伝送する。

次に子局における制御の説明を行なう。

子局４の一構成例を示す第３図において、子局４に受信
された受信信号は検出手段１０４　、２０４に入力する
。検出手段１０４　、２０４は受信信号内のサンプリン
グ同期フラグＳＦのパターンを検出すると、フラグ到着
時刻差測定手段１０５、フラグ到着時刻測定手段１０６
に対してサンプリング同期フラグ検出信号を出力する。

フラグ到着時刻差測定手段１０５は入力した最初のサン
プリング同期フラグ検出信号でカウントを開始し、その
後に入力するもう一方のサンプリング同期フラグ検出信
号でカウントを終了する。これによりフラグ到着時刻差
測定手段１０５の出力として、２つの逆方向の伝送路に
よるサンプリング同期フラグの到着時間の差ｔ４ＲＬ　
＝　（Ｔ４１−Ｔ４１１）が得られる。なお、右回りの
信号の到着時刻が早い場合には、測定値には上記のよう
にマイナス符号をつけるものとする。

フラグ到着時刻差ｔ　４ＲＬの測定結果は遅延時間演算
手段１０７に入力する。

また、子局４は受信子１：Ｑ１０２で親局２から受は取
ったデータの中から前記ループ伝送遅延時間ｔＬＰの値
を取り出し、前記遅延時間演算手段１０７に入力する。

遅延時間演算手段１０７は上記フラグ到着時間差ｔ　４
ＲＬ及びループ伝送遅延時間ｔＬＰの値をもとに、４−
１式に従って親局２と子局４の間の伝送遅延時間（ｔ　
１２＋　ｔ　１３）を演算し、サンプリング時刻制御手
段１１０に入力する。

次に、第４図において、フラグ到着時刻測定手段１０６
は自局のサンプリング基準時刻Ｔ４Ｓでカウントを開始
し、右回りの伝送１８号のサンプリング同期フラグ到着
時刻Ｔ４Ｒでカウントを停止する。

これにより、自局のサンプリング基準時刻に対するサン
プリング同期フラグの受信時刻’Ｔ’４Ｒ８が得られる
。サンプリング同期フラグの自局到着時刻’ｒ４Ｒｓは
、サンプリング時刻制御手段１１０へ入力する。

サンプリング時刻制御手段１１０はサンプリング同期フ
ラグの自局到着時刻７４Ｒ３と、親局との間の伝送遅延
時間（ｔ　１２＋ｔ　１３）の間の差をサンプリング同
期誤差ΔＴとして演算し、同期誤差がＯになるように自
局のサンプリング同期発＠器１０８を制御する。

制御の例として、サンプリング同期誤差ΔＴ＝（’ｒ’
、ＩＲＬ　＋ＴＬＰ）　／２−Ｔ４ｎ８　＜　Ｏの場合
には、自局のサンプリング時刻が遅れているものと判定
して、サンプリング発振器１０８の発振周波数をわずか
に上昇させ、ΔＴ＝　（ＴＡＲＬ　＋Ｔ１．Ｐ）　／２
−Ｔ４ｒｌＳ＞Ｏの場合には発振周波数を下降させる。

これにより自局のサンプリング時刻Ｔ４Ｓは常に親局の
サンプリング同期フラグ送信時刻ＴＳと同一時刻に保持
されることになり、２つの時刻が鳥い精度で一致する。

以上の説明は端局４を例として行なったが、他の子局３
．５に関してもまったく同様の制御を行なうことにより
、各子局と親局との間でサンプリング時刻を一致させる
ことができる。

以上の説明は、右回りの伝送路の遅延時間を演算をもと
に、各子局のサンプリング時刻を制御する場合について
行なったが、左回りの伝送路の遅延時間も、４−２式を
使用してまったく同じように計算できるので同様の制御
が可能である。

以上述べたように第１図で述べた本発明の一実施例の制
御方法によれば、各端局間の伝送遅延時間に拘らず、各
子局のサンプリング時刻を自動的に一定に保つことが可
能であり、またシステム設置時や伝送系変更時のサンプ
リング同期制御に要する調整作業を大幅に削減可能であ
る。

上記実施例では、各端局において信号を受信してから送
り出すまでに要する時間をＯとして説明を行なったが、
本発明はこれに制限されるものではない。直前にある端
局からの信号を受信してから、これに自局のデータを付
加して送り出すまでに処理時間ｔｐがかかる場合であっ
ても、本発明は容易に適用可能でＩＰ）る。

端局通過時に遅延ｔｐが生じる場合の伝送遅延の制御を
説明するタイミング図を第６図に示す。

第６図において、右回りの方向の伝送路におけるサンプ
リング同期フラグ受信時刻を式５−１〜５−４に示し、
逆方向に伝送される信号内のサンプリング同期フラグ送
信時刻を弐〇−１〜６−３に示す。

各子局において、ループ伝送遅延時間ｔＬＰ及びフラグ
到着時間から親局との間の伝送遅延時間を計算する方法
を７−１〜７−２式に示す。

式７に示したように、端局通過時に遅延時間ｔｐが生じ
る場合には、既知のｔｐの値で伝送遅延時間の計算結果
を補正することにより、本発明の一実施例で説明したの
と同様のサンプリング同期制御を行なうことが可能であ
る。

右回りの伝送路によるサンプリング同期フラグ受信時刻 子局３　：　Ｔ３ＲＲ＝ｔ１２　　　　　　　　　・・
・（５−１）子局４　：　Ｔ４Ｒｒｌ　＝ｔ１２＋ｔｐ
　＋ｔ１３　　　・・・（５−２）子局５　：　Ｔ０ｎ
　＝ｔ１２Ｈｔｐ　＋ｔ１３＋ｔｌ）　＋ｔ１４・・・
（５−３１ 親局２　：ＴＬＰ＝ｔ１２＋ｔｐ　−１−ｔｌ３＋ｔｐ
　−ｔ−Ｌ１４＋ｔｐ＋ｔ１５ ＝ｔ１２→−ｔ　１３＋　ｔ　１４＋ｔ　１５＋　３　
ｔ　ｐ・・・（５−４） 左回りの伝送路によるサンプリング同期フラグ受信時刻 子局５　：　Ｔ５１Ｒ二ｔ１５　　　　　　　　　・・
・（６ｉ）子局４　：　Ｔ’４ＬＲ＝　ｔ　１５＋　シ
ρ　Ｆシ１４　　　・・・（６−２）子局３　：　Ｔ３
ＬＲ＝ｔ１５＋ｔｐ　＋ｔ１４＋ｔｏ　＋ｔ１３・・・
＋６−３） 右回りの伝送路における親局との間の伝送遅延時間 子局３　：　Ｔ３１１Ｒ＝ｔＬＰ−（ｔ、１５（−ｔ１
４＋ｔ１３＋３ｔｐ） ＝　（ｔ　ＬＰ＋　（”ｒ３ＲＲ−Ｔ３１Ｒ−ｔｐ　　
））／２　　　　　・・・（７−１）子局４　：　Ｔ４
ＲＲ＝　（ｔ　ＬＰ＋　（Ｔ４ＲＲ−Ｔ４ＬＲ２ｔｌ）
））／２　　　・・・＋７−２）子局５　：Ｔ５ＲＲ＝
　（シＩＰ汁　（”Ｆ５ＩＩＲ−Ｔ５１Ｒ−３ｔｆｌ　
　）　　）／２　　　　・・・（７−３）第１図にて説
明した本発明の一実施例では、ループ状の伝送路の一周
に要する時間は１サンプリングの時間以下と仮定して説
明を行なったが、本発明はこれに制限されるものではな
い。−周に要する時間がサンプリング間隔を越える場合
には、各端局がサンプリング同期フラグを受信する間隔
が一周に要する時間以上になるよう、サンプリング同期
フラグを送信信号に含ませる時間間隔を大きくずれば良
い。

上記第１図の実施例では、親局から送信される右回り／
左回りのデータは同一時刻に送信されるものとして説明
を行なったが、本発明はこれに制限されるものではない
。親局より右回りの伝送路に送信する時刻と、左回りの
伝送路にする時刻が異なっている場合でも本発明は適用
可能である。

これら２つの信号の送信に時間差’ｒＤｒがある場合の
タイミングチャートを第７図に示す。送信時刻に差があ
る場合における伝送遅延時間の計算は８−１〜８−３式
で示すように、既知のＴＴＤの値で演算結果を補正する
ことにより容易に行なうことができる。

右回りの伝送路における親局との間の伝送遅延時間 子局３　：　Ｔ３ＲＩ＜　＝　ｔ、ＩＰ−（ｔ１５＋　
ｔ１４＋　＋１３）＝　（Ｌ　ＬＰ＋　（Ｔ３１１１１
−Ｔ３ＬＲ十ＴＴＤ））／２　　　　・・・（８−１）
子局４　：　Ｔ４ＲＲ＝　（ｔ　ＬＰ＋（７４ＲＲ−Ｔ
、ＩＬＲ（−ＴＴＤ））／２　　　　　・・・（８−２
）子局５　：　’ｒ５ＲＲ＝　（ｔ　ＬＰ＋　（Ｔ５Ｒ
Ｒ−Ｔ５ＬＲ＋ＴＴＤ））／２　　　　・・・（８−３
）上記第１図の実施例では、親局を含む各端局のサンプ
リング時刻を、親局のサンプリング同期フラグ送信時刻
と同一タイミングとして説明を行なったが、本発明はこ
れに限定されるものではない。

親局のサンプリング時刻は、サンプリング同期フラグ送
信タイミングに対して予め定めた任意のタイミングに設
定することが可能である。親局において、サンプリング
同期フラグの送出時刻か、サンプリング時刻に対してし
ｓｐｄ遅れている場合には、各１局でサンプリング時刻
制御を行なう際、前記４式あるいは５式で計算した伝送
遅延時間にｔ　ｓｐｄを加算したものを基準に、自局の
サンプリングタイミングを補正してやれば良い。

上記第１図の実施例では、２重のループ状伝送システム
を構成する伝送装置は、各端局の同一のユニット内に収
納されているものとして説明を行なったが、本発明はこ
れに制限されるものではない、２つのループの伝送シス
テムがハード的に完全に分割されているときでも、本発
明は適用可能である。その場合には、それぞれの端子に
設けられた右回り用／左回り用の２つの伝送端局間に、
サンプリング同期フラグの受信時刻及びサンプリング時
刻信号をやりとりするための伝達手段を設ければ良い。

上記第１図の実施例では、サンプリング同期制御を常時
２つの伝送系を受信しながら行なっているものとして説
明を行なったが、本発明はこれに限定されるものではな
い。一般に伝送路の伝送遅延時間は、−旦敷設されると
大幅な変化がないので、４式で計算した伝送遅延時間の
値は伝送路が決まれば一般に一定の値となる。従って、
２つの伝送系の両方が正常の時に伝送路の伝送遅延時間
を測定、記憶しておき、片方の伝送系が不良になったと
きには正常な方の伝送系の受信時刻’Ｔ’ＮＲまたは’
ｒＮｌ（Ｎは端局の番号）と、前記予め測定しておいた
伝送遅延時間を使用してサンプリング同期制御を行なう
ことが可能である。

上記第１図の実施例では、サンプリング同期フラグの受
信時刻の測定を、フラグ到着時刻差測定手段とフラグ到
着時刻測定手段の２種類の測定手段で測定しているもの
として説明を行なったが、本発明はこれに制限されるも
のではない。右回り／左回り伝送路のそれぞれにフラグ
到着時刻測定手段を設け、フラグ到着時刻差はそれぞれ
の測定手段のＪＰＩ定値の差として演算しても、本発明
はまったく同様の制御が可能である。

ス、第２図に示した構成例では、リレー演算端局６は端
局の内の１つとのみ接続され、池の端局はデータ収集と
転送されたトリラグ信号によるしゃ断機の制御機能のみ
持つものとして説明を行なったが、本発明はこれに制限
されるものではない。

リレー演算端局６は任意の複数の端子に配置することが
可能である。その場合には、同期親局は受信データを一
旦記憶し、その一部あるいは全部を、自端のサンプリン
グ発振器の出力する送信基準タイミングＴＳに送り出す
ように構成する。これにより各端局の収集した電流デー
タは、伝送路上のいずれの端局でも利用可能となり、任
意の端局での電流差動演算が可能となる。

更に第４図に示した親局の場合、同期親局は子局とは別
のハード構成をとるものとして説明したが、本発明はこ
れに制限されるものではない。

同期親局の構成要素は子局の機能の一部を利用したもの
であり、子局の構成を持つ端局は、制御の変更で容易に
同期親局の機能を持たせることが可能である。これによ
り、全部の端局を同一のハード構成で製作し、必要に応
じて同期親局を決定できるよう構成することが可能であ
る。

［発明の効果］ 以上説明したように、本発明によれば端局間の伝送遅延
時間に拘らず全端局のサンプリング時刻を正確に一致さ
せることができ、電流差動継電システムで問題となるサ
ンプリング時間差によるリレー精度の悪化をなくすこと
ができる。また、サンプリング同期制御は伝送路の条件
に合わせて自動的に行なわれるため、従来性なわれてき
た伝送遅延時間の実機測定による補正方法と比較して、
システム設置時や伝送系統組替え時の調整及び確認作業
を大幅に省力化することが可能である。、

【図面の簡単な説明】

第１図は本発明の原理を表すタイミング図、第２図は本
発明によるサンプリング時刻同期方式を説明する一実施
例の概要構成図、第３図は本発明装置の子局の内部構成
例を表す図、第４図は本発明装置の親局の内部構成例を
表す図、第５図は本発明の原理を表す詳細タイミング図
、第６図は信号を受信してから送り出すまでに遅延時間
を要する場合を示す他の実施例のタイミング図、第７図
は右回り、左回りの信号に送信時間差を設けた場合の他
の実施例のタイミング図、第８図は従来の電流差動継電
装置の構成側図、第９図は電流差動継電装置の送信デー
タの伝送フォマット例を表す図である。 １・・・送電線　　　　　　２．３．４．５・・・端局
６・・・リレー演算端局 １２、１３．１４．１５・・・伝送路（右回り）２２、
２３．２４．２５・・・伝送路（左回り）１０１・・・
系統電気量入力手段 １０２　、２０２・・・受信手段　１０３　、２０３・
・・送信手段１０４　、２０４・・・フラグ検出手段１
０５・・・フラグ到着時刻差測定手段１０６・・・フラ
グ到着時刻測定手段 １０７・・・遅延時間演算手段 １０８・・・サンプリング発振器 １１０・・・サンブリング時刻制御手段１、′？許出出
願人株式会社　東芝 代理人弁理士　　石　井　　　紀　男 リレー判定手段へ 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 各端局を互いに伝送方向が逆の複数の伝送路でループ状
   に接続した伝送システムにおいて、複数の端局のうちの
   親局は互いに伝送方向が逆の複数の伝送路に対して一定
   時間毎にタイミング基準信号を送り出すとともに、前記
   タイミング基準信号がループを一周するのに要する時間
   ｔＬＰを測定してこの測定結果に応じた量を各子局に伝
   送し、前記子局は他の端局からの信号受信後一定時間後
   に自局の送信を開始するとともに、互いに伝送方向が逆
   の複数の伝送路より受信した複数の前記タイミング基準
   信号の受信時刻の差ｔＲＬを測定し、前記受信時刻差ｔ
   ＲＬ及び前記ループの一周に要する時間ｔＬＰに応じた
   量をもとに前記親局と子局との間の伝送遅延時間に対応
   する量を計算して、自局のサンプリング時刻を制御する
   ことを特徴としたサンプリング時刻同期方式。