JPH0215612A - 半導体装置の認識符号形成方法 - Google Patents
半導体装置の認識符号形成方法Info
- Publication number
- JPH0215612A JPH0215612A JP63166292A JP16629288A JPH0215612A JP H0215612 A JPH0215612 A JP H0215612A JP 63166292 A JP63166292 A JP 63166292A JP 16629288 A JP16629288 A JP 16629288A JP H0215612 A JPH0215612 A JP H0215612A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- mask
- recognition code
- identification code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ウェハのチップ領域等に認識符号を形成する
ための半導体装置の認識符号形成方法に関するものであ
る。
ための半導体装置の認識符号形成方法に関するものであ
る。
（従来の技術）
従来、このような分野の技術としては、例えば実開昭５
９−９３１３３号公報に記載されるものがあった。以下
、その方法を図を用いて説明する。
９−９３１３３号公報に記載されるものがあった。以下
、その方法を図を用いて説明する。
第２図（１）、（２＞は従来の認識符号形成方法を説明
するためのもので、同図（１）はマスタマスクの平面図
、同図（２）はウェハの平面図である。
するためのもので、同図（１）はマスタマスクの平面図
、同図（２）はウェハの平面図である。
ウェハ１の各チップ領域１ａに回路を形成する場合、先
ず原寸のマスタマスク２を用意する。このマスタマスク
２は、例えば電子ビームを用いてパターン描画すること
により製造されるが、回路パターン形成の際に、チップ
の位置が認識できる番号、記号等の認識符号２ａのパタ
ーンも描画しておく。このマスタマスク２を用いて該マ
スタマスク２の凹１１洛パターン及び認４．）（符号パ
ターンをウェハ１」ユに転写し、各チップ領域１ａに回
路及び汁、識符号２ａを形成する。その後、各チップ領
域１２１を朝１痕ｊ−れば、複数の半導体装置が得られ
る。
ず原寸のマスタマスク２を用意する。このマスタマスク
２は、例えば電子ビームを用いてパターン描画すること
により製造されるが、回路パターン形成の際に、チップ
の位置が認識できる番号、記号等の認識符号２ａのパタ
ーンも描画しておく。このマスタマスク２を用いて該マ
スタマスク２の凹１１洛パターン及び認４．）（符号パ
ターンをウェハ１」ユに転写し、各チップ領域１ａに回
路及び汁、識符号２ａを形成する。その後、各チップ領
域１２１を朝１痕ｊ−れば、複数の半導体装置が得られ
る。
各半導体装置には、認識符号２ａが付されているので、
組立て後に発覚したウェハ処理工程での不良原因の解析
の際、チップのウェハ位置と不良原因との関連か明確に
なり、問題解決が迅速に行えると共に、ウェハ処理工程
中の不良解析及び歩留向１−に効果がある。
組立て後に発覚したウェハ処理工程での不良原因の解析
の際、チップのウェハ位置と不良原因との関連か明確に
なり、問題解決が迅速に行えると共に、ウェハ処理工程
中の不良解析及び歩留向１−に効果がある。
（発明か解決しようとする課題）
しかしながら、」ユ記の認識符号形成方法では、次のよ
うな課題があった。
うな課題があった。
（２１） マスタマスク２の各チップ領域に認識符号
パターンを形成し、そのパターンをウェハーＬに転写す
る方法であるため、マスタマスク２の描画工程て′ｆ吏
月１するパターン′デ゛−夕として、１内々のチップ領
域毎に異なるデータを準（ｆｉｎ Ｌなければならず、
１卯−パターンを繰返して形成する場合に比べて描画時
間が飛躍的に増大する。その上、多品種の半導体装置を
製造する場合は、多品種毎に多数のマスタマスク２を作
り、それを用意しておかなければならず、不利不便であ
った。
パターンを形成し、そのパターンをウェハーＬに転写す
る方法であるため、マスタマスク２の描画工程て′ｆ吏
月１するパターン′デ゛−夕として、１内々のチップ領
域毎に異なるデータを準（ｆｉｎ Ｌなければならず、
１卯−パターンを繰返して形成する場合に比べて描画時
間が飛躍的に増大する。その上、多品種の半導体装置を
製造する場合は、多品種毎に多数のマスタマスク２を作
り、それを用意しておかなければならず、不利不便であ
った。
（ｂ） ウェハ１の各チップ領域１ａ内に、認識符号
２ａを付けるためのスペースを確保する必要があるため
、回路形成面積の縮小、あるいはす・ンプ領域１ａの拡
大が必要となり、限られたスペースでの集積度の向上が
困難になる。
２ａを付けるためのスペースを確保する必要があるため
、回路形成面積の縮小、あるいはす・ンプ領域１ａの拡
大が必要となり、限られたスペースでの集積度の向上が
困難になる。
（Ｃ） レチクル（拡大マスク）を使つ−Ｃウェハ上
にステップ・アンド・リピー！へでマスクパターンを転
写する場合、従来の方法では認識符号を付けることが本
質的に不可能である。
にステップ・アンド・リピー！へでマスクパターンを転
写する場合、従来の方法では認識符号を付けることが本
質的に不可能である。
本発明は前記従来技術か持っていた課題として、認識符
号パターン付きマスタマスクの製作の煩雑性、認識符号
形成スペースの確保の困難性、及びレチクル使用のステ
ップ・アンド・リピート方式には適用できない点につい
て解決した半導体装置の認識符号形成方法を提供するも
のである。
号パターン付きマスタマスクの製作の煩雑性、認識符号
形成スペースの確保の困難性、及びレチクル使用のステ
ップ・アンド・リピート方式には適用できない点につい
て解決した半導体装置の認識符号形成方法を提供するも
のである。
（課題を解決するための手段）
前記課題を解決するために、請求項１の発明では、゛１
′−導１，４戟（仮に配列形成さｉｔた複数のチップ領
域」、に、そのチップ領域の位置を表わす認識符号を形
成するための半導体装置の認、識符号形成方法において
、前記各チップ領域に合わせマークが形成された半導体
基板を用い、その半導体基板−Ｌにレジストを塗布する
レジスト塗布工程と、回路パターンか形成されたマスタ
マスクを前記合わせマークを基準にして位置合わせした
後に、前記レジストを露光する第１の露光工程と、前記
合わせマークと対応する位置に認識符号パターンが形成
された専用マスクを用いて前記レジストを露光する第２
の露光工程と、前記レジストを現偶してレジストパター
ンを形成し、そのレジス１へパターンを用いて前記各チ
ップ領域上をエツチングして回路及び認；：、、Ｉｉ符
号を形成する工程とを、順に施すようにしたものである
。
′−導１，４戟（仮に配列形成さｉｔた複数のチップ領
域」、に、そのチップ領域の位置を表わす認識符号を形
成するための半導体装置の認、識符号形成方法において
、前記各チップ領域に合わせマークが形成された半導体
基板を用い、その半導体基板−Ｌにレジストを塗布する
レジスト塗布工程と、回路パターンか形成されたマスタ
マスクを前記合わせマークを基準にして位置合わせした
後に、前記レジストを露光する第１の露光工程と、前記
合わせマークと対応する位置に認識符号パターンが形成
された専用マスクを用いて前記レジストを露光する第２
の露光工程と、前記レジストを現偶してレジストパター
ンを形成し、そのレジス１へパターンを用いて前記各チ
ップ領域上をエツチングして回路及び認；：、、Ｉｉ符
号を形成する工程とを、順に施すようにしたものである
。
また請求項２の発明では、前記第１および第２の露）旨
［程に代えて１．前記各チップ領域上のレジスｌ〜に対
して回路パターンの露光を行った後、前記合わせマーク
」二のレジストに対して認識符号パターンを直接描画方
法で露光する露光工程を施すようにしたものである。
［程に代えて１．前記各チップ領域上のレジスｌ〜に対
して回路パターンの露光を行った後、前記合わせマーク
」二のレジストに対して認識符号パターンを直接描画方
法で露光する露光工程を施すようにしたものである。
（作用）
請求項１の発明によれば、以上のように半導体装置の認
識符号形成方法を構成したので、第１の露光工程により
、マスタマスクの回路パターンをレジストに焼付け、第
２の露光工程により、専用マスクの認識符号パターンを
前記レジスｌ〜に焼付ける。その後、前記レジストを現
像してレジス１へパターンを得た後、そのレジストパタ
ーンを各チップ領域に転写すれば、回路が形成されると
共に、合わせマーク箇所に認識符号が簡易、的確に形成
される。また請求項２の発明では、直接描画方法を用い
ることにより、専用マスクを使用ぜずに、認識符号の形
成が行える。従って前記課題を解決できるのである。
識符号形成方法を構成したので、第１の露光工程により
、マスタマスクの回路パターンをレジストに焼付け、第
２の露光工程により、専用マスクの認識符号パターンを
前記レジスｌ〜に焼付ける。その後、前記レジストを現
像してレジス１へパターンを得た後、そのレジストパタ
ーンを各チップ領域に転写すれば、回路が形成されると
共に、合わせマーク箇所に認識符号が簡易、的確に形成
される。また請求項２の発明では、直接描画方法を用い
ることにより、専用マスクを使用ぜずに、認識符号の形
成が行える。従って前記課題を解決できるのである。
（実施例）
第１図（１）、（２＞は本発明の実施例を示ず半導１４
（装置の認識符号形成工程図、第３図は第１図中のウェ
ハの平面図、及び第４図は第１図中のつエバの部分拡大
図である。
（装置の認識符号形成工程図、第３図は第１図中のウェ
ハの平面図、及び第４図は第１図中のつエバの部分拡大
図である。
第３図及び第４図に示すように、ウェハ１０上に配列さ
れた多数のチップ領域１１に、回路１１ ａ及び認識符
号１１１）を形成する場合、各チップ領域１１に合わぜ
マークｌｌｃが形成されたウェハ１０を用意する。ここ
で、認識符号１１ｂとして例えば数字を使用する場合は
、第３図に示ず３Ｊ：うに、ウェハの外側に記したスケ
ールに基づき、各チップ領域１１にＹ番地及びＸ番地を
割り当てておく。また、回路パターンが描画された原寸
のマスタマスク１２、及びＡ２Ｍｆｊ４符号形成用の専
用マスク１３も準備しておく。専用マスク１３は、チッ
プ領域１１の合わせマークｌｌｃに対応する位置に、認
識符号パターンを描画してものである。
れた多数のチップ領域１１に、回路１１ ａ及び認識符
号１１１）を形成する場合、各チップ領域１１に合わぜ
マークｌｌｃが形成されたウェハ１０を用意する。ここ
で、認識符号１１ｂとして例えば数字を使用する場合は
、第３図に示ず３Ｊ：うに、ウェハの外側に記したスケ
ールに基づき、各チップ領域１１にＹ番地及びＸ番地を
割り当てておく。また、回路パターンが描画された原寸
のマスタマスク１２、及びＡ２Ｍｆｊ４符号形成用の専
用マスク１３も準備しておく。専用マスク１３は、チッ
プ領域１１の合わせマークｌｌｃに対応する位置に、認
識符号パターンを描画してものである。
これらのウェハ１１．マスクマスク１２及び専用マスク
１３を用いて半導体装置を製造するには、第１図（１）
に示すように、スピンコード法等でウェハ１０上にレジ
スト１４を塗布した後、各チップ領域１１内の合わぜマ
ーク］、 １ ｃを用いてマスタマスク１２の位置合わ
せを行う。上方から光へを照射してマスクマスク１２の
回路パターンをレジスト１４に焼付ける（露光工程）。
１３を用いて半導体装置を製造するには、第１図（１）
に示すように、スピンコード法等でウェハ１０上にレジ
スト１４を塗布した後、各チップ領域１１内の合わぜマ
ーク］、 １ ｃを用いてマスタマスク１２の位置合わ
せを行う。上方から光へを照射してマスクマスク１２の
回路パターンをレジスト１４に焼付ける（露光工程）。
露光後、有機溶剤等の現保液を用いてレジスト１４を現
像し、レジストパターンを得る。このシストパターンを
マスクにしてウェハＩＬヒをエツチング等して各チップ
領域１１に回路を形成しておく。回路形成の手順として
は、素子を形成した後、その素子を電気的に接続するた
めの配線工程を施して半導体装置へと完成していく。
像し、レジストパターンを得る。このシストパターンを
マスクにしてウェハＩＬヒをエツチング等して各チップ
領域１１に回路を形成しておく。回路形成の手順として
は、素子を形成した後、その素子を電気的に接続するた
めの配線工程を施して半導体装置へと完成していく。
本実施例では、リフトオフ法等を用いた配線工程におい
て、認識符号１１１〕を各チップ領域１１上に形成する
ようにしている。即ら、第１図（１）において、ウェハ
１０上にレジスト１４を塗布し、配線パターン用のマス
クマスク１２を各チップ領域１１の合わせマークｌｌｃ
を用いて位置合わぜした後、そのマスクマスク１２を通
してレジスト１４に配線パターンを焼付ける。次に、第
１図（２）に示すように、認識符号形成用の専用マスク
１３を前記合わせマークｉｌｃを用いて位置合わせをし
た後、その専用マスク１３を通して合わせマーク１ ］
ｃ、、ｌ二のレジス１へ１４に認識符号パターンを焼
付ける。７認識符号パターンを焼付ける箇所は、配線工
程か、それ以前の工程で使用した合わせマークｌｌｃの
箇所である。露光後、レジスト１４を現像し、配線パタ
ーン及び認識符号パターンが形成されたレジストパター
ンを得る。次に、全面に金属膜を付着させた後、溶剤で
レジスＩ・１４を除去すれば、そのレジスト１４と共に
、配線部及び認識符号形成用の金属膜が除去され、各チ
ップ領域１］に金属配線が形成できると共に、各合わぜ
マークｌｌｃの箇所に第４図のような金トハ膜の認識符
号１１ｂが形成できる。
て、認識符号１１１〕を各チップ領域１１上に形成する
ようにしている。即ら、第１図（１）において、ウェハ
１０上にレジスト１４を塗布し、配線パターン用のマス
クマスク１２を各チップ領域１１の合わせマークｌｌｃ
を用いて位置合わぜした後、そのマスクマスク１２を通
してレジスト１４に配線パターンを焼付ける。次に、第
１図（２）に示すように、認識符号形成用の専用マスク
１３を前記合わせマークｉｌｃを用いて位置合わせをし
た後、その専用マスク１３を通して合わせマーク１ ］
ｃ、、ｌ二のレジス１へ１４に認識符号パターンを焼
付ける。７認識符号パターンを焼付ける箇所は、配線工
程か、それ以前の工程で使用した合わせマークｌｌｃの
箇所である。露光後、レジスト１４を現像し、配線パタ
ーン及び認識符号パターンが形成されたレジストパター
ンを得る。次に、全面に金属膜を付着させた後、溶剤で
レジスＩ・１４を除去すれば、そのレジスト１４と共に
、配線部及び認識符号形成用の金属膜が除去され、各チ
ップ領域１］に金属配線が形成できると共に、各合わぜ
マークｌｌｃの箇所に第４図のような金トハ膜の認識符
号１１ｂが形成できる。
本実施例では、次のような利点がある。
（ｉ） 従来のようにマスタマスク１２に認識符号パ
ターンを形成しないので、マスクマスク１２の製作が容
易になる。認識符号形成用の専用マスク１３を使用する
ため、配線状態及び合わせマークｌｌｃの位置が共通し
ているウェハＩＯＧこついては共用が可ｆ指である。
ターンを形成しないので、マスクマスク１２の製作が容
易になる。認識符号形成用の専用マスク１３を使用する
ため、配線状態及び合わせマークｌｌｃの位置が共通し
ているウェハＩＯＧこついては共用が可ｆ指である。
（ｉｉ） ウェハ処理工程をすべて終了したチップ領
域１１の表面に認識符号を付けることは、半導体装置の
品質に悪影響を与えないよう、あるいは後工程に支障が
出ないように種々の制約がある。
域１１の表面に認識符号を付けることは、半導体装置の
品質に悪影響を与えないよう、あるいは後工程に支障が
出ないように種々の制約がある。
これに対して本実施例では、配線パターンの焼き付けが
終ったレジスト１４に、認識符号パターンを焼付ける方
法であるため、特別な工程を新たに開発する必要がなく
、従来の工程を利用して簡単に認識符号１１ｂを各チッ
プ領域１１に付けることができる。
終ったレジスト１４に、認識符号パターンを焼付ける方
法であるため、特別な工程を新たに開発する必要がなく
、従来の工程を利用して簡単に認識符号１１ｂを各チッ
プ領域１１に付けることができる。
（ｉｉｉ ） 各チップ領域１１に設けられた合わせ
マークｌｌｃは、製造工程終了後は不要なものであり、
その合わせマークｌｌｃの箇所に認識符号１１ｂを付け
るようにしているので、回路形成面積の縮小、あるいは
チップ領域１１の拡大の必要もない。
マークｌｌｃは、製造工程終了後は不要なものであり、
その合わせマークｌｌｃの箇所に認識符号１１ｂを付け
るようにしているので、回路形成面積の縮小、あるいは
チップ領域１１の拡大の必要もない。
（ｉｖ） 高微細化パターンで形成される半導体装置
で、レチクルを使って配線工程を焼付ける製造方法につ
いても、個々のチップ領域１１に認識符号１１ｂを付け
ることができる。
で、レチクルを使って配線工程を焼付ける製造方法につ
いても、個々のチップ領域１１に認識符号１１ｂを付け
ることができる。
第５図は本発明の他の実施例を示す半導体装置の認、層
管５）形成方法を説明するための図であり、第１図中の
要素と共通の要素には同一の符号が付されている。
管５）形成方法を説明するための図であり、第１図中の
要素と共通の要素には同一の符号が付されている。
この実施例では、専用マスク１３を使用ぜずに、直接（
１静０１装置を用いて認識符号パターンをレジスＩ・１
２に焼付けるようにしている。ここで、直接描画装置は
、所望の図形、記号を表わす所定のフォーマツ１〜でど
かれたデータにより、電子線やイオン線等の荷電粒子線
ＢをＩＱ向、プランへ一ング制御して試利面七に所望の
図形、記号を描き出す装置である。
１静０１装置を用いて認識符号パターンをレジスＩ・１
２に焼付けるようにしている。ここで、直接描画装置は
、所望の図形、記号を表わす所定のフォーマツ１〜でど
かれたデータにより、電子線やイオン線等の荷電粒子線
ＢをＩＱ向、プランへ一ング制御して試利面七に所望の
図形、記号を描き出す装置である。
このような直接描画装置を用いて認識符号１１１〕を１
・［けるには、例えば配線パターンの焼付けが柊ったレ
ジスト１４に対し、直接描画装置に、Ｊ：り点状あるい
は成形された荷電粒子線Ｂを走査して合わせマーク１１
ｃ」二のレジスト１４に認識符号パターンを焼付ける。
・［けるには、例えば配線パターンの焼付けが柊ったレ
ジスト１４に対し、直接描画装置に、Ｊ：り点状あるい
は成形された荷電粒子線Ｂを走査して合わせマーク１１
ｃ」二のレジスト１４に認識符号パターンを焼付ける。
その後、レジスト１４を現像ずれば、配線パータン及び
認識符号パターンが形成されたレジストパターンが得ら
れるので、そのレジス］・パターンを用いて各チップ領
域１１に金属配線を形成すると共に、各合わせマーク１
１ｃの箇所に金属膜の認識符号１１ｂを形成すればよい
。
認識符号パターンが形成されたレジストパターンが得ら
れるので、そのレジス］・パターンを用いて各チップ領
域１１に金属配線を形成すると共に、各合わせマーク１
１ｃの箇所に金属膜の認識符号１１ｂを形成すればよい
。
この実施例では、上記実施例とほぼ同様の利点を有する
他に、専用マスク１３に代えて直接描画法で認識符号パ
ターンをレジスト１４に焼付けているので、専用マスク
１３の製作が不要になる。
他に、専用マスク１３に代えて直接描画法で認識符号パ
ターンをレジスト１４に焼付けているので、専用マスク
１３の製作が不要になる。
そのため、例えば半導体装置の開発段階でウェハ枚数が
枚数に限られるような場合には、専用マスク１３の製作
が不要となることから、コスト面及び工数面で有利とな
る。
枚数に限られるような場合には、専用マスク１３の製作
が不要となることから、コスト面及び工数面で有利とな
る。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。
が可能である。その変形例としては、例えば次のような
ものがある。
■ 認識符号１ ｌ ｂは、数字以外の記号等でもよい
。またこの認識符号１１ｂは、金属膜で形成する方法以
外に、凹凸等で形成してもよい。そのため、配線工程以
外の工程で形成することも可能である。
。またこの認識符号１１ｂは、金属膜で形成する方法以
外に、凹凸等で形成してもよい。そのため、配線工程以
外の工程で形成することも可能である。
■ レジスト１４は、光などの照射で溶けやすくなるポ
ジ形しジ゛ス１〜、あるいはン容（すにくくなるネカ形
しジス１〜のいずれを使用してもよい。なお、荷電粒子
線１３等を用いて露光するには、そｈに応じｌ：性τ丁
のレジスＩ・を使用ずれはよい。
ジ形しジ゛ス１〜、あるいはン容（すにくくなるネカ形
しジス１〜のいずれを使用してもよい。なお、荷電粒子
線１３等を用いて露光するには、そｈに応じｌ：性τ丁
のレジスＩ・を使用ずれはよい。
（発明の効果）
以上詳細に説明したように、１１′ｆ求項１の発明では
、専用マスクを用いて認識符号パターンをレジストに焼
付け、その現像レジストパターンを用いて各チップ領域
の合わせマーク箇所に認識符号を形成するようにしたの
で、マスタマスクの製作が簡単になると共に、チップ領
域が同じウェハに対しては１枚の専用マスクで共通して
使用できる。
、専用マスクを用いて認識符号パターンをレジストに焼
付け、その現像レジストパターンを用いて各チップ領域
の合わせマーク箇所に認識符号を形成するようにしたの
で、マスタマスクの製作が簡単になると共に、チップ領
域が同じウェハに対しては１枚の専用マスクで共通して
使用できる。
さらに、合わせマークのスペースを利用してそこに認識
符号を形成するので、チップ領域の空きスペースを有効
に利用できる。その−に、レチクルを使ってＴンエハー
トＧこスデッブ・アンド・リビー１へて゛マスクパター
ンを転写する場合にも、本発明の方法を適用できる。
符号を形成するので、チップ領域の空きスペースを有効
に利用できる。その−に、レチクルを使ってＴンエハー
トＧこスデッブ・アンド・リビー１へて゛マスクパター
ンを転写する場合にも、本発明の方法を適用できる。
また、請求項２の発明では、前記とほぼ同様の効果を有
する他に、専用マスクに代えて直接描画方法で認識符号
パターンをレジストに焼付けているので、専用マスクの
製作が不要になることがら、処理すべきウェハ枚数が少
ない場合には、ゴス１゛面及び工数面で効果が大きい。
する他に、専用マスクに代えて直接描画方法で認識符号
パターンをレジストに焼付けているので、専用マスクの
製作が不要になることがら、処理すべきウェハ枚数が少
ない場合には、ゴス１゛面及び工数面で効果が大きい。
第１図（１）、（２＞は本発明の実施例を示す認識符号
形成工程図、第２図（１）、（２＞は従来の認識符号形
成方法を説明するためのもので、第２図（１）はマスタ
マスクの平面図、第２図（２）はウェハの平面図、第３
図は第１図のウェハの平面図、第４図は第１図のウェハ
の部分拡大図、第５図は本発明の他の実施例を示す認識
符号形成方法を説明するための図である。 １０・・・・・・ウェハ、１１・・・・・・チップ領域
、１．１ ａ・・・・・・回路、１ ］、 ｂ・・・・
・・認識符号、ｌｌｃ・・・・・・合わぜマーク、１２
・・・・・・マスタマスク、１３・・・・・・専用マス
ク、１４・・・・・・レジスト。
形成工程図、第２図（１）、（２＞は従来の認識符号形
成方法を説明するためのもので、第２図（１）はマスタ
マスクの平面図、第２図（２）はウェハの平面図、第３
図は第１図のウェハの平面図、第４図は第１図のウェハ
の部分拡大図、第５図は本発明の他の実施例を示す認識
符号形成方法を説明するための図である。 １０・・・・・・ウェハ、１１・・・・・・チップ領域
、１．１ ａ・・・・・・回路、１ ］、 ｂ・・・・
・・認識符号、ｌｌｃ・・・・・・合わぜマーク、１２
・・・・・・マスタマスク、１３・・・・・・専用マス
ク、１４・・・・・・レジスト。
Claims (1)
- 【特許請求の範囲】 １、半導体基板に配列形成された複数のチップ領域上に
、そのチップ領域の位置を表わす認識符号を形成するた
めの半導体装置の認識符号形成方法において、 前記各チップ領域に合わせマークが形成された半導体基
板を用い、その半導体基板上にレジストを塗布するレジ
スト塗布工程と、 回路パターンが形成されたマスタマスクを前記合わせマ
ークを基準にして位置合わせした後に前記レジストを露
光する第１の露光工程と、 前記合わせマークと対応する位置に認識符号パターンが
形成された専用マスクを用いて前記レジストを露光する
第２の露光工程と、 前記レジストを現像してレジストパターンを形成し、そ
のレジストパターンを用いて前記各チップ領域上をエッ
チングして回路及び認識符号を形成する工程とを、 順に施すことを特徴とする半導体装置の認識符号形成方
法。 ２、半導体基板に配列形成された複数のチップ領域上に
、そのチップ領域の位置を表わす認識符号を形成するた
めの半導体装置の認識符号形成方法において、 前記各チップ領域に合わせマークが形成された半導体基
板を用い、その半導体基板上にレジストを塗布するレジ
スト塗布工程と、 前記各チップ領域上のレジストに対して回路パターンの
露光を行った後、前記合わせマーク上のレジストに対し
て認識符号パターンを直接描画方法で露光する露光工程
と、 前記レジストを現像してレジストパターンを形成し、そ
のレジストパターンを用いて前記各チップ領域上をエッ
チングして回路及び認識符号を形成する工程とを、 順に施すことを特徴とする半導体装置の認識符号形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166292A JPH0215612A (ja) | 1988-07-04 | 1988-07-04 | 半導体装置の認識符号形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166292A JPH0215612A (ja) | 1988-07-04 | 1988-07-04 | 半導体装置の認識符号形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0215612A true JPH0215612A (ja) | 1990-01-19 |
Family
ID=15828644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63166292A Pending JPH0215612A (ja) | 1988-07-04 | 1988-07-04 | 半導体装置の認識符号形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0215612A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315207A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | 半導体装置 |
| JPH06158176A (ja) * | 1992-11-25 | 1994-06-07 | Kobe Steel Ltd | プレス成形性の優れた冷延鋼板の製造方法 |
| JPH06168859A (ja) * | 1992-11-30 | 1994-06-14 | Kyocera Corp | 半導体素子及び半導体素子の搭載方法 |
| DE10065537A1 (de) * | 2000-12-28 | 2002-08-14 | Infineon Technologies Ag | Verfahren zur Identifikation einer auf einen Wafer projizierten Maske nach der Belichtung des Wafers |
| JP2003218471A (ja) * | 1993-11-22 | 2003-07-31 | Xerox Corp | レーザダイオード生成方法 |
| KR100464740B1 (ko) * | 2001-04-09 | 2005-01-06 | 가부시끼가이샤 도시바 | 마스터 마스크를 이용하여 레티클에 ｉｃ 칩의 패턴을형성하기 위한 노광 방법 |
| JP2007523492A (ja) * | 2004-02-19 | 2007-08-16 | モレキュラー・インプリンツ・インコーポレーテッド | 基板の上に配置された膜の特性を測定する方法およびシステム |
| US7820366B2 (en) | 2005-04-06 | 2010-10-26 | Sae Magnetics (H.K.) Ltd. | Method of writing identifying information on wafer |
-
1988
- 1988-07-04 JP JP63166292A patent/JPH0215612A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315207A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | 半導体装置 |
| JPH06158176A (ja) * | 1992-11-25 | 1994-06-07 | Kobe Steel Ltd | プレス成形性の優れた冷延鋼板の製造方法 |
| JPH06168859A (ja) * | 1992-11-30 | 1994-06-14 | Kyocera Corp | 半導体素子及び半導体素子の搭載方法 |
| JP2003218471A (ja) * | 1993-11-22 | 2003-07-31 | Xerox Corp | レーザダイオード生成方法 |
| DE10065537A1 (de) * | 2000-12-28 | 2002-08-14 | Infineon Technologies Ag | Verfahren zur Identifikation einer auf einen Wafer projizierten Maske nach der Belichtung des Wafers |
| KR100464740B1 (ko) * | 2001-04-09 | 2005-01-06 | 가부시끼가이샤 도시바 | 마스터 마스크를 이용하여 레티클에 ｉｃ 칩의 패턴을형성하기 위한 노광 방법 |
| JP2007523492A (ja) * | 2004-02-19 | 2007-08-16 | モレキュラー・インプリンツ・インコーポレーテッド | 基板の上に配置された膜の特性を測定する方法およびシステム |
| US7820366B2 (en) | 2005-04-06 | 2010-10-26 | Sae Magnetics (H.K.) Ltd. | Method of writing identifying information on wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078738A (en) | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization | |
| TWI272660B (en) | Method of manufacturing exposure mask, lithography system, method of manufacturing semiconductor device and mask blank product | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JP2000066366A (ja) | フォトマスク及びその製造方法 | |
| JPH097924A (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
| JPH0215612A (ja) | 半導体装置の認識符号形成方法 | |
| US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
| JPH02262319A (ja) | パターン形成方法 | |
| JPS61284910A (ja) | 半導体装置製造用基板および半導体装置製造方法 | |
| JPH0544169B2 (ja) | ||
| JP3529967B2 (ja) | アライメントマーク付きフォトマスク用ブランクスの製造方法 | |
| JPH05259046A (ja) | 電子ビーム露光方法及び電子ビーム露光装置 | |
| JPS63278230A (ja) | 半導体装置の製造方法 | |
| JPS6215854B2 (ja) | ||
| Yang et al. | Combining and matching optical, electron‐beam, and x‐ray lithographies in the fabrication of Si complementary metal–oxide–semiconductor circuits with 0.1 and sub‐0.1 μm features | |
| JP2002072447A (ja) | 半導体装置の製造方法 | |
| JPH05134387A (ja) | 位相シフトマスクの構造、露光方式、露光装置及び半導体装置 | |
| JPS6235101B2 (ja) | ||
| JP2000305276A (ja) | 露光方法および装置 | |
| JP2596415B2 (ja) | 半導体装置の製造方法 | |
| JPH03255609A (ja) | 半導体装置の製造方法 | |
| TW201037463A (en) | Exposure apparatus and exposure method | |
| JPH10154649A (ja) | フォトマスクの位置合わせ方法 | |
| JPH05142746A (ja) | アライメントパターンを有するパターン版の描画方法及びその方法によつて描画されたパターン版 | |
| JPH03180017A (ja) | 半導体装置の製造方法 |