JPH02156227A - アクティブマトリクス表示装置の表示電極基板 - Google Patents

アクティブマトリクス表示装置の表示電極基板

Info

Publication number
JPH02156227A
JPH02156227A JP63310889A JP31088988A JPH02156227A JP H02156227 A JPH02156227 A JP H02156227A JP 63310889 A JP63310889 A JP 63310889A JP 31088988 A JP31088988 A JP 31088988A JP H02156227 A JPH02156227 A JP H02156227A
Authority
JP
Japan
Prior art keywords
bus line
wiring
substrate
electrode substrate
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63310889A
Other languages
English (en)
Inventor
Mikio Katayama
幹雄 片山
Hirohisa Tanaka
田仲 広久
Hidenori Otokoto
音琴 秀則
Yasunori Shimada
島田 康憲
Ken Kanamori
金森 謙
Hiroshi Morimoto
弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63310889A priority Critical patent/JPH02156227A/ja
Publication of JPH02156227A publication Critical patent/JPH02156227A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アクティブマトリクス表示装置の表示ThI
[1基板に関する。
従来の技術 ガラスなどの光透過性絶縁基板上に、薄膜トランジスタ
(Thin Film Transistor ;以下
、TFTと略称する)などのスイッチ要素がマトリクス
状に配列して形成されるほか、信号線、走査線、信号蓄
積キャパシタ用配線などのバスラインも併せて形成され
た表示電極基板を用いるアクティブマトリクス駆動方式
の液晶表示装置の4き、液晶の応答速度が速く、また表
示電極基板として使用される光透過性絶縁基板の面積に
制約がなく反射型、透過型のいずれにも適用できるなど
の利点を持つため、近年盛んに実用に供されている。
ところが、上記表示電極基板は製造工程が複雑で、また
大面積に形成されるため(したがってバスラーfンの数
もそれだけ多い)すべてのバスラインを断線欠陥なく形
成することは必ずしも容易ではなく、これが表示電極基
板の製造歩留まりを低下させる一因となっている。
そこで、表示電極基板の製造歩留まりを向上させるため
には、断線欠陥を検出してこれを修正することが重要と
なる。
第41は、そのような断線欠陥の修正を容易に行えるよ
うにした従来の表示電fI!基板の表面構造を概略的に
示した平面口である。第4図においてソースバスライン
X 1 、 X 2 、 =−、X m −1、Xm(
以下、任意のソースバスラインは符号Xで表わす)は信
号線となるバスラインであり、ゲートバスラインYl、
Y2.Y3.−・、Yr、−、Yn −1、Y n (
以下、任意のゲートバスラインは符号Yで表わす)は走
査線となるバスラインであって、これらは絶縁基板上に
おいて互いに直角に立体交差するように配列して形成さ
れている。
TFT 1は表示電極基板のスイッチ要素となる素子で
あって、このTFT 1と信号N積キャパシタ2と図示
しない絵素電極とが、ソースバスライン又とゲートバス
ラインYの各交差部にそれぞれ対応付はマトリクス状に
配列して形成され、TFTlのソース電極はソースバス
ラインXに、ゲート電極はゲートバスラインYに、ドレ
インtiは信号蓄積キャパシタ2の一方の電極と絵素電
極とにそれぞれ接続されている。
また、上記ソースバスラインX、ゲートバスラインY、
TFT1、信号蓄積キャパシタ2および絵素電極の形成
領域の外側には、予備配線3a3bがソースバスライン
Xの各端部およびゲートバスラインYの各端部と立体交
差するように形成されている。また、第4図には図示し
ないが、信号Mflキャパシタ2の他方の電極から引き
出されるキャパシタ用バスラインの各端部に対しても上
記予備配線3a、3bが立体交差させである。
このように構成された表示電極基板が液晶と組みきわさ
れて完成するアクティブマトリクス液晶表示装置の駆動
においては、TFT 1をオン・オフ制御するためのゲ
ート電圧、或いは表示信号としてTFTlのソース電極
に選択的に与えられるソース電圧はゲートバスラインY
の定められた一方の端部側から、或いはソースバスライ
ンXの定められた一方の端部側からそれぞれ印加される
すなわち、ゲート電圧については、例えば第4図に矢印
で示すゲートバスラインYの一端部側から印加される。
したがって、ゲートバスラインYrの途中の部分りに断
線がある場合には、ゲート電圧の印加される端部側から
断線個所りまでに接続されているTFT 1にはゲート
電圧が印加されるが、断線個所りからもう一方の端部ま
での間に接続されているTFTIにはゲート電圧が印加
されず、これらのTFTIに対応する絵素は駆動さ−ち
ないことになる。
そこで、このような断線欠陥の生じた表示電極1i;:
板については、上記ゲートバスラインYrと予備配線3
bとが立体交差する部分A、Bにおいて、ゲートバスラ
インYrと予備配線3bとを接続させることによって、
その断線欠陥が修正される。
すなわち、このときゲートバスラインYrの断線個所り
からゲート電圧が印加されない側の端部までの部分には
、予備配線3bを経由してデーl−電圧が供給されるこ
とになる。
なお、各バスラインの断線欠陥は、表示電極基板を液晶
と組みきわせる前に、各バスラインの両端間の電気抵抗
を測定するなどの方法を用いて検査される。
第5121は上記表示電lI!基板が組み込まれたアク
ティブマトリクス液晶表示装置の具体的横道の一部を拡
大1−で示す断面図であり、第6図はそ1)アクティブ
マトリクス;α晶表示装置における予(@配線3a、3
bとバスラインX、Y、Zが交差する部分を拡大して示
す断面図である。
第5[21において、絶縁基[4はガラスからなりその
絶縁基板4上にTFT lのゲート電圧うとしてi 膜
2500人のT a (タンクlし)膜が形成され、さ
らに−その上にfl、IQ3000人のT a : O
、(酸fヒタ〉タル> 、”146 aとlII”23
0000人のSiNx(窒化シリコン)膜6bがゲート
絶縁膜6として形成されている。またゲート絶縁膜6上
には膜厚1000人のa−3i(i)(真性半導体非晶
質シリコン)層7およびWff500人のa−3i (
n” >(n形半導木非晶質シリコン)層8が形成され
、さらにその上にソース電極9およびドレイン1陽10
となるI[22000人のTi(チタン)膜が1択的に
形成され、これによってaS i T F T 1がi
ll成されている。
絵素2 % 11 ハ嘆W 1000 A ノT T 
O(イ:/ジウム易酸化物)膜からなり、その一部がド
レイン電81i10上に重ねられている。走査線である
ゲートバスラインYおよびキャパシタ用バスライン(第
5[Jでは図示せず)はTa膜によって、また信号線で
あるソースバスラインXはTi膜によってそれぞれ形成
されている。さらにその上の全面には膜厚3000人の
SiNx膜が保護膜12として形成され、その上面全面
に配向膜13aが形成されている。
このようにして構成された表示電極基板14と対向させ
て対向側基板15が配置され、この表示電子基板14と
対向側基板15との間に液晶16が介在させである。t
t向側基板15においては、ガラスからなる絶縁基板1
7の上記表示電)基板14と対向するに面のうち、f!
素S径11と対向する部分にカラーフィルタ18が、ま
た池の部分には光非透過膜19が形成され、その上の全
面に対向″:r:、fK20がI TO119によって
形成されており、さらにその上の全面に配向膜131)
が形成されている。
また、第6 UZIにおいて、表示電極基板1−1に形
成される予備配線3a、3bは絶縁膜21を介してソー
スバスラインX、ゲートバスラインY、キャパシタ用配
線Zなどの上を立体交差させである。
その予備配線3a、3bの各バスラインX、Y。
Zと交差しない部分およびソースバスラインXと交差す
る部分はTa膜によって形成され、タートバスラインY
およびキャパシタ用バスラインZと交差する部分はTi
(チタン)膜によって形成されている。
発明が解決しようとする課題 上述したように、予備配線3a、3bはソースバスライ
ンX、バスラ・fンY、キャパシタ用バスライ〉Zと絶
縁膜21を介して立体交差させてあり、これらの交苓部
には浮遊容量が生じる一方、予備配線3a、3bと対向
電11i20との間には、これらの間に介在する液晶1
6、配向膜13a。
13b、保護膜12などの誘電性に起因する容量が存在
するため、予備配ti3a、3bを経由して信号を伝達
させる堝きには、上記各容量の和と予備配線3a、3b
の持つ抵抗との積で与えられる時定数に応じた信号の遅
延が生じる。
すなわち、上述したようにバスラインの断線個所を予f
1配線3;t、3bで修正した場きには、断線個所を境
にした両側で入力信号に差が生じ、そのバスラインに並
ぶ絵素の一群による表示は正常部と比べてJい線状を呈
することになり、表示品位を低下させてしまうという問
題点を有する。
これを改善するために、例えば第7図に示すように予備
配線3a、3bブ)8I福を広くして配線抵抗を小さく
することが考えられるが、この場会には予備配線3=t
、3bと各バスラインX、Y、Zとの交差部に生じる浮
遊容量もそれだけ大きくなるため、結局、信号の遅延を
抑えることができない。
したがって、本発明の目的は、予備配線によって断線欠
陥を修正した場きにも信号の遅延が生じることのない表
示T:、f!基板を提供することである。
課題を解決するための手段 本発明力第1は、絶縁基板上に信号線、走査線、信号蓄
積キャパシタ用配線などのバスラインのほか、これらノ
くスラインのいずれかに接鼾克可能な断線(II正用予
備配線をバスラインと立体交差させて形成したアクティ
ブマトリクス表示装置の表示電極基板において、 前記予備配線のバスラインとの交苓部の線幅を非交差部
の線幅よりも侠くしたことを特徴とするアクティブマト
リクス表示′装置の表示電極基板である。
また1本発明の第2は、絶縁基板上に信号線、走査線、
信号蓄積キャパシタ用配線などのバスラインのほか、こ
れらバスラインのいずれかに接続可能な断線修正用予備
配線を形成したアクティブマトリクス表示の表示電極基
板において、前記絶縁基板上の面域のうち、表示電極基
板と対向させて配置する対向側基板に形成される対向電
極と対向する面域の外側に、前記予備配線を形成したこ
とを特徴とするアクティブマトリクスに水装置の表示;
極基板である。
fヤ用 本発明の第1に従えば、予備配線と各バスラインとの交
差部に生じる浮遊容量が小さく抑えられるので、バスラ
インの断線欠陥を予備配線によって修正したとき、その
予備配線を経由して供給される信号に遅延が生じない。
また本発明の第2に従えば、予備配線と対向電極とが対
向し合わず、これらの間に容量が生じないので、バスラ
インの断線欠陥を予備配線によって修正したとき、その
予備配線を経由して供給される信号に遅延が生じない。
実施例 第2図は、本発明の表示電極基板の一実施例の表面il
l造を概略的に示した平面図である。第2図において、
ソースバスラインXi、X2.・・・、Xm−1,Xm
(以下、任意のソースバスラインは符号Xで表わす)は
信号線となるバスラインであり、ゲートバスラインYl
、Y2.Y3.・・・、Yr、−、Yn−1,Yn (
以下、任意のゲートバスラインは符号Yで宍わす)は走
査線となるバスラインであって、これらは絶縁基板上に
おいて互いに絶縁層を介して直角に立木交差するように
配列して形成されている。これとは別にキャパシタ用バ
スラインZ1.Z2.−、Zn−1,Zn (以下、任
意のキャパシタ用バスラインはi号Zで表わす)がゲー
トバスラインYと平行に、かつソースバスラインXと絶
縁層を介して直角に立体交差するように配列して形成さ
れている。
TFT31は表示電極基板のスイッチ要素となる素子で
あって、このTFT31と信号蓄積キャパシタ32と図
示しない絵素電極とが、ソースバスラインXとゲートバ
スラインYとの各交差部にそれぞれ対応付はマトリクス
状に配列して形成され、TFT31のソース電極はソー
スバスライン:<:こ、ゲート;嶋はy−トバスライン
Yに、ドレイン:5は!エリ蓄積キャパシタ32の一方
の$瘉と12毒′:i蚤とにそれぞれ接続され、信号蓄
積キャパシタ32の惣方の電極はそれぞれ対応するキャ
ペシタ用バスラーf>Zに接続されている。また、上2
−/−スベスラインX、y−トバスラインY、キーベニ
5F用バスラf〉Z−TFT3m信号蓄゛!τ丁!ζシ
フ3二:5よび桧票;粂の形成領域の外1、こは、T”
1配置i 33 a 、  33 bが9−スバスライ
ンX、ゲートバスラインY、キャパシタ用バスラ(〉Z
力各瑞部と絶縁層を介して立体交差するように形成され
ている。
第1I2Iは、ソースバスラインX、ゲートパスライ;
Y、キャパシタ用バスラインZと予備配線33a、33
bとが立体交差する部分を拡大して示す下面図である。
第1図において、予備配線33a、33bの各バスライ
ンx、y、zと交差しない部分Wについては、予備配線
33a、33bの配線抵抗を小さく抑えるためにその線
幅が広く形成されているのに対して、各バスラインX、
Y。
Zとの交差部Nについては、予備品!33a、33bと
各バスラインX、Y、Zとの間に生じる浮遊′81を小
さく抑えるためにその線幅が非交差部Wよりも+5″r
狭く形成されている。
なお、ソースバスラインXはTi膜で、ゲートバスライ
ンYおよびキャパシタ用バスラインーZはTa膜で形成
されており、予備配線33a、33bの非交1部Wおよ
びソースバスラ(> X ’=の交差部NはTa膜によ
って形成され、ゲートバスラインYおよびキャパシタ用
バスラインZとの交差部NはTi膜によって形成されて
いる。
上記表示電極基板が液晶と組みきわされてアクティブマ
トリクス液晶表示′装置とされる前に、各バスラインX
、Y、Zの断線欠陥の有無が検査され、断線個所が予備
品!133a、33bによって修正されるのは上述した
従来の表示電極基板の場合と同様である。すなわち、第
2図において、泗えばゲートバスラインYrの途中に断
線個所D1が見つかれば、その左右両端部の予備配線3
3bと交差部AI、Blが予備配線33bに接続され、
第2図に矢印で示す端部側からゲート電圧が印加される
ものとすると、そのゲート電圧は予備配線33bを経由
して断線個所D1から先へも供給される。
この表示電極基板のJ%会、第2図に示すように予備配
線33a、33bの各バスラインX、Y。
Zと交差しない部分Wでは線幅が広くその配線抵抗が小
さく抑えられている一方、各バスラインX。
Y、Zとの交差部Nでは線幅が狭くその部分に生じる浮
遊容量も小さく抑えられるので、予備配線33a、33
bに付帯する時定数が小さくなり、したがって予備配線
33a、33bを経由して信号が伝達されるときの遅延
はほとんど生じない。
具体的には、例えば対角3インチの画面の液晶表示装置
について、この表示電極基板を用いた渇き、従来比で約
1桁以上のオーダで遅延時間が減少することが確認され
ている。すなわち、バスラインX、Y、Zに断線欠陥が
ない場合の信号の遅延時間が約1〜2μ秒であるのに対
して、上記表示電極基板の予備配線33a、33bを経
由して信号が伝達されるときの遅延時間も約1〜2μ秒
程度となり、両者の間でほとんど差がない。
第3図は、本発明の表示電極基板の他の実施例の表面構
造を概略的に示した平面図である。この表示′:4瘉基
板基板、これと対向させて配置される対向側基板の対向
電極が対向する領域(第3図でほそめ表示電極基板上の
対向領域Rを2点頚線で囲んで示す)の外側に予備配線
33a、33bが形成されている。逆に言えば、対向側
基板の対向電極は表示電極基板の予備配線33a、33
と対向する位置より内側に限って形成されることになる
。対向電極をこのように形成するには、対向電極を蒸着
するときマスクを用いてパターン化するか、或いは全面
蒸着したあと、フォトリソグラフィーなどによるエツチ
ング処理を施すことによってパターン化すればよい。
ソースバスラインXi、X2. ・−、Xm−1゜Xm
、ゲートバスラインYl、Y2.Y3. ・・・Yロー
1 、 Y rr 、キャパシタ用バスライン・Zl。
Z2. ・−、Zn−1,Zn、TFT31.信号蓄積
キャパシタ32、絵素電極などの構成については先の実
施例と同様であるので、ここではその説明は省略する。
このに示電陽基板の!4き、上述したように予備配線3
3a、33bが対向側基板の対向電極と対向しないので
、これらの間に容量が生じず、予備配線33a、33b
に付帯する時定数の要素は、予備配線33;i、33b
自身が持つ配線抵抗と予備配線33a、33bと各バス
ラインX、Y、Zヒの交差部に生じる(1!遊容量のみ
となる。したがって、予備配線33a、33bを経由し
て伝達される信号の遅延時間は、従来の表示電極基板の
場きに比べて大幅に低減される(従来比で約1桁以上の
オーダで遅延時間が減少する)。
具体的には、バスラインX、Y、Zに断線欠陥がない場
合の信号の遅延時間が約1〜2μ秒であるのに対して、
上記表示電極基板の予備配線33a、33bを経由して
信号が伝達されるときの遅延時間は約2〜3μ秒となり
、はとんど差のないことが確二2されている。
発明の効果 以上のように、本発明の第1のアクティブマトリクス表
示装置の表示電極基板によれば、予備配線と各バスライ
ンとの交差部に生じる浮遊容量が小さく、したがって予
備配線に付帯する時定数が小さく抑えられているので、
バスラインの断線欠陥を予備配線によって修正しても、
その子(1配線を経由して供給される信号に遅延が生じ
ない。
また、本発明の第2のアクティブマトリクス表示装置の
表示電極基板によれば、予備配線と対向電極とがkt向
し合うことがなく、これらの間に容量が生じないので、
その分だけ予備配線にけ帯す時定数が小さく抑えられ、
したがってバスラインの断線欠陥を予備配線によって修
正しても、そf)予(箱配線を経由して供給される信号
に遅延が生じない。
【図面の簡単な説明】
第1[2Iは本発明の一実施例であるアクティブマトリ
クス表示装置の表示電極基板の表面構造の要部を拡大し
て示す下面図、第2[2Iはその表示電極基板グ)表面
構造の概略的な構成を示す平面図、第3図は本発明の池
の実施例であるアクティブマトリクス表示装置の表示電
極基板の表面構造の概略的な構成を示す平面図、第4図
は従来のアクティブマトリクス表示装置の表面電極基板
の表面構造の機略的な構成を示す平面図、第5図はその
表面電極基vi含用いて組まれた液晶表示装置の一部を
拡大して示す断面図、第6図はその液晶表示装置の予備
配線とバスラインとの交差部分を示す断面図、第7図は
その表示電極基板の予備配線とバスラインとの交差部を
示す平面図である。 31・・・TPT、32・・・信号蓄積キャパシタ、3
3a、33b・・・予備配線、X1〜Xm・・・ソース
バスライン、Y1〜Yn・・・ゲートバスライン、Z1
〜Z rr・・・キャパシタ用バスライン代理人  弁
理士 画数 圭一部 第6図 3a、3b 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁基板上に信号線、走査線、信号蓄積キャパシ
    タ用配線などのバスラインのほか、これらバスラインの
    いずれかに接続可能な断線修正用予備配線をバスライン
    と立体交差させて形成したアクティブマトリクス表示装
    置の表示電極基板におい前記予備配線のバスラインとの
    交差部の線幅を非交差部の線幅よりも狭くしたことを特
    徴とするアクティブマトリクス表示装置の表示電極基板
  2. (2)絶縁基板上に信号線、走査線、信号蓄積キャパシ
    タ用配線などのバスラインのほか、これらバスラインの
    いずれかに接続可能な断線修正用予備配線を形成したア
    クティブマトリクス表示の表示電極基板において、 前記絶縁基板上の面域のうち、表示電極基板と対向させ
    て配置する対向側基板に形成される対向電極と対向する
    面域の外側に、前記予備配線を形成したことを特徴とす
    るアクティブマトリクス表示装置の表示電極基板。
JP63310889A 1988-12-07 1988-12-07 アクティブマトリクス表示装置の表示電極基板 Pending JPH02156227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63310889A JPH02156227A (ja) 1988-12-07 1988-12-07 アクティブマトリクス表示装置の表示電極基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63310889A JPH02156227A (ja) 1988-12-07 1988-12-07 アクティブマトリクス表示装置の表示電極基板

Publications (1)

Publication Number Publication Date
JPH02156227A true JPH02156227A (ja) 1990-06-15

Family

ID=18010602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63310889A Pending JPH02156227A (ja) 1988-12-07 1988-12-07 アクティブマトリクス表示装置の表示電極基板

Country Status (1)

Country Link
JP (1) JPH02156227A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203986A (ja) * 1992-01-27 1993-08-13 Nec Corp 液晶表示装置
US5276540A (en) * 1990-11-30 1994-01-04 Sharp Kabushiki Kaisha Active matrix substrate with conductive film covering transparent conductive film portion connecting additional and non-additional capacitance portions of pixel electrode
US5287206A (en) * 1990-11-30 1994-02-15 Sharp Kabushiki Kaisha Active matrix display device
JP2002196352A (ja) * 2000-12-07 2002-07-12 Koninkl Philips Electronics Nv 予備配線を有する液晶表示装置
WO2003081329A1 (fr) * 2002-03-26 2003-10-02 Tfpd Corporation Substrat en reseau et procede de fabrication
JP2008123007A (ja) * 2001-10-02 2008-05-29 Sharp Corp 液晶表示装置およびその製造方法
JP2010271519A (ja) * 2009-05-21 2010-12-02 Ricoh Co Ltd 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63222443A (ja) * 1987-03-11 1988-09-16 Alps Electric Co Ltd 薄膜トランジスタマトリツクスアレイ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63222443A (ja) * 1987-03-11 1988-09-16 Alps Electric Co Ltd 薄膜トランジスタマトリツクスアレイ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276540A (en) * 1990-11-30 1994-01-04 Sharp Kabushiki Kaisha Active matrix substrate with conductive film covering transparent conductive film portion connecting additional and non-additional capacitance portions of pixel electrode
US5287206A (en) * 1990-11-30 1994-02-15 Sharp Kabushiki Kaisha Active matrix display device
JPH05203986A (ja) * 1992-01-27 1993-08-13 Nec Corp 液晶表示装置
JP2002196352A (ja) * 2000-12-07 2002-07-12 Koninkl Philips Electronics Nv 予備配線を有する液晶表示装置
JP2008123007A (ja) * 2001-10-02 2008-05-29 Sharp Corp 液晶表示装置およびその製造方法
WO2003081329A1 (fr) * 2002-03-26 2003-10-02 Tfpd Corporation Substrat en reseau et procede de fabrication
CN100363825C (zh) * 2002-03-26 2008-01-23 怗福丕帝股份有限公司 阵列基板及其制造方法
JP2010271519A (ja) * 2009-05-21 2010-12-02 Ricoh Co Ltd 表示装置

Similar Documents

Publication Publication Date Title
JP6196015B2 (ja) Tft基板及びその製造方法
JP2740813B2 (ja) 非晶質シリコン薄膜トランジシタアレイ基板
JPH0990318A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JPH1091085A (ja) 液晶表示素子及びその製造方法
KR20030026831A (ko) 액정 표시 장치
JPH02156227A (ja) アクティブマトリクス表示装置の表示電極基板
JPH01217423A (ja) 非晶質シリコン薄膜トランジスタアレイ基板
JPH03242625A (ja) アクティブマトリクス型液晶表示装置
JPH06294972A (ja) アクティブ・マトリクス液晶ディスプレイ
JP2603716B2 (ja) アクティブマトリクス表示装置
JPH0695186B2 (ja) 薄膜トランジスタアレイ
CN102043295A (zh) 阵列基板及其制造方法和液晶显示器
JPH09101541A (ja) 表示装置用アレイ基板及びその製造方法
JP2000194012A (ja) 薄膜トランジスタマトリクスの製造方法と薄膜トランジスタマトリクス
JPH01134345A (ja) アクティブマトリクス基板
JPH0220830A (ja) 薄膜トランジスタアレイ
JPH0444014A (ja) アクティブマトリクス型液晶表示装置
JP3326674B2 (ja) 液晶表示装置
JPH01134343A (ja) アクティブマトリクス基板
JPH10133234A (ja) 液晶表示装置
JPH09153618A (ja) 液晶表示装置の製造方法
JPH02234124A (ja) 液晶表示装置
JP3071352B2 (ja) アクティブマトリクスパネル
JPH0480723A (ja) アクティブマトリックス型液晶表示装置
JPH01134344A (ja) アクティブマトリクス基板