JPH02156231A - ゲート付ｐｎｐｎ半導体素子の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はゲート付ｐｎｐｎ素子を駆動するための回路に
関する。

（従来の技術） 光コンピュータ、光交換あるいは光・電気集積回路の分
野に用いることができ光スィッチや光メモリ−、あるい
は波長変換の機能を有するｐｎｐｎ半導体素子が注目さ
れている。ｐｎｐｎ半導体素子は２つのトランジスタが
互いにコレクターとベースを接合し合った素子と考える
ことができる。そのために、この素子は印加電圧が大き
くなるとトリガ（光あるいは電気）により発生した電流
が基になりトランジスタの正帰還効果で、ＯＮ状態に移
行する。

ＯＮ状態では内部にある３個のｐｎ接合全てが順バイア
ス状態となる。ｐｎｐｎ半導体素子をＯＮ状態からＯＦ
Ｆ状態へ戻すためには順バイアスとなっている３個のｐ
ｎ接合から、過剰キャリアをす早く追い出すか、再結合
させる必要がある。ｐｎｐｎ半導体素子から高速に過ぐ
りキャリアを追い出す方法として、ｐｎｐｎ半導体素子
にゲートを設け、そのゲートから過剰キャリアを追い出
す方式が考えられており、本発明の発明者らにより特開
昭６３−２４４９２９号公報により解決されている。第
２図にその従来知られているゲート付ｐｎｐｎ半導体素
子の駆動回路を示す。この駆動回路は、ｐｎｐｎ半導体
素子１のアノード電極４とカソード電極５の間に負荷抵
抗２と電源３とが直列に接続されたｐｎｐｎ素子１自体
を動かす電源回路と、ｐｎｐｎ半導体素子１のアノード
電極４とゲート電極６との間に、金属−ｎ−ＧａＡｓ接
触型のショットキーダイオード７のｎ−ＧａＡｓ側をｐ
ｎｐｎ半導体素子１のアノード電極４に、ショットキー
ダイオード７の金属側をｐｎｐｎ半導体素子１のゲート
電極６に接続されたゲート回路部とで構成されている。

電源３によりｐｎｐｎ半導体素子１のアノード電極に正
の電圧を印加し、増加していくとｐｎｐｎ半導体素子は
ＯＮ状態となる。そのときには、ｐｎｐｎ半導体素子１
のゲート電極６とアノード電極４との間に接続されたシ
ョットキーダイオード７には、アノード電極４に接続さ
れたｎ−ＧａＡｓ側に正の電圧が印加され、ショットキ
ーダイオード７は逆バイアス状態となり電流は流れない
。これによりｐｎｐｎ半導体素子１の動作に影響を及ぼ
さない。次にｐｎｐｎ半導体素子１をＯＮ状態からＯＦ
Ｆ状態へ戻すために、電源３によりｐｎｐｎ半導体素子
のアノード電極に負の電圧を印加する。そのときには、
ｐｎｐｎ半導体素子１のゲート電極６とアノード電極４
との間に接続されたショットキーダイオードには、アノ
ード電極４に接続されたｎ−ＧａＡｓ側に負の電圧か印
加され、ショットキーダイオード７は順バイアス状態と
なり、ｐｎｐｎ半導体素子のゲート電極４は同素子のア
ノード電極と短絡されることになる。

それによってｐｎｐｎ半導体素子のｐ２領域に蓄積され
ていた正孔がｐｎｐｎ半導体素子のｐｉ−ｎｌ−ｐ２領
域における内部電界によりゲート電極４を通じて外部に
流れ出す。それに伴い、ｐｎｐｎ半導体素子のｎ□領領
域蓄積されていた電子もｐｎｐｎ半導体素子内部におけ
る電荷の中性条件を満足するために消滅して行く。

そのためにｐｎｐｎ半導体素子は、この回路により、Ｏ
Ｎ状態からＯＦＦ状態への戻りがす早く行なわれること
になる。

（発明が解決しようとする問題点） 光コンピュータ、光交換あるいは光・電気集積回路の分
野に用いることができ光スィッチや光メモノー、あるい
は波長変換の機能を有するｐｎｐｎ半導体素子は、例え
ばジー・ダブル・テーラら（Ｇ、Ｗ、Ｔａｙｌｏｒｅｔ
ａｌ、）によりアプライド・フィジックス・レターズ（
Ａｐｐｌｅ、　Ｐｈｙｓ、　Ｌｅｔｔ、）誌、第５０（
２）巻、１９８７年、第３３８頁〜第３４０頁に記載さ
れている。

この素子は印加電圧が大きくなるとトリガ光により発生
した電流が基になりトランジスタの正帰還効果で、ＯＮ
状態に移行する。ＯＮ状態では内部にある３個のｐｎ接
合全てが順バイアス状態となる。

そのときのｐｎｐｎ素子のバンド構造は、半導体レーザ
（ＬＤ）、発光ダイオード（ＬＥＤ）と同様となるため
に、ＯＮ状態でのｐｎｐｎ半導体素子は発光を生じる。

このｐｎｐｎ半導体素子はｐ１領域はｐ型Ａｌｏ、４Ｇ
ａ□、６Ａｓでｎ１領域はｎ−ＧａＡｓで、ｐ２領域は
ｐ−ＧａＡｓ、　ｎ２領域はｎ−Ａｌ□、４Ｇａｇ、６
ＡＳにより形成されている。この素子の光吸収と発光は
ｎｌとｐ２領域で行なわれる。受光機能はこの層の禁制
帯波超よりも短い波長でなされ、発光は禁制帯波長程度
で生じるので、光アンプや波長変換素子として働かせる
と常に入力光９よりも出力光１０の波長が長波長側にシ
フトしていくことになる。また発光をＬＤ光で発生され
る場合には活性層は薄くする必要があり同一層を利用し
た受光では受光効：＄（感度）か悪くなる様な発光・受
光での特性のトレードオフを生じる問題がある。しかし
この様な素子の問題に対して従来知られた駆動回路は、
ＯＮ状態からＯＦＦ状態へ戻すときには内部に蓄積され
たキャリアを引き抜く効果により高速化する効果がある
がＯＦＦ状態からＯＮ状態へ移る場合には素子特性をカ
バーする効果はなく特性改善効果は得られなかった。

本発明の目的は従来のかかる問題点を解決し、ＯＮ状態
からＯＦＦ状態に高速に戻す効果を損なうことなく　、
ｐｎｐｎ半導体のもつ発光と受光の間のトレードオフを
カバーすることが可能な駆動回路を提供することにある
。

（問題点を解決するだの手段） 本発明は、ｐｎｐｎ接合を有し、ｎ型ベース領域、ｐ型
ベース領域いずれか、または両方にゲート電極が設けら
れたｐｎｐｎ半導体素子を駆動するための回路において
、少なくとも整流特性を有する受光素子が該ｐｎｐｎ素
子のｎ型ゲート・アノード間にｎ型ゲートからアノード
に向かう電流のみが流れる整流極性方向に接続されてい
るか、または、ｎ型ゲート・カソード間にカソードから
ｎ型ゲートに向う電流のみが流れる整流極性方向に接続
され、かつ、該ｐｎｐｎ半導体素子のアノード−カソー
ド間に電源及び負荷抵抗が直列に接続されていることを
特徴とするゲート付ｐｎｐｎ半導体素子の駆動回路であ
る。

（作用） 上記の手段によれば、ｎ型ゲート・アノード間、あるい
はｎ型ゲート・カソード間に接続された受光素子をｐｎ
ｐｎ半導体素子がＯＦＦ状態からＯＮ状態となるときに
は入力する光を受光することに利用し、キャリアをｐｎ
ｐｎ半導体素子に注入することでｐｎｐｎ半導体素子を
ＯＮ状態とすることができる。従ってｐｎｐｎ半導体素
子の持っている発光特性と受光特性のトレードオフをカ
バーすることが可能となる。

（実施例） 以下、本発明の実施例について図面を参照して詳細に説
明する。第１図は本発明の駆動回路を示す。この駆動回
路は、第２図、でｐｎｐｎ半導体素子１のアノード電極
４とゲート電極６との間に接続されている金属−ｎ−Ｇ
ａＡｓ接触型のショットキーダイオード７の代わりに、
ｐ−ｎ接合を有するＩｎＧａＡｓフォトダイオード（吸
収端１．６２　ｐｍ）８をフォトダイオード８のｐ型タ
イプをｐｎｐｎ半導体素子１のゲート電極６側に、フォ
トダイオード８のｎ型タイプをｐｎｐｎ半導体素子１の
アノード側に接続し、それ以外は第２図と同じ構成とな
っている。この駆動回路においてｐｎｐｎ半導体素子１
をＯＮ状態からＯＦＦ状態へ戻すときにはｐｎ接合フォ
トダイオードも整流特性を有するためにアノード側に負
の電圧を印加するとフォトダイオードは順バイアス状態
となり内部のキャリアをｐｎｐｎ半導体素子１の外に引
き出し、従来の駆動回路と同様な効果を有することなる
。更に、電源３によりｐｎｐｎ半導体素子１のアノード
電極に正の電圧を印加すると、フォトダイオード８には
逆バイアスが印加される。フォトダイオード８に光が入
射されない状態では電流が流れないために従来技術と同
様にｐｎｐｎ半導体素子１にはなにも影響を及ぼさない
。しかしフォトダイオードに入力光１１が入射されると
、フォトダイオードから光吸収に伴う電流が流れる。そ
の結果ゲート電極６を通してｐ２領域にキャリアが注入
され、ｐｎｐｎ半導体素子１がＯＮ状態となり出力光１
０が発生する。このときフォトダイオード８は吸収端が
１．６２ｐｍであり、吸収端よりも短波長の光を受光可
能であり、ｐｎｐｎ半導体素子の発光は０．８７ｐｍで
生ずることから入力光１１よりも出力光１０の波長が常
に長波長側となる問題は解決でき、波長変換も可能とな
る。更に、受光はフォトダイオード８で行なっているた
めにｐｎｐｎ半導体素子１は受光特性は考慮せず発光特
性のみを最適化が可能となり、発光と受光のトレードオ
フの問題の問題も解決することが可能となる。尚本実施
例ではＩｎＧａＡｓフォトダイオードを用いたが特に限
定するものではない。

更に、ｎ型ゲート・アノード間にフォトダイオード接続
した例を用いて説明したがｎ型ゲート・カソード間に接
続した場合も有効であり、上記を同時に接続しても有効
であり、更に各々の波長を変えることにより複数の波長
変換効果も有することが可能となる。

（発明の効果） 以上詳細に述べた通り、本発明によれば、従来の回路の
効果を損なうことなく更にｐｎｐｎ半導体素子の発光と
受光のトレードオフの問題を解決できる効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す駆動回路を示す図、第
２図、は従来知られている駆動回路を示す図でるある。 １・・・ｐｎｐｎ半導体素子、２・・・負荷抵抗、３・
・・電源、４・、。 アノード電極、５・・・カソード電極、６・・・ゲート
電極、７００．ショットキーダイオード、８・・・フォ
トダイオード。

Claims (1)

【特許請求の範囲】
1. 　ｐｎｐｎ接合を有し、ｎ型ベース領域、ｐ型ベース領
   域のいずれか、または両方にゲート電極が設けられたｐ
   ｎｐｎ半導体素子を駆動するための回路において、少な
   くとも整流特性を有する受光素子が該ｐｎｐｎ素子のｐ
   型ゲート・アノード関にｐ型ゲートからアノードに向か
   う電流のみが流れる整流極性方向に接続されているか、
   または、ｎ型ゲート・カソード間にカソードからｎ型ゲ
   ートに向かう電流のみが流れる整流極性方向に接続され
   、かつ、該ｐｎｐｎ半導体素子のアノード・カソード間
   に電源及び負荷抵抗が直列に接続されていることを特徴
   とするゲート付ｐｎｐｎ半導体素子の駆動回路。