JPH0561809B2 - - Google Patents
Info
- Publication number
- JPH0561809B2 JPH0561809B2 JP62227634A JP22763487A JPH0561809B2 JP H0561809 B2 JPH0561809 B2 JP H0561809B2 JP 62227634 A JP62227634 A JP 62227634A JP 22763487 A JP22763487 A JP 22763487A JP H0561809 B2 JPH0561809 B2 JP H0561809B2
- Authority
- JP
- Japan
- Prior art keywords
- pnpn
- gate
- base region
- type
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 59
- 239000012535 impurity Substances 0.000 claims description 17
- 230000003287 optical effect Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Thyristors (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はゲート付pnpn素子を駆動するための
回路に関する。
回路に関する。
（従来の技術）
光コンピユータ、光交換あるいは光・電気集積
回路の分野に用いることができ光スイツチや光メ
モリー、あるいは波長変換の機能を有するpnpn
半導体素子が注目されている。このようなpnpn
素子は、例えばジー・ダブル・テーラら（G.W.
Taylor etal.）によりアプライド・フイジツク
ス・レターズ（Apple.Phys.Lett.）誌、第50(2)
巻、1987年、第338頁〜第340頁に記載されてい
る。pnpn半導体素子は２つのトランジスタが互
いにコレクターとベースを接合し合つた素子と考
えることができる。そのために、この素子は印加
電圧が大きくなるとトリガ（光あるいは電気）に
より発生した電流が基になりトランジスタの正帰
還効果で、ON状態に移行する。ON状態では内
部にある３個のpn接合全てが順バイアス状態と
なる。そのときのpnpn素子のバンド構造は、半
導体レーザ（LD）、発光ダイオード（LED）と
同様となるために、ON状態でのpnpn素子は発光
を生じる。そのために、光トリガによりpnpn素
子を発光させるためには、一度pnpn素子をOFF
状態に戻す必要がある。pnpn素子をON状態から
OFF状態へ戻すためには順バイアスとなつてい
る３個のpn接合から、過剰キヤリアをす早く追
い出すか、再結合させる必要がある。pnpn素子
から高速に過剰キヤリアを追い出す方法として、
pnpn素子にゲートを設け、そのゲートから過剰
キヤリアを追い出す方式が考えられており、
IEEE誌、第ED−13巻、７号、1966年、第590頁
〜第597頁に詳細に述べられている。第２図は従
来のゲート付pnpn素子の駆動回路を示している。
ここではp1n1p2n2とからなるpnpn半導体でn1にゲ
ート電極１１が形成されている素子の駆動回路を
示している。この回路は、pnpn素子１のアノー
ド電極９とカソード電極１０の間に負荷抵抗２と
電源６とが直列に接続されたpnpn素子１自体を
動かす電源回路と、ゲート電極１１とカソード電
極１０の間に、ゲート用抵抗４とゲート用電源５
とゲートスイツチ７が直列に接続されたゲート回
路とで構成されている。ゲートスイツチ７を開き
電源６によりpnpn素子１のアノード電極９に正
の電圧を印加し、増加させるとpnpn素子１はON
状態となる。逆にアノード電極９側に負の電圧を
印加し、そのタイミングに合わせゲートスイツチ
７を閉とすると、n1に蓄積されていた電子がゲー
ト用電源５による電界によつて流れ出す。それに
伴いp2に蓄積されていた正孔も追い出されること
になるのでゲート回路がない場合に比べて高速に
OFF状態とすることができる。
回路の分野に用いることができ光スイツチや光メ
モリー、あるいは波長変換の機能を有するpnpn
半導体素子が注目されている。このようなpnpn
素子は、例えばジー・ダブル・テーラら（G.W.
Taylor etal.）によりアプライド・フイジツク
ス・レターズ（Apple.Phys.Lett.）誌、第50(2)
巻、1987年、第338頁〜第340頁に記載されてい
る。pnpn半導体素子は２つのトランジスタが互
いにコレクターとベースを接合し合つた素子と考
えることができる。そのために、この素子は印加
電圧が大きくなるとトリガ（光あるいは電気）に
より発生した電流が基になりトランジスタの正帰
還効果で、ON状態に移行する。ON状態では内
部にある３個のpn接合全てが順バイアス状態と
なる。そのときのpnpn素子のバンド構造は、半
導体レーザ（LD）、発光ダイオード（LED）と
同様となるために、ON状態でのpnpn素子は発光
を生じる。そのために、光トリガによりpnpn素
子を発光させるためには、一度pnpn素子をOFF
状態に戻す必要がある。pnpn素子をON状態から
OFF状態へ戻すためには順バイアスとなつてい
る３個のpn接合から、過剰キヤリアをす早く追
い出すか、再結合させる必要がある。pnpn素子
から高速に過剰キヤリアを追い出す方法として、
pnpn素子にゲートを設け、そのゲートから過剰
キヤリアを追い出す方式が考えられており、
IEEE誌、第ED−13巻、７号、1966年、第590頁
〜第597頁に詳細に述べられている。第２図は従
来のゲート付pnpn素子の駆動回路を示している。
ここではp1n1p2n2とからなるpnpn半導体でn1にゲ
ート電極１１が形成されている素子の駆動回路を
示している。この回路は、pnpn素子１のアノー
ド電極９とカソード電極１０の間に負荷抵抗２と
電源６とが直列に接続されたpnpn素子１自体を
動かす電源回路と、ゲート電極１１とカソード電
極１０の間に、ゲート用抵抗４とゲート用電源５
とゲートスイツチ７が直列に接続されたゲート回
路とで構成されている。ゲートスイツチ７を開き
電源６によりpnpn素子１のアノード電極９に正
の電圧を印加し、増加させるとpnpn素子１はON
状態となる。逆にアノード電極９側に負の電圧を
印加し、そのタイミングに合わせゲートスイツチ
７を閉とすると、n1に蓄積されていた電子がゲー
ト用電源５による電界によつて流れ出す。それに
伴いp2に蓄積されていた正孔も追い出されること
になるのでゲート回路がない場合に比べて高速に
OFF状態とすることができる。
（発明が解決しようとする問題点）
上述した従来のゲート付pnpn素子の駆動回路
は、素子本体の電源回路の他に、ゲート用電源
５、ゲート用抵抗４及びゲートスイツチ７が必要
であり、かつ、pnpn素子１の電源６とタイミン
グを合わせてゲートスイツチ７を開閉させる必要
があつた。そのために、ゲート付pnpn素子の駆
動回路が複雑となり、かつ、高価なものとなる問
題があつた。
は、素子本体の電源回路の他に、ゲート用電源
５、ゲート用抵抗４及びゲートスイツチ７が必要
であり、かつ、pnpn素子１の電源６とタイミン
グを合わせてゲートスイツチ７を開閉させる必要
があつた。そのために、ゲート付pnpn素子の駆
動回路が複雑となり、かつ、高価なものとなる問
題があつた。
本発明の目的は、従来技術では必要であつたタ
イミングを合わせる動作が不要であり、かつ、簡
単な回路構成で従来技術と同様な高価の得られる
ゲート付pnpn素子の駆動回路を提供することに
ある。
イミングを合わせる動作が不要であり、かつ、簡
単な回路構成で従来技術と同様な高価の得られる
ゲート付pnpn素子の駆動回路を提供することに
ある。
（問題点を解決するための手段）
本発明になるゲート付pnpn素子の駆動回路は、
pnpn接合を有し、ｎ型ベース領域、ｐ型ベース
領域の両方にゲート電極が設けられたpnpn半導
体素子を駆動するための回路において、該pnpn
半導体素子のｎ型ベース領域を形成する半導体層
の不純物濃度がｐ型ベース領域を形成する半導体
層の不純物濃度よりも高い場合には、該pnpn半
導体素子のｎ型ゲート−カソード間にカソード側
が正極性となる方向に整流素子が接続され、かつ
ｐ型ゲート−アノード間に抵抗が接続されている
か、または、該pnpn素子のｎ型ベース領域を形
成する半導体層の不純物濃度がｐ型ベース領域を
形成する半導体層の不純物濃度よりも低い場合に
は、該pnpn半導体素子のｐ型ゲート−アノード
間にｐ型ゲート側が正極性となる方向に整流素子
が接続され、かつ、ｎ型ゲート−カソード間に抵
抗が接続されており、かつ、該pnpn半導体素子
のアノード−カソード間に電源及び負荷抵抗が直
列に接続されていることを特徴としている。
pnpn接合を有し、ｎ型ベース領域、ｐ型ベース
領域の両方にゲート電極が設けられたpnpn半導
体素子を駆動するための回路において、該pnpn
半導体素子のｎ型ベース領域を形成する半導体層
の不純物濃度がｐ型ベース領域を形成する半導体
層の不純物濃度よりも高い場合には、該pnpn半
導体素子のｎ型ゲート−カソード間にカソード側
が正極性となる方向に整流素子が接続され、かつ
ｐ型ゲート−アノード間に抵抗が接続されている
か、または、該pnpn素子のｎ型ベース領域を形
成する半導体層の不純物濃度がｐ型ベース領域を
形成する半導体層の不純物濃度よりも低い場合に
は、該pnpn半導体素子のｐ型ゲート−アノード
間にｐ型ゲート側が正極性となる方向に整流素子
が接続され、かつ、ｎ型ゲート−カソード間に抵
抗が接続されており、かつ、該pnpn半導体素子
のアノード−カソード間に電源及び負荷抵抗が直
列に接続されていることを特徴としている。
（作用）
本発明ではpnpn半導体素子のｎ型ゲート−カ
ソード間あるいはｐ型ゲート−アノード間の整流
素子または抵抗によりｎ型ゲート−カソード間、
ｐ型ゲート−アノード間にリセツト時に短絡回路
が形成される。従つてpnpn半導体素子内に蓄積
された過剰キヤリアをす早く追い出すことができ
る。
ソード間あるいはｐ型ゲート−アノード間の整流
素子または抵抗によりｎ型ゲート−カソード間、
ｐ型ゲート−アノード間にリセツト時に短絡回路
が形成される。従つてpnpn半導体素子内に蓄積
された過剰キヤリアをす早く追い出すことができ
る。
（実施例）
次に本発明の実施例について図面を参照して説
明する。第１図は本発明の一実施例の回路を示す
図である。この実施例では、P1領域を
Al0.4Ga0.6As（厚さ0.5μm、不純物濃度Ｐ〜５×
1018cm-3）、n1領域をGaAs（厚さ1μm、不純物濃
度ｎ〜１×1017cm-3、P2領域をGaAs（厚さ50A、
不純物濃度Ｐ〜１×1019cm-3、n2領域を
Al0.4Ga0.6As（厚さ0.5μm、不純物濃度ｎ〜５×
1017cm-3）であるpnpn半導体素子１を用い、上述
したpnpn半導体素子１のアノード電極９とカソ
ード電極１０の間に負荷抵抗２と電源６とが直列
に接続されたpnpn素子１自体を動かす電源回路
と、pnpn半導体素子１のカソード電極１０とｎ
型ゲート電極１３との間に、抵抗１２（抵抗値
10KΩ）、金属−ｎ−GaAs接触型のシヨツトキー
ダイオード８の金属側をpnpn半導体素子１のｐ
型ゲート電極１４、シヨツトキーダイオード８の
ｎ−GaAs側をpnpn半導体素子１のアノード電極
９へ接続したゲート回路部で構成されている。電
源６によりpnpn半導体素子１のアノード電極に
正の電圧を印加し、増加していくとpnpn半導体
素子はON状態となる。このとき、アノード電極
９とｐ型ゲート電極間に接続したシヨツトキーダ
イオード８は逆バイアス状態となり電流は流れな
い。この状態は第２図で示した従来のpnpn半導
体素子の駆動回路において、pnpn半導体素子１
のカソード電極１０とゲート電極１１の間に接続
されたゲートスイツチ７が開状態であることと同
じ動作を示すことになる。またpnpn半導体素子
１のカソード電極１０とｎ型ゲート電極１３の間
に接続された抵抗１２により電流が流れn1領域に
キヤリアが注入されpnpn半導体素子１のスイツ
チング電圧を制御でき、10KΩの抵抗値の場合5V
のスイツチング電圧を2.5Vまで低下させること
ができた。スイツチング電圧が低い方が使用上扱
い易い。次にpnpn半導体素子１をON状態から
OFFへ戻すために、電源６によりpnpn半導体素
子のアノード電極に負の電圧を印加する。そのと
きには、pnpn半導体素子１のｐ型ゲート電極１
４とアノード電極９との間に接続されたシヨツト
キーダイオード８は、ｐ型ゲート電極１４側に正
の電圧が印加されることになる結果、順バイアス
状態となる。そしてpnpn半導体素子のｐ型ゲー
ト電極１４は同素子のアノード電極と短絡される
ことになる。それによつてpnpn半導体素子のp2
領域に蓄積されていた正孔がpnpn半導体素子の
p1−n1−p2領域における内部電界によりｐ型ゲー
ト電極１４を通じて外部に流れ出す。それに伴
い、pnpn半導体素子のn1領域に蓄積されていた
電子もpnpn半導体素子内部における電荷の中性
条件を満足するために抵抗１２を通じて消滅して
行く。これは第２図に示した従来のpnpn半導体
素子の駆動回路でpnpn半導体素子１のカソード
電極１０とゲート電極１１の間に接続されたゲー
トスイツチ７が閉状態であることと同様な動作を
示すことになり、ON状態からOFF状態への戻り
がす早く行なわれる。このときn1領域を形成して
いる半導体の不純物濃度とp2領域を形成している
半導体の不純物濃度の関係からpnpn半導体素子
１に加えられた負の電圧は主にp1n1接合に加わる
ことになる。そのためにn1−p1−n2領域での内部
電圧はp1−n1−p2領域での内部電圧に比べて小さ
い。従つてカソード電極１０とｎ型ゲート電極１
３の間にシヨツトキーダイオード８を接続して
も、内部抵抗が高い状態で用いることになりキヤ
リアの追い出し効果が充分に行えない。
明する。第１図は本発明の一実施例の回路を示す
図である。この実施例では、P1領域を
Al0.4Ga0.6As（厚さ0.5μm、不純物濃度Ｐ〜５×
1018cm-3）、n1領域をGaAs（厚さ1μm、不純物濃
度ｎ〜１×1017cm-3、P2領域をGaAs（厚さ50A、
不純物濃度Ｐ〜１×1019cm-3、n2領域を
Al0.4Ga0.6As（厚さ0.5μm、不純物濃度ｎ〜５×
1017cm-3）であるpnpn半導体素子１を用い、上述
したpnpn半導体素子１のアノード電極９とカソ
ード電極１０の間に負荷抵抗２と電源６とが直列
に接続されたpnpn素子１自体を動かす電源回路
と、pnpn半導体素子１のカソード電極１０とｎ
型ゲート電極１３との間に、抵抗１２（抵抗値
10KΩ）、金属−ｎ−GaAs接触型のシヨツトキー
ダイオード８の金属側をpnpn半導体素子１のｐ
型ゲート電極１４、シヨツトキーダイオード８の
ｎ−GaAs側をpnpn半導体素子１のアノード電極
９へ接続したゲート回路部で構成されている。電
源６によりpnpn半導体素子１のアノード電極に
正の電圧を印加し、増加していくとpnpn半導体
素子はON状態となる。このとき、アノード電極
９とｐ型ゲート電極間に接続したシヨツトキーダ
イオード８は逆バイアス状態となり電流は流れな
い。この状態は第２図で示した従来のpnpn半導
体素子の駆動回路において、pnpn半導体素子１
のカソード電極１０とゲート電極１１の間に接続
されたゲートスイツチ７が開状態であることと同
じ動作を示すことになる。またpnpn半導体素子
１のカソード電極１０とｎ型ゲート電極１３の間
に接続された抵抗１２により電流が流れn1領域に
キヤリアが注入されpnpn半導体素子１のスイツ
チング電圧を制御でき、10KΩの抵抗値の場合5V
のスイツチング電圧を2.5Vまで低下させること
ができた。スイツチング電圧が低い方が使用上扱
い易い。次にpnpn半導体素子１をON状態から
OFFへ戻すために、電源６によりpnpn半導体素
子のアノード電極に負の電圧を印加する。そのと
きには、pnpn半導体素子１のｐ型ゲート電極１
４とアノード電極９との間に接続されたシヨツト
キーダイオード８は、ｐ型ゲート電極１４側に正
の電圧が印加されることになる結果、順バイアス
状態となる。そしてpnpn半導体素子のｐ型ゲー
ト電極１４は同素子のアノード電極と短絡される
ことになる。それによつてpnpn半導体素子のp2
領域に蓄積されていた正孔がpnpn半導体素子の
p1−n1−p2領域における内部電界によりｐ型ゲー
ト電極１４を通じて外部に流れ出す。それに伴
い、pnpn半導体素子のn1領域に蓄積されていた
電子もpnpn半導体素子内部における電荷の中性
条件を満足するために抵抗１２を通じて消滅して
行く。これは第２図に示した従来のpnpn半導体
素子の駆動回路でpnpn半導体素子１のカソード
電極１０とゲート電極１１の間に接続されたゲー
トスイツチ７が閉状態であることと同様な動作を
示すことになり、ON状態からOFF状態への戻り
がす早く行なわれる。このときn1領域を形成して
いる半導体の不純物濃度とp2領域を形成している
半導体の不純物濃度の関係からpnpn半導体素子
１に加えられた負の電圧は主にp1n1接合に加わる
ことになる。そのためにn1−p1−n2領域での内部
電圧はp1−n1−p2領域での内部電圧に比べて小さ
い。従つてカソード電極１０とｎ型ゲート電極１
３の間にシヨツトキーダイオード８を接続して
も、内部抵抗が高い状態で用いることになりキヤ
リアの追い出し効果が充分に行えない。
そのために、負の電圧を印加したときに高い電
圧の加わるn1−p1接合を含むp1−n1−n2領域に整
流素子を、低い電圧しか加わらないn1−p2−n2領
域に抵抗を接続するのがリセツト動作には最も有
効である。
圧の加わるn1−p1接合を含むp1−n1−n2領域に整
流素子を、低い電圧しか加わらないn1−p2−n2領
域に抵抗を接続するのがリセツト動作には最も有
効である。
以上に示した構成によるゲート回路に、50Ωの
負荷抵抗２を接続し、パルス電源６からは正電圧
2.3V、負電圧−4Vの各電圧がパルス幅比１：１
で100MHzで交互に加えた。そこにパルス電源６
の正電圧のタイミングに合わせpnpn半導体素子
１に0.8μmの波長で１発当りの光パワー10pJの光
を固定パターンのくり返しでpnpn素子に入射し
た。pnpn半導体素子の出力光を観察したところ、
入射光の固定パターンと同一のパターンが得ら
れ、ｐ型ゲート電極−アノード電極間のシヨツト
キーダイオードと、ｎ型ゲート電極−カソード電
極間の10KΩの抵抗により内部に蓄積された過剰
キヤリアが引き抜かれたことを確認できた。
負荷抵抗２を接続し、パルス電源６からは正電圧
2.3V、負電圧−4Vの各電圧がパルス幅比１：１
で100MHzで交互に加えた。そこにパルス電源６
の正電圧のタイミングに合わせpnpn半導体素子
１に0.8μmの波長で１発当りの光パワー10pJの光
を固定パターンのくり返しでpnpn素子に入射し
た。pnpn半導体素子の出力光を観察したところ、
入射光の固定パターンと同一のパターンが得ら
れ、ｐ型ゲート電極−アノード電極間のシヨツト
キーダイオードと、ｎ型ゲート電極−カソード電
極間の10KΩの抵抗により内部に蓄積された過剰
キヤリアが引き抜かれたことを確認できた。
以上から、本発明によれば、第２図に示した、
従来のpnpn半導体素子の駆動回路におけるpnpn
半導体素子１のカソード電極１０とゲート電極１
１の間に直列に接続されていたゲート用抵抗４、
ゲート用電源５、ゲートスイツチ７という回路構
成部品をシヨツトキーダイオード８と抵抗１２と
いう回路構成部品２個のみで代用できるばかりで
なく、更に従来技術によれば、pnpn半導体素子
１のアノード電極９とカソード電極１０の間に接
続されている電源６とタイミングを合わせて、
pnpn半導体素子１のカソード電極１０とゲート
電極の間に接続されているゲートスイツチ７を開
閉する必要があつたが、本発明によればそのタイ
ミングを合わせる作業も不要となる。
従来のpnpn半導体素子の駆動回路におけるpnpn
半導体素子１のカソード電極１０とゲート電極１
１の間に直列に接続されていたゲート用抵抗４、
ゲート用電源５、ゲートスイツチ７という回路構
成部品をシヨツトキーダイオード８と抵抗１２と
いう回路構成部品２個のみで代用できるばかりで
なく、更に従来技術によれば、pnpn半導体素子
１のアノード電極９とカソード電極１０の間に接
続されている電源６とタイミングを合わせて、
pnpn半導体素子１のカソード電極１０とゲート
電極の間に接続されているゲートスイツチ７を開
閉する必要があつたが、本発明によればそのタイ
ミングを合わせる作業も不要となる。
以上、本実施例ではpnpn半導体素子のｎ型ベ
ース領域を形成する半導体層の不純物濃度がｐ型
ベース領域を形成する半導体層の不純物濃度より
も低い場合について述べたが、高い場合について
も同様な効果が実現できる。
ース領域を形成する半導体層の不純物濃度がｐ型
ベース領域を形成する半導体層の不純物濃度より
も低い場合について述べたが、高い場合について
も同様な効果が実現できる。
また本発明による回路に電源及び、他の回路構
成部品の付加は可能である。
成部品の付加は可能である。
（発明の効果）
以上説明した様に、本発明によれば、pnpn半
導体素子をON状態からす早くOFF状態に戻すこ
とができるゲート付pnpn素子の駆動回路を従来
技術よりも少ない部品構成で実現できる。しかも
従来必要だつたゲート回路部の動作とアノード−
カソード間に接続した電源の動作とのタイミング
を合わせることが必要なくなつた。
導体素子をON状態からす早くOFF状態に戻すこ
とができるゲート付pnpn素子の駆動回路を従来
技術よりも少ない部品構成で実現できる。しかも
従来必要だつたゲート回路部の動作とアノード−
カソード間に接続した電源の動作とのタイミング
を合わせることが必要なくなつた。
第１図は本発明の一実施例のゲート付pnpn半
導体素子の駆動回路を示す図、第２図は従来のゲ
ート付pnpn半導体素子の駆動回路を示す図であ
る。 １……pnpn素子、２……負荷抵抗、４……ゲ
ート用抵抗、５……ゲート用電源、６……電源、
７……ゲートスイツチ、８……シヨツトキーダイ
オード、９……アノード電極、１０……カソード
電極、１１……ゲート電極、１２……抵抗、１３
……ｎ型ゲート電極、１４……ｐ型ゲート電極。
導体素子の駆動回路を示す図、第２図は従来のゲ
ート付pnpn半導体素子の駆動回路を示す図であ
る。 １……pnpn素子、２……負荷抵抗、４……ゲ
ート用抵抗、５……ゲート用電源、６……電源、
７……ゲートスイツチ、８……シヨツトキーダイ
オード、９……アノード電極、１０……カソード
電極、１１……ゲート電極、１２……抵抗、１３
……ｎ型ゲート電極、１４……ｐ型ゲート電極。
Claims (1)
- １ pnpn接合を有し、ｎ型ベース領域、及びｐ
型ベース領域にゲート電極が設けられたpnpn半
導体素子を駆動するための回路において、該
pnpn半導体素子のｎ型ベース領域を形成する半
導体層の不純物濃度がｐ型ベース領域を形成する
半導体層の不純物濃度よりも高い場合には、該
pnpn半導体素子のｎ型ゲート−カソード間にカ
ソード側が正極性となる方向に整流素子が接続さ
れ、かつｐ型ゲート−アノード間に抵抗が接続さ
れているか、または、該pnpn素子のｎ型ベース
領域を形成する半導体層の不純物濃度がｐ型ベー
ス領域を形成する半導体層の不純物濃度よりも低
い場合には、該pnpn半導体素子のｐ型ゲート−
アノード間にＰ型ゲート側が正極性となる方向に
整流素子が接続され、かつ、ｎ型ゲート−カソー
ド間に抵抗が接続されており、かつ、該pnpn半
導体素子のアノード−カソード間に電源及び負荷
抵抗が直列に接続されていることを特徴とするゲ
ート付pnpn半導体素子の駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62227634A JPS6469118A (en) | 1987-09-10 | 1987-09-10 | Circuit for driving pnpn element with gate |
| US07/175,429 US5021694A (en) | 1987-03-30 | 1988-03-30 | Circuit for driving a gated p-n-p-n device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62227634A JPS6469118A (en) | 1987-09-10 | 1987-09-10 | Circuit for driving pnpn element with gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6469118A JPS6469118A (en) | 1989-03-15 |
| JPH0561809B2 true JPH0561809B2 (ja) | 1993-09-07 |
Family
ID=16863969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62227634A Granted JPS6469118A (en) | 1987-03-30 | 1987-09-10 | Circuit for driving pnpn element with gate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6469118A (ja) |
-
1987
- 1987-09-10 JP JP62227634A patent/JPS6469118A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6469118A (en) | 1989-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110556707B (zh) | 发光装置、光测量装置及图像形成装置 | |
| US3893153A (en) | Light activated thyristor with high di/dt capability | |
| US4864168A (en) | Process for controlling an optical pnpn thyristor to be driven | |
| US2877358A (en) | Semiconductive pulse translator | |
| JP3356644B2 (ja) | 半導体整流装置の駆動方法 | |
| JP2001036141A (ja) | 双方向半導体発光素子及び光伝送装置 | |
| US12010774B2 (en) | PWM controlled power source and method | |
| US6239638B1 (en) | SR flip flop | |
| JPH0645633A (ja) | 半導体光スイッチとその駆動方法 | |
| Pankove et al. | A pnpn optical switch | |
| Rosen et al. | 100 kW DC biased, all semiconductor switch using Si PIN diodes and AlGaAs 2-D laser arrays | |
| JPH0561809B2 (ja) | ||
| US5021694A (en) | Circuit for driving a gated p-n-p-n device | |
| US3261985A (en) | Cross-current turn-off silicon controlled rectifier | |
| US3940633A (en) | GTO turn-off circuit providing turn-off gate current pulse proportional to anode current | |
| JPH02156231A (ja) | ゲート付ｐｎｐｎ半導体素子の駆動回路 | |
| US4027179A (en) | High repetition rate injection laser modulator | |
| JP2666418B2 (ja) | ｐｎｐｎ構造体の駆動方法 | |
| JPS63244929A (ja) | ゲ−ト付ｐｎｐｎ素子の駆動回路 | |
| JPH0620128B2 (ja) | 半導体素子 | |
| WO2015179718A1 (en) | Construction and optical control of bipolar junction transistors and thyristors | |
| Gavrina et al. | Effect of current localization on the output optical power in high-power laser-thyristors based on AlGaAs/GaAs/InGaAs heterostructures | |
| US3711740A (en) | Response time controlled light emitting devices | |
| RU1804667C (ru) | Фотонно-инжекционный тиристор | |
| JP2815165B2 (ja) | 二方向注入型半導体レーザ装置 |