JPH0215634A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 多層配線を有する半導体装置とその製造方法に関し、 多層配線形成時にヒロックが生じにくい構成の半導体装
置を提供することを目的とし、基板上に多層の配線層が
、層間にそれぞれに絶縁膜を介して形成され、上下の配
線層が層間の絶縁膜にあけられたスルーホールを通して
接続されている半導体装置であって、前記上下の配線層
のうちの少なくとも下の配線層がアルミニウムまたはア
ルミニウム合金の第１層とチタニウムの第２層を有する
２層構造を含むように構成する。

［産業上の利用分野］ 本発明は、半導体装置とその製造方法に関し、特に多層
配線構造を有する半導体装置とその製造方法に関する。

［従来の技術］ 従来の多層配線としては、第３図（Ａ　）　　　（Ｄ　
）に示すものがあった。

第３図（、Ａ）−（Ｄ）において、４０は酸化膜３１を
備えたシリコン酸化膜基板（以下単に基板という）で、
３２は基板４０上に形成された下部配線層で、たとえば
アルミニウムシリコンである。

３５は層間絶縁膜で、たとえば燐珪酸ガラス（ＰＳＧ）
膜である。３６はスルーホール、３７は上部配線層で、
たとえばアルミニウムシリコンである。アルミニウムシ
リコンは通常１％程度までのシリコンを含むアルミニウ
ム合金である。

従来の多層配線を形成する方法の例を説明する。

第３図（Ａ）に示すように基板４０上に下部配線層３２
を真空蒸着法やスパッタ法によってデポジションし、そ
の後第３図（Ｂ）に示すようにフ第１〜リングラフィと
エツチングにて下部配線層３２をパターニングする。そ
の上に層間絶縁膜３５をＣＶＤ法で形成し、その後フォ
トリングラフィでスルーホール３６のパターンを形成し
、層間絶縁１模３５を選択的にエツチングして第３図（
Ｃ）に示す横道を得る。その後、第３図（Ｄ）に示すよ
うに上部配線層３７をデポジションしバターニングする
。上部配線層３７としては、アルミニウムシリコンが使
われることか多く、また層間絶縁膜３５としては燐珪酸
ガラス（ＰＳＧ）［が使用されることが多い０層間絶縁
［３５の形成温度は４００°Ｃ−４５０℃である。この
膜形成時に下部配線層にヒロックと称せられる突起物４
４か成長することがある。下部配線層３２からヒロック
４４か生じた場合、その上の層間絶縁膜３５の厚さか薄
くなり、絶縁されているべき下部配線層３２と上部配線
層３７とかショートすることかあった。

［発明が解決しようとする課題］ 本発明は、かかる問題を防止しようとするものであり、
多層配線形成時にヒロックが生じにくい構成の半導体装
置を提供することを目的とする。

［課題を解決するための手段］ 上下の配線層が層間絶縁膜のスルーホールを通して接続
されている半導体装置であって、下の配線層がアルミニ
ウム又はアルミニウム合金の第１層とチタニウムの第２
層を有する２層構造を含む。

［作用］ チタニウム層の効果によりアルミニウム合金の第１層か
らヒロックが発生することを防止できる。

チタニウムは高融点金属であり、層間絶縁膜の成長温度
４００−５００°Ｃの温度では熱変形はおこさずチタニ
ウム自身のヒロックは発生しない。

またチタニウムは非常に硬い金属である。チタニウムの
第２層がアルミニウム又はアルミニウム合金の第１層を
覆い第１層のヒロックを抑えこむ働きかある。またチタ
ニウムは下部第１層の熱変形を防止するため、第１層の
熱ストレスによる断線（ストレスマイクレイジョン）を
も防止する働きかある。

「実施例］ 第１図（Ａ）−（Ｄ）は、本発明の基本実施例による多
層配線を説明するための半導体装置の断面図であり、（
Ｄ）が上下の配線層を作製した状態を示し、（Ａ）、（
Ｂ）、（Ｃ）は中間状態を示す。

図において、１０は酸化膜１を備えたシリコン等の基板
（以下単に基板と言う）で、２は基板１０上に形成され
た下部配線層の第１層で、たとえばアルミニウム、また
はシリコンを約１％程度まで含むアルミニウムシリコン
合金、または銅を約１−４％含むアルミニウム鋼合金で
ある。これら、アルミニウムと池の金属の合金をアルミ
ニウム合金と呼ぶ。下部配線層の第１層の厚さは流す電
流量によるが、通常的０．５−１．５μｍである。

３は下部配線層の第２層でチタニウムの膜である。

５は層間絶縁膜で、たとえば燐珪酸ガラス（ＰＳＧ）Ｗ
Ａである。６はスルーホール、７は上部配線層で、たと
えばアルミニウムシリコンである。

第１図（Ａ）−（Ｄ）を参照して多層配線を形成する方
法を説明する。第１図（Ａ）で示すように基板１０上に
下部配線層の第１層を真空蒸着法やスパッタ法によって
デポジションする。その後第１図（Ｂ）に示すようにス
パッタリングでチタニウム（Ｔｉ）層３を５００−１５
００人成長する。チタニウム層は硬く、物理的に強固で
、アルミニラム又はアルミニウム合金の第１層からヒロ
ックが発生しようとするのを、物理的に抑えることによ
って防止する。５００人よりも薄くすると抑える力が弱
くなり、ヒロック防止の効果が薄れる。１５００人より
厚くするとチタニウム層３のパターニングか容易でなく
なる。

また、チタニウムはアルミニウムまたはアルミニウムシ
リコンより比抵抗が１桁高く、表面が酸化されやすい、
比抵抗と表面酸化による問題を避けるため、第１図（Ｃ
）に示すように良好な配線１鍔間コンタク１〜を得るた
めにあらかじめスルーホール径より大きめの面積４のチ
タニウムＮＩ３をエツチングする。大きめにするのは位
置合せ精度を考慮したためである。また、第１図（Ｃ）
左側部分で示すようにフォトリングラフィとエンチング
を用いて下部配線層の第１層２および第２層３をパター
ニングする。その上に、第１図（Ｄ）に示すように、層
間絶縁膜５をＣＶＤで形成し、その後フォトリングラフ
ィでスルーホール６のパターンを形成し、層間絶縁１１
１５を選択的にエツチングし、その後、上部配線層７を
デポジションする。

第２図（Ａ＞−（Ｊ）は、本発明の詳細な説明するため
の半導体装置の断面図である。

この図において、１１は酸化膜基板を備えたシリコン基
板（以下単に基板という）で、１２は基板１上に形成さ
れた下部配線層の第１層で、たとえばアルミニウムを１
％含むアルミニウムシリコンである。１３は下部配線層
の第２層でチタニウム（Ｔｉ）層である。１５は第１層
間絶縁膜で、燐珪酸ガラス（ＰＳＧ）膜である。１６は
スルーホール、１７は中部配線層の第１層で、たとえば
アルミニウムシリコン層である。１８は中部配線層の第
２層でチタニウム層である。２ｏは第２１１間絶縁膜で
、燐珪酸ガラス（Ｐ　Ｓ　Ｇ　）　Ｉｆ！である。

２１はスルーホール、２２は上部配線層で、アルミニウ
ムシリコンである。２３はカバーＨ，（絶縁膜）で燐珪
酸ガラス（ＰＳＧ）膜である。

以下多層配線を形成する方法を説明する。第２図（Ａ）
に示すように基板１１上に下部配線層の第１層１２をス
パッタリングによってデポジションする。その後、第２
図（Ｂ）に示すようにスパッタリングで下部配線層の第
２層であるチタニウム（Ｔｉ）層１３を１ｏｏｏ人成長
する０次に第２図（Ｃ）に示すようにスルーホールか開
く部分のチタニウム層１３をあらかじめスルーホール径
より大きめの面積１４にエンチングする。第２図（Ｄ）
の左側部分に示すようにフォトリングラフィとエツチン
グにて下部配線層の第１層１２、第２層１３をパターニ
ングする。その上に層間絶縁膜１５をＣＶＤで形成する
。この熱処理の間も下部配線層の第１層であるアルミニ
ウムシリコンは上の第２層であるチタニウム層によって
物理的に抑制され、ヒロックや断線を生じることがない
。

その後フォトリングラフィでスルーホール１６のパター
ンを形成し、層間絶縁膜１５を選択的にエツチングして
第２図（Ｅ）に示す構造を得る。スルーホール部分では
下部配線層の第１層が直接露出する。その後、第２図（
Ｆ）に示すように、中部配線層の第１層１７をスパッタ
リングによってデポジションする。中部配線層の第１層
１７はスルーホールを通って下部配線層の第１層１２と
直接低抵抗で接触する。その後第２図（Ｇ）に示すよう
にスパッタリングでチタニウムの中部配線層の第２層１
８を１０００人成長する。第２図（Ｈ）に示すようにス
ルーホールが開く部分のチタニウム層１８をあらかじめ
スルーホール径より大きめの面８１１つにエツチングす
る。フォトリングラフィとエツチングにて中部配線層の
第１層１７、第２層１８をパターニングし、その上に層
間絶縁膜２０をＣＶＤで形成する。この熱処理中も各配
線層の第１層１２．１７は第２層１３．１８によって物
理的に抑制され、ヒロック、断線を生じない６その後フ
ォトリングラフィでスルーホール２１のパターンを形成
する９層間絶縁膜２ｏを選択的にエツチングして第２図
（１）に示す構造を得る。

スルーホール２１からは中部配線層の第１層が直接露出
する。その後、上部配線層２２をスパッタリングによっ
てデポジションする。上部配線層２２は中部配線層の第
１層に直接接触する。その後、カバー膜（絶縁り２３を
ＣＶＤで形成して第２図（Ｊ）に示す構造を得る。

π発明の効果］ 以上説明したように、本発明によれば、下部配線層と上
部配線層か層間絶縁膜を介して積層されている場合、下
部配線層の第１層の上にチタニウムの第２層を設けるこ
とにより下部配線層第１Ｎのヒロック発生を押さえ、下
部配線層と上部配線層のショートを防止１−ることがで
きる。

半導体集積回路の多層配線の信頼性向上に寄与するとこ
ろか大きい。

【図面の簡単な説明】

第１図（Ａ）　＝（Ｄ）は本発明の基本実施例による半
導体装置の製造方法を示す断面図、第２図（Ａ＞−（Ｊ
）は本発明の池の実施例による半導体装置の製造方法を
示す断面図、第３図（Ａ）−（Ｄ）は従来技術の多層配
線工程を示す半導体装置の断面図である。 図において、 ■ 酸化膜 下部配線層の第１層 下部配線層の第２層 スルーホールより大きめの面積 層間絶縁膜 スルーホール 上部配線層 シリコン基板 下部配線層の第１層 下部配線層の第２層 第１層間絶縁膜 中部配線層の第１層 中部配線層の第２ノー 第２層１ｍ絶縁１模 上部配線層 （Ａ）　　下苦迂画己むＸｉｆジ’；ｇ　ｘ　、ｉ斤二
二之（Ｂ）　　下部匠遣１の第２，１形成 （Ｃ）　　第１層第２層バターニング （Ｄ）、Ｗ溜紮鮭東漠と」＆乳１行形成本発甲（１檗挾
え施％ｌによる半導体装１の製造方法第　　　　１　　
　　図 （続き７

Claims (2)

【特許請求の範囲】
1. （１）、基板上に多層の配線層が、層間にそれぞれに絶
   縁膜を介して形成され、上下の配線層が層間の絶縁膜に
   あけられたスルーホールを通して接続されている半導体
   装置であって、 前記上下の配線層のうち少なくとも下の配線層がアルミ
   ニウム又はアルミニウム合金の第１層（２）とチタニウ
   ムの第２層（３）を有する２層構造を含むことを特徴と
   する半導体装置。
2. （２）、請求項１記載の半導体装置の製造方法であって
   、スパッタリングにより５００−１５００Åのチタニウ
   ム層を成長して前記第２層を形成することを特徴とする
   半導体装置の製造方法。