JPS62241373A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62241373A JPS62241373A JP8471986A JP8471986A JPS62241373A JP S62241373 A JPS62241373 A JP S62241373A JP 8471986 A JP8471986 A JP 8471986A JP 8471986 A JP8471986 A JP 8471986A JP S62241373 A JPS62241373 A JP S62241373A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum alloy
- wiring
- semiconductor device
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、特にアルミ合金からな
る配線に関するものである。
る配線に関するものである。
第２図（ａｌ〜（ｄ）は従来の半導体装置を製造する方
法を示し、第２図（ｄ）は従来の半導体装置を示す。
法を示し、第２図（ｄ）は従来の半導体装置を示す。
図において、１はシリコン基板、２は絶縁膜、３はアル
ミ合金膜、３ａはアルミ合金からなる配線、４はフォト
レジストパターン、７はｎ＋Ｈである。
ミ合金膜、３ａはアルミ合金からなる配線、４はフォト
レジストパターン、７はｎ＋Ｈである。
次に、その製造方法について説明する。まず、シリコン
基板１上にホスホシリケートグラス膜（ＰＳＧ膜）やボ
ロホスホシリケートグラス膜（ＢＰＳＧ膜）等（７１ｍ
＠２をＣＶＤ法等で堆積し、これに熱処理を施して平坦
化した後、写真製版、エツチングにより、上記シリコン
基板１上へ達するコンタクト孔を形成する（第２図（ａ
））、次にアルミ合金膜３をスパッタ法等で堆積しく第
２図山））、この上にフォトレジストを塗布し、写真製
版により配線用のフォトレジストパターン４を形成する
（第２図（Ｃ））、そして、該パターン４をマスクとし
てアルミ合金からなる配線３ａを形成する（第２図（ｄ
））ｅ 〔発明が解決しようとする問題点〕 従来の半導体装置は以上のように構成されているので、
絶縁膜の影響によりコンタクト孔上にＳｉが析出するこ
とによりコンタクト抵抗が不安定となったり、エレクト
ロ・マイグレーションによる劣化が生じたりするなどの
問題点があった。
基板１上にホスホシリケートグラス膜（ＰＳＧ膜）やボ
ロホスホシリケートグラス膜（ＢＰＳＧ膜）等（７１ｍ
＠２をＣＶＤ法等で堆積し、これに熱処理を施して平坦
化した後、写真製版、エツチングにより、上記シリコン
基板１上へ達するコンタクト孔を形成する（第２図（ａ
））、次にアルミ合金膜３をスパッタ法等で堆積しく第
２図山））、この上にフォトレジストを塗布し、写真製
版により配線用のフォトレジストパターン４を形成する
（第２図（Ｃ））、そして、該パターン４をマスクとし
てアルミ合金からなる配線３ａを形成する（第２図（ｄ
））ｅ 〔発明が解決しようとする問題点〕 従来の半導体装置は以上のように構成されているので、
絶縁膜の影響によりコンタクト孔上にＳｉが析出するこ
とによりコンタクト抵抗が不安定となったり、エレクト
ロ・マイグレーションによる劣化が生じたりするなどの
問題点があった。
この発明は上記のような問題点を解゛消するためになさ
れたもので、Ｓｉの析出により生じるコンタクト抵抗の
不安定化やエレクトロマイグレーションによる劣化を防
止することのできる半導体装置を得ることを目的とする
。
れたもので、Ｓｉの析出により生じるコンタクト抵抗の
不安定化やエレクトロマイグレーションによる劣化を防
止することのできる半導体装置を得ることを目的とする
。
この発明に係る半導体装置は、コンタクト孔内に形成さ
れる配線を、高融点金属シリサイド膜（Ｒメタルシリサ
イド膜）、チタン・タングステン膜（Ｔ ｉ−Ｗ膜）、
アルミ合金膜からなる三層構造としたものである。
れる配線を、高融点金属シリサイド膜（Ｒメタルシリサ
イド膜）、チタン・タングステン膜（Ｔ ｉ−Ｗ膜）、
アルミ合金膜からなる三層構造としたものである。
この発明においては、配線をＲメタルシリサイド膜、Ｔ
ｉ−Ｗ膜、アルミ合金膜からなる三層構造としたので、
配線と基板のコンタクト抵抗の不安定化やエレクトロマ
イグレーションによる劣化をＴｉ−Ｗ膜により防止でき
、さらにＴｉ−Ｗ膜のみではアルミ合金膜とｎ１ｌｉと
の間、すなわち配線とｎ“層との間でリーク電流が増加
するおそれがあり、これをＲメタルシリサイド膜により
防止できる。
ｉ−Ｗ膜、アルミ合金膜からなる三層構造としたので、
配線と基板のコンタクト抵抗の不安定化やエレクトロマ
イグレーションによる劣化をＴｉ−Ｗ膜により防止でき
、さらにＴｉ−Ｗ膜のみではアルミ合金膜とｎ１ｌｉと
の間、すなわち配線とｎ“層との間でリーク電流が増加
するおそれがあり、これをＲメタルシリサイド膜により
防止できる。
以下、この発明の一実施例を図について説明する。
第１図（ａ）〜ｆｆ）は、この発明の一実施例による半
導体装置を製造する方法を示し、第１図（［１はこの発
明の一実施例による半導体装置である。図において、１
〜４，７は第２図と同じものを示し、５はＲメタルシリ
サイド膜、６はＴｉ−Ｗｌｉ、８は配線である。
導体装置を製造する方法を示し、第１図（［１はこの発
明の一実施例による半導体装置である。図において、１
〜４，７は第２図と同じものを示し、５はＲメタルシリ
サイド膜、６はＴｉ−Ｗｌｉ、８は配線である。
次に、その製造方法について説明する。まず従来と同様
にシリコン基板ｌ上に絶縁膜２及び該絶縁ＩＩ！２にコ
ンタクト孔を形成する（第１図（ａ））。
にシリコン基板ｌ上に絶縁膜２及び該絶縁ＩＩ！２にコ
ンタクト孔を形成する（第１図（ａ））。
次に、この上にＲメタルシリサイド膜５、Ｔｉ −Ｗ膜
６、アルミ合金膜３をそれぞれスパッタ法等で堆積する
（第１図（ｂ） Ｉｃ） （ｄ） ） 、そして、フォ
トレジストを塗布し、これを写真製版して配線用のフォ
トレジストパターン４を形成しく第１図（ｅ））、該パ
ターン４をマスクとしてアルミ合金膜３、Ｔｉ−Ｗ膜６
、Ｒメタルシリサイド膜５からなる三層膜をエツチング
して配線８を形成する（第１図（ｆ））＃ このようにして得られた半導体装置では、配線と基板の
コンタクト抵抗の不安定化やエレクトロマイグレーショ
ンによる劣化をＴｉ−Ｗ膜により防止でき、さらに、Ｔ
ｉ−Ｗ膜のみでは生じるおそれのある配線とｎＪｉとの
間のリーク電流の増加をＲメタルシリサイド膜により防
止できる。
６、アルミ合金膜３をそれぞれスパッタ法等で堆積する
（第１図（ｂ） Ｉｃ） （ｄ） ） 、そして、フォ
トレジストを塗布し、これを写真製版して配線用のフォ
トレジストパターン４を形成しく第１図（ｅ））、該パ
ターン４をマスクとしてアルミ合金膜３、Ｔｉ−Ｗ膜６
、Ｒメタルシリサイド膜５からなる三層膜をエツチング
して配線８を形成する（第１図（ｆ））＃ このようにして得られた半導体装置では、配線と基板の
コンタクト抵抗の不安定化やエレクトロマイグレーショ
ンによる劣化をＴｉ−Ｗ膜により防止でき、さらに、Ｔ
ｉ−Ｗ膜のみでは生じるおそれのある配線とｎＪｉとの
間のリーク電流の増加をＲメタルシリサイド膜により防
止できる。
以上のように、この発明の半導体装置によれば、コンタ
クト孔内に形成される配線を高融点金属シリサイド膜、
チタン・タングステン膜、アルミ合金膜からなる三層構
造としたので、配線とｎ”層との間のリーク電流を増加
させることなく、コンタクト抵抗の不安定化、エレクト
ロマイグレーションによる劣化を防止できる効果がある
。
クト孔内に形成される配線を高融点金属シリサイド膜、
チタン・タングステン膜、アルミ合金膜からなる三層構
造としたので、配線とｎ”層との間のリーク電流を増加
させることなく、コンタクト抵抗の不安定化、エレクト
ロマイグレーションによる劣化を防止できる効果がある
。
第１図＜ａ＞〜（ｆ）はこの発明の一実施例による半導
体装置を製造する方法を示す工程別断面図、第２図（ａ
）〜（ｄｌは従来の半導体装置を製造する方法を示す工
程別断面図である。 図において、１はシリコン基板、２は絶縁膜、３はアル
ミ合金膜、３ａは配線、４はフォトレジストパターン、
５はＲメタルシリサイド膜、６はＴ ｉ−Ｗ膜、７はｎ
十層、８は配線である。 なお図中同一符号は同−又は相当部分を示す。
体装置を製造する方法を示す工程別断面図、第２図（ａ
）〜（ｄｌは従来の半導体装置を製造する方法を示す工
程別断面図である。 図において、１はシリコン基板、２は絶縁膜、３はアル
ミ合金膜、３ａは配線、４はフォトレジストパターン、
５はＲメタルシリサイド膜、６はＴ ｉ−Ｗ膜、７はｎ
十層、８は配線である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）基板上の絶縁膜にコンタクト孔が設けられ、該コ
ンタクト孔内に配線が形成されてなる半導体装置におい
て、 上記配線が高融点金属シリサイド膜、チタン・タングス
テン膜、アルミ合金膜からなる三層構造のものであるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8471986A JPS62241373A (ja) | 1986-04-11 | 1986-04-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8471986A JPS62241373A (ja) | 1986-04-11 | 1986-04-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62241373A true JPS62241373A (ja) | 1987-10-22 |
Family
ID=13838488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8471986A Pending JPS62241373A (ja) | 1986-04-11 | 1986-04-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62241373A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292756A (ja) * | 1990-04-10 | 1991-12-24 | Yamaha Corp | 半導体装置 |
| US6274932B1 (en) * | 1994-08-30 | 2001-08-14 | Nec Corporation | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers |
| US6617242B1 (en) | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593978A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置 |
| JPS61208869A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体装置及びその製造方法 |
-
1986
- 1986-04-11 JP JP8471986A patent/JPS62241373A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593978A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置 |
| JPS61208869A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体装置及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617242B1 (en) | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
| JPH03292756A (ja) * | 1990-04-10 | 1991-12-24 | Yamaha Corp | 半導体装置 |
| US6274932B1 (en) * | 1994-08-30 | 2001-08-14 | Nec Corporation | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6544871B1 (en) | Method of suppressing void formation in a metal line | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JP2808616B2 (ja) | 半導体装置の製造方法 | |
| JPS60161637A (ja) | 電子装置 | |
| JPS61242039A (ja) | 半導体装置 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JPH0754848B2 (ja) | 半導体装置 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH06163720A (ja) | 半導体装置とその製法 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPH0434939A (ja) | 半導体装置およびその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| KR0146627B1 (ko) | 반도체 소자의 금속층 형성방법 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH01192140A (ja) | 半導体集積回路装置 | |
| JPS6133257B2 (ja) | ||
| JPS6127658A (ja) | 半導体装置及びその製造方法 | |
| JPH0513599A (ja) | 半導体装置の配線形成方法 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPH0247835A (ja) | 半導体集積回路装置 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JPH0258228A (ja) | 半導体集積回路 | |
| JPH0215634A (ja) | 半導体装置とその製造方法 | |
| JPS60219772A (ja) | 半導体装置の製造方法 |