JPH02156357A - プログラム破壊防止方法 - Google Patents
プログラム破壊防止方法Info
- Publication number
- JPH02156357A JPH02156357A JP63310429A JP31042988A JPH02156357A JP H02156357 A JPH02156357 A JP H02156357A JP 63310429 A JP63310429 A JP 63310429A JP 31042988 A JP31042988 A JP 31042988A JP H02156357 A JPH02156357 A JP H02156357A
- Authority
- JP
- Japan
- Prior art keywords
- area
- control program
- memory
- processor
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
プロセッサがメモリをアクセスする際に、メモリ上の制
御プログラムを破壊することを防止するプログラム破壊
防止方法に関し、 制御プログラムの破壊防止と、プロセッサの誤処理の原
因究明を容易とすることを目的とし、プロセッサと、メ
モリと、プロセッサのメモリアクセスを検出して割込み
信号を送出するアクセス検出手段を備えた装置において
、アクセス検出手段の割込み信号で、プロセッサが制御
プログラム処理から分岐して実行する破壊検出用プログ
ラムを用意し、アクセス検出手段が割込み信号を送出し
た時、プロセッサが送出したアドレスを抽出し、書込み
か否かを調べ、書込みならばメモリの参照領域が指定す
るアクセス可能領域と書込み禁止領域とアクセス禁止領
域を参照し、抽出したアドレスの指示するメモリ領域が
アクセス可能領域ならば、制御プログラムの処理に戻り
、そうでなければ、Ｏ８に処理中のステップ情報を通知
して、制御プログラムの処理を中断し、書込みでなけれ
ば、メモリの参照領域を参照して、抽出したアドレスの
指示するメモリ領域がアクセス可能領域又は書込み禁止
領域であれば、制御プログラムのステップの処理に戻り
、アクセス禁止領域であれば、Ｏ３に処理中のステップ
情報を通知して、制御プログラムの処理を中断する構成
とする。
御プログラムを破壊することを防止するプログラム破壊
防止方法に関し、 制御プログラムの破壊防止と、プロセッサの誤処理の原
因究明を容易とすることを目的とし、プロセッサと、メ
モリと、プロセッサのメモリアクセスを検出して割込み
信号を送出するアクセス検出手段を備えた装置において
、アクセス検出手段の割込み信号で、プロセッサが制御
プログラム処理から分岐して実行する破壊検出用プログ
ラムを用意し、アクセス検出手段が割込み信号を送出し
た時、プロセッサが送出したアドレスを抽出し、書込み
か否かを調べ、書込みならばメモリの参照領域が指定す
るアクセス可能領域と書込み禁止領域とアクセス禁止領
域を参照し、抽出したアドレスの指示するメモリ領域が
アクセス可能領域ならば、制御プログラムの処理に戻り
、そうでなければ、Ｏ８に処理中のステップ情報を通知
して、制御プログラムの処理を中断し、書込みでなけれ
ば、メモリの参照領域を参照して、抽出したアドレスの
指示するメモリ領域がアクセス可能領域又は書込み禁止
領域であれば、制御プログラムのステップの処理に戻り
、アクセス禁止領域であれば、Ｏ３に処理中のステップ
情報を通知して、制御プログラムの処理を中断する構成
とする。
本発明はメモリ上に展開された制御プログラムを読出し
て動作するプロセッサにより制御される装置に係り、特
に該プロセッサが該メモリをアクセスする際に、該メモ
リ上の制御プログラムの破壊を防止するプログラム破壊
防止方法に関する。
て動作するプロセッサにより制御される装置に係り、特
に該プロセッサが該メモリをアクセスする際に、該メモ
リ上の制御プログラムの破壊を防止するプログラム破壊
防止方法に関する。
近年、プロセッサ制御による装置の高性能化、多目的化
に伴い、該プロセッサの動作を指示する制御プログラム
の高信頼性が要求されているが、この制御プログラムは
装置の初期設定時に、ディスク装置等の外部記憶装置か
ら読出されてＲＡＭ上に展開され、プロセッサがこのＲ
ＡＭをアクセスして制御プログラムを読出している。
に伴い、該プロセッサの動作を指示する制御プログラム
の高信頼性が要求されているが、この制御プログラムは
装置の初期設定時に、ディスク装置等の外部記憶装置か
ら読出されてＲＡＭ上に展開され、プロセッサがこのＲ
ＡＭをアクセスして制御プログラムを読出している。
このため、ＲＡＭ上に展開された制御プログラムは、プ
ロセッサが該ＲＡ Ｍを誤ってアクセスすると、破壊さ
れることがある。この場合、制御プログラムの一部が破
壊され、プロセッサがプログラマの予期せぬ動作や誤動
作をおこして暴走することがある。
ロセッサが該ＲＡ Ｍを誤ってアクセスすると、破壊さ
れることがある。この場合、制御プログラムの一部が破
壊され、プロセッサがプログラマの予期せぬ動作や誤動
作をおこして暴走することがある。
従って、プロセッサが誤ってＲＡＭをアクセスした場合
、直ちに処理を中断させ、プロセッサが暴走することを
阻止して、制御プログラムの破壊されることを防止する
と共に、プロセッサの誤アクセスの原因究明を容易とす
る必要がある。
、直ちに処理を中断させ、プロセッサが暴走することを
阻止して、制御プログラムの破壊されることを防止する
と共に、プロセッサの誤アクセスの原因究明を容易とす
る必要がある。
従来はＲＡＭの内容が書替えられ、プロセッサの暴走等
の不具合が発生した後に、ＲＡＭの内容をダンプさせ、
制御プログラムやデータの内容を検査し、プロセッサの
暴走原因を調べている。
の不具合が発生した後に、ＲＡＭの内容をダンプさせ、
制御プログラムやデータの内容を検査し、プロセッサの
暴走原因を調べている。
上記の如く、従来はプロセッサの暴走等が発生した後に
、その原因を調べているため、プロセッサの暴走により
制御プログラムが連続して破壊されていることが多く、
プロセッサがＲＡＭを誤アクセスした時の制御プログラ
ムの実行内容を調べることが、タイミング的に困難であ
り、このため、プロセッサの誤動作の原因究明に多くの
時間を必要とするという問題がある。
、その原因を調べているため、プロセッサの暴走により
制御プログラムが連続して破壊されていることが多く、
プロセッサがＲＡＭを誤アクセスした時の制御プログラ
ムの実行内容を調べることが、タイミング的に困難であ
り、このため、プロセッサの誤動作の原因究明に多くの
時間を必要とするという問題がある。
本発明はこのような問題点に鑑み、プロセッサがＲＡＭ
を誤アクセスした場合、直ちに処理を中断させ、制御プ
ログラムが連続して破壊されることを防止し、プロセッ
サの誤処理の原因究明を容易とすることを目的としてい
る。
を誤アクセスした場合、直ちに処理を中断させ、制御プ
ログラムが連続して破壊されることを防止し、プロセッ
サの誤処理の原因究明を容易とすることを目的としてい
る。
第１図は本発明の構成を示す処理の流れ図である。
第１図はメモリ上に展開された制御プログラムを読出し
て動作するプロセッサにより制御される装置のプロセッ
サの処理の流れを示し、７〜１ｊは処理のステップであ
る。
て動作するプロセッサにより制御される装置のプロセッ
サの処理の流れを示し、７〜１ｊは処理のステップであ
る。
メモリ上に展開された制御プログラムの指示に基づき動
作するプロセッサと、該制御プログラムを展開するメモ
リと、該メモリに対する該プロセッサのアクセスを検出
して、該プロセッサに割込み信号を送出するアクセス検
出手段とを備えた装置のプロセッサはアクセス検出手段
が割込み信号を送出すると、処理ステップ７でメモリに
対しプロセッサが送出したアドレスを抽出する。
作するプロセッサと、該制御プログラムを展開するメモ
リと、該メモリに対する該プロセッサのアクセスを検出
して、該プロセッサに割込み信号を送出するアクセス検
出手段とを備えた装置のプロセッサはアクセス検出手段
が割込み信号を送出すると、処理ステップ７でメモリに
対しプロセッサが送出したアドレスを抽出する。
そして、処理ステップ８でプロセッサがメモリに対し書
込み命令を送出したか調べる。
込み命令を送出したか調べる。
処理ステップ８で書込み命令が送出されていると、処理
ステップ９において、メモリに予め格納されている破壊
検査用プログラムの参照領域を参照し、この参照領域が
指定するアクセス可能領域と、書込み禁止領域と、アク
セス禁止領域の中から、メモリに対するアクセス可能領
域を読出す。
ステップ９において、メモリに予め格納されている破壊
検査用プログラムの参照領域を参照し、この参照領域が
指定するアクセス可能領域と、書込み禁止領域と、アク
セス禁止領域の中から、メモリに対するアクセス可能領
域を読出す。
そして、処理ステップ１０において、処理ステップ７で
抽出したアドレスが指示するメモリ領域が、処理ステッ
プ９で読出したアクセス可能領域を指示していれば、処
理ステップ１１で、処理中であった制御プログラムのス
テップの処理の実行に戻る。
抽出したアドレスが指示するメモリ領域が、処理ステッ
プ９で読出したアクセス可能領域を指示していれば、処
理ステップ１１で、処理中であった制御プログラムのス
テップの処理の実行に戻る。
処理ステップｌＯにおいて、処理ステップ７で抽出した
アドレスが指示するメモリ領域が、処理ステップ９で読
出したアクセス可能領域を指示していなければ、即ち、
書込み禁止領域又はアクセス禁止領域を指示していれば
、処理ステップ１２において、オペレーティングシステ
ム（以後Ｏ３と略す）に処理中であった制御プログラム
のステップ情報を通知する。即ち、制御プログラムのど
のステップまで処理したかを通知する。そして、処理ス
テップ１３で制御プログラムの処理を中断する。
アドレスが指示するメモリ領域が、処理ステップ９で読
出したアクセス可能領域を指示していなければ、即ち、
書込み禁止領域又はアクセス禁止領域を指示していれば
、処理ステップ１２において、オペレーティングシステ
ム（以後Ｏ３と略す）に処理中であった制御プログラム
のステップ情報を通知する。即ち、制御プログラムのど
のステップまで処理したかを通知する。そして、処理ス
テップ１３で制御プログラムの処理を中断する。
処理ステップ８でプロセッサが送出した命令が書込み命
令でない場合、即ち、読出し命令であった場合は、処理
ステップ１４で、メモリに予め格納されている破壊検査
用プログラムの参照領域を参照し、この参照領域が指定
するアクセス可能領域と、書込み禁止領域と、アクセス
禁止領域の中から、メモリに対するアクセス可能領域と
書込み禁止領域を読出す。
令でない場合、即ち、読出し命令であった場合は、処理
ステップ１４で、メモリに予め格納されている破壊検査
用プログラムの参照領域を参照し、この参照領域が指定
するアクセス可能領域と、書込み禁止領域と、アクセス
禁止領域の中から、メモリに対するアクセス可能領域と
書込み禁止領域を読出す。
そして、処理ステップ１５において、処理ステップ７で
抽出したアドレスが指示するメモリ領域が、処理ステッ
プ１４で読出したアクセス可能領域又は書込み禁止領域
を指示していれば、処理ステップ１１で、処理中であっ
た制御プログラムのステップの処理の実行に戻る。
抽出したアドレスが指示するメモリ領域が、処理ステッ
プ１４で読出したアクセス可能領域又は書込み禁止領域
を指示していれば、処理ステップ１１で、処理中であっ
た制御プログラムのステップの処理の実行に戻る。
処理ステップ１５において、処理ステップ７で抽出した
アドレスが指示するメモリ領域が、処理ステップ１４で
読出したアクセス可能領域又はど込み禁止領域を指示し
ていなければ、即ち、アクセス禁止領域を指示していれ
ば、前記同様に、処理ステップ１２と１３を実行する。
アドレスが指示するメモリ領域が、処理ステップ１４で
読出したアクセス可能領域又はど込み禁止領域を指示し
ていなければ、即ち、アクセス禁止領域を指示していれ
ば、前記同様に、処理ステップ１２と１３を実行する。
以上により、プロセッサが送出したアドレスが誤ってい
るか否かを検出し、誤っていれば直ちに制御プログラム
の処理を中断し、処理中であった制御プログラムのステ
ップ情報をＯ８に通知することが可能となる。
るか否かを検出し、誤っていれば直ちに制御プログラム
の処理を中断し、処理中であった制御プログラムのステ
ップ情報をＯ８に通知することが可能となる。
従って、制御プログラムを連続して破壊することを防止
すると共に、プロセッサの誤処理の原因究明を容易とす
ることが出来る。
すると共に、プロセッサの誤処理の原因究明を容易とす
ることが出来る。
第２図は本発明の一実施例を示す回路のブロック図で、
第３図は第２図の動作を説明するフローチャートで、第
４図は制御プログ、ラムの展開状態を説明する図で、第
５図は破壊検出用プログラム参照領域を説明する図であ
る。
第３図は第２図の動作を説明するフローチャートで、第
４図は制御プログ、ラムの展開状態を説明する図で、第
５図は破壊検出用プログラム参照領域を説明する図であ
る。
プロセッサ１は初期設定時に、ＲＯＭ３にアドレスバス
を経てアドレスを送出し、データバスを経て初期設定用
のプログラムを読出して動作を開始する。そして、外部
記憶装置４にアドレスを送出して、制御プログラムと、
この制御プログラムを遂行するために必要なデータを読
出す。
を経てアドレスを送出し、データバスを経て初期設定用
のプログラムを読出して動作を開始する。そして、外部
記憶装置４にアドレスを送出して、制御プログラムと、
この制御プログラムを遂行するために必要なデータを読
出す。
そして、制御バスを経てＲＡＭ５に書込み命令を送出し
、アドレスバスを経てＲＡＭ５にアドレスを送出し、外
部記憶装置４からデータバスを経て読出された制御プロ
グラムとデータを、該アドレスに対応した領域に第４図
に示す如く展開して書込ませる。
、アドレスバスを経てＲＡＭ５にアドレスを送出し、外
部記憶装置４からデータバスを経て読出された制御プロ
グラムとデータを、該アドレスに対応した領域に第４図
に示す如く展開して書込ませる。
制御プログラムはＲＡＭ５上に展開される場合、複数の
プログラムが共通に使用するデータを格納する共通デー
タ領域と、各プログラムが専用に使用するデータを格納
するデータ領域、即ち、プログラムＡ月データ領域と、
プログラムＢ月データ領域と、その他のプログラム用デ
ータ領域、及び各プログラムが夫々格納されている領域
、即ち、プログラムＡ格納領域と、プログラムＢ格納領
域と、その他のプログラム格納領域とに分かれる。
プログラムが共通に使用するデータを格納する共通デー
タ領域と、各プログラムが専用に使用するデータを格納
するデータ領域、即ち、プログラムＡ月データ領域と、
プログラムＢ月データ領域と、その他のプログラム用デ
ータ領域、及び各プログラムが夫々格納されている領域
、即ち、プログラムＡ格納領域と、プログラムＢ格納領
域と、その他のプログラム格納領域とに分かれる。
又、共通データ領域に書込まれるデータの中には、書替
えてはいけないテーブルの如きデータがあり、このよう
なデータは第４図■に示ず如く、書込み禁止領域に書込
まれ、書替えても良いデータは第４図■に示す如く、ア
クセス可能領域、即ち、書込み／読出しが可能な領域に
書込まれる。
えてはいけないテーブルの如きデータがあり、このよう
なデータは第４図■に示ず如く、書込み禁止領域に書込
まれ、書替えても良いデータは第４図■に示す如く、ア
クセス可能領域、即ち、書込み／読出しが可能な領域に
書込まれる。
同様にプログラムＡ月データ領域も、第４図■に示す如
く、書替えてはいけないデータは書込み禁止領域に書込
まれ、書替えても良いデータは第４図■に示す如く、ア
クセス可能領域に書込まれる。
く、書替えてはいけないデータは書込み禁止領域に書込
まれ、書替えても良いデータは第４図■に示す如く、ア
クセス可能領域に書込まれる。
同様にプログラムＢ月データ領域も、第４図■に示す如
く、書替えてはいけないデータは書込み禁止領域に書込
まれ、書替えても良いデータは第４図■に示す如く、ア
クセス可能領域に書込まれる。
く、書替えてはいけないデータは書込み禁止領域に書込
まれ、書替えても良いデータは第４図■に示す如く、ア
クセス可能領域に書込まれる。
又、第４図■■に示す如く、プログラムＡ及びＢ自身は
書替えてはならないため、書込み禁止領域に書込まれる
。
書替えてはならないため、書込み禁止領域に書込まれる
。
第４図■に示す領域は、本発明の破壊検出用プログラム
が参照する領域、即ち、破壊検出用プログラム参照領域
である。
が参照する領域、即ち、破壊検出用プログラム参照領域
である。
この破壊検出用プログラム参照領域の詳細は第５図に示
す如（である。即ち、領域の欄に示す■〜■は第４図の
■〜■に対応し、プログラムＡの動作時には、ＲＡＭ５
０領域■は第４図■が示す如（、書込み禁止の領域であ
り、ＲＡＭ５の領域■は第４図■に示す如く、アクセス
可能の領域であり、ＲＡＭ５の領域■は第４図■に示す
如く、書込み禁止の領域であり、ＲＡＭ５の領域■は第
４図■に示す如く、アクセス可能の領域である。
す如（である。即ち、領域の欄に示す■〜■は第４図の
■〜■に対応し、プログラムＡの動作時には、ＲＡＭ５
０領域■は第４図■が示す如（、書込み禁止の領域であ
り、ＲＡＭ５の領域■は第４図■に示す如く、アクセス
可能の領域であり、ＲＡＭ５の領域■は第４図■に示す
如く、書込み禁止の領域であり、ＲＡＭ５の領域■は第
４図■に示す如く、アクセス可能の領域である。
そして、ＲＡＭ５の領域■はプログラムＢ専用のデータ
格納領域であるため、プログラムＡにとってはアクセス
してはならないアクセス禁止の領域であり、同様にＲＡ
Ｍ５の領域■はアクセス禁止の領域であり、ＲＡＭ５の
領域■は第４図■に示す如く、書込み禁止の領域であり
、ＲＡＭ５の領域■は、プログラムＢが格納されている
ため、プログ−ラムＡにとってはアクセス禁止の領域で
ある。
格納領域であるため、プログラムＡにとってはアクセス
してはならないアクセス禁止の領域であり、同様にＲＡ
Ｍ５の領域■はアクセス禁止の領域であり、ＲＡＭ５の
領域■は第４図■に示す如く、書込み禁止の領域であり
、ＲＡＭ５の領域■は、プログラムＢが格納されている
ため、プログ−ラムＡにとってはアクセス禁止の領域で
ある。
又、ＲＡＭ５の領域■は、破壊検出用プログラム専用の
参照領域であるため、プログラムＡにとってはアクセス
禁止の領域となる。
参照領域であるため、プログラムＡにとってはアクセス
禁止の領域となる。
同様にプログラムＢが動作時には、ＲＡＭ５の領域■と
■と■が書込み禁止の領域であり、■と■がアクセス可
能のｚｎ域であり、■と■と■と■がアクセス禁止の領
域である。
■と■が書込み禁止の領域であり、■と■がアクセス可
能のｚｎ域であり、■と■と■と■がアクセス禁止の領
域である。
又、プログラムＡ及びＢ以外の他プログラム動作時には
、■が書込み禁止の領域で、■がアクセス可能の領域で
、■〜■はアクセス禁止の領域となる。
、■が書込み禁止の領域で、■がアクセス可能の領域で
、■〜■はアクセス禁止の領域となる。
プロセッサ１はＲＡＭ５に制御プログラムが格納される
と、制御バスを経てＲＡＭ５に読出し命令を送出し、ア
ドレスバスを経てアドレスをＲＡＭ５に送出し、制御プ
ログラムやデータをデータバスに続出させ、この制御プ
ログラムの指示に従いデータを使用して処理を行う。
と、制御バスを経てＲＡＭ５に読出し命令を送出し、ア
ドレスバスを経てアドレスをＲＡＭ５に送出し、制御プ
ログラムやデータをデータバスに続出させ、この制御プ
ログラムの指示に従いデータを使用して処理を行う。
プロセッサ１は第３図■、■に示す如く、制御プログラ
ムの各ステップを順次実行し、ステップ■において、Ｒ
ＡＭアクセス命令が指示されていると、プロセッサｌは
前記の如く、制御バスを経てＲＡＭ５に書込み命令又は
読出し命令を送出し、アドレスバスを経てアドレスを送
出する。
ムの各ステップを順次実行し、ステップ■において、Ｒ
ＡＭアクセス命令が指示されていると、プロセッサｌは
前記の如く、制御バスを経てＲＡＭ５に書込み命令又は
読出し命令を送出し、アドレスバスを経てアドレスを送
出する。
アクセス検出回路６はアドレスバスを経て、プロセッサ
１がＲＡＭ５にアドレスを送出したことを検出すると、
データバスを経て割込み制御回路２に、ＲＡＭ５がプロ
セッサｌにアクセスされたことを通知する０割込み制御
回路２は、この通知を受信するとプロセッサ１に割込み
信号を送出し、破壊検出用プログラムの実行を指示する
。
１がＲＡＭ５にアドレスを送出したことを検出すると、
データバスを経て割込み制御回路２に、ＲＡＭ５がプロ
セッサｌにアクセスされたことを通知する０割込み制御
回路２は、この通知を受信するとプロセッサ１に割込み
信号を送出し、破壊検出用プログラムの実行を指示する
。
プロセッサ１は内部メモリ等に格納しである破壊検出用
プログラムを読出して、この破壊検出用プログラムの指
示により動作し、制御プログラムの第３図■に示すステ
ップから分岐して、破壊検出用プログラムの処理を実行
するため、第３図＠に示す如く、第３図■のステップで
指示されたＲＡＭアクセス命令からアドレスを抽出する
。そして、第３図■に示す如く、ＲＡＭアクセス命令が
書込み命令であるか否かを調べる。
プログラムを読出して、この破壊検出用プログラムの指
示により動作し、制御プログラムの第３図■に示すステ
ップから分岐して、破壊検出用プログラムの処理を実行
するため、第３図＠に示す如く、第３図■のステップで
指示されたＲＡＭアクセス命令からアドレスを抽出する
。そして、第３図■に示す如く、ＲＡＭアクセス命令が
書込み命令であるか否かを調べる。
ＲＡＭアクセス命令が書込み命令であった場合、プロセ
ッサｌは第３図■に示す如く、ＲＡＭ５に展開した制御
プログラムの第４図に示す■の領域を参照する。即ち、
第４図■の領域を参照し、アクセス可能領域を読出す。
ッサｌは第３図■に示す如く、ＲＡＭ５に展開した制御
プログラムの第４図に示す■の領域を参照する。即ち、
第４図■の領域を参照し、アクセス可能領域を読出す。
そして、第３図■に示す如く、＠は■の領域指示かを調
べる。即ち、第３図＠で抽出したアドレスが、プログラ
ムＡが動作時であれば、第５図の領域■又は領域■を指
示しているかを調べ、プログラムＢが動作中であれば、
第５図の領域■又は領域■を指示しているかを調べる。
べる。即ち、第３図＠で抽出したアドレスが、プログラ
ムＡが動作時であれば、第５図の領域■又は領域■を指
示しているかを調べ、プログラムＢが動作中であれば、
第５図の領域■又は領域■を指示しているかを調べる。
第３図■で＠は［相］の領域を指示していると判定され
た場合、第３図■のＲＡＭアクセス命令は正常であると
判定し、プロセッサｌは第３図［相］に示す如く、第３
図■のステップで指示されたＲＡＭアクセス命令を実行
するが、＠が［相］の領域を指示していないと判定され
た場合、第３図■のＲＡＭアクセス命令は異常であると
判定し、第３図■に示す如く、Ｏ３に実行中であった制
御プログラムのステップ情報を通知し、第３図■に示す
如く、制御プログラムの処理を中断する。
た場合、第３図■のＲＡＭアクセス命令は正常であると
判定し、プロセッサｌは第３図［相］に示す如く、第３
図■のステップで指示されたＲＡＭアクセス命令を実行
するが、＠が［相］の領域を指示していないと判定され
た場合、第３図■のＲＡＭアクセス命令は異常であると
判定し、第３図■に示す如く、Ｏ３に実行中であった制
御プログラムのステップ情報を通知し、第３図■に示す
如く、制御プログラムの処理を中断する。
即ち、制御プログラムのどのステップまで処理したか、
Ｏ８に通知して動作を停止するため、書込み禁止領域又
はアクセス禁止領域のアドレスを誤って送出した原因調
査を容易とすることが出来る。
Ｏ８に通知して動作を停止するため、書込み禁止領域又
はアクセス禁止領域のアドレスを誤って送出した原因調
査を容易とすることが出来る。
第３図＠のステップにおいて、ＲＡＭアクセス命令が書
込み命令ではなかった場合、プロセッサ１は読出し命令
であると判定し、第３図■に示す如く、第４図■の領域
を参照し、アクセス可能と書込み禁止の領域を読出す。
込み命令ではなかった場合、プロセッサ１は読出し命令
であると判定し、第３図■に示す如く、第４図■の領域
を参照し、アクセス可能と書込み禁止の領域を読出す。
そして、第３図■に示す如く、＠は■の領域指示かを調
べる。即ち、第３図＠で抽出したアドレスが、プログラ
ムＡが動作時であれば、第５図の領域■、■、■、■、
■のどれかを指示しているか調べ、プログラムＢが動作
中であれば、第５図の領域■、■、■、■、■のどれか
を指示しているか調べる。
べる。即ち、第３図＠で抽出したアドレスが、プログラ
ムＡが動作時であれば、第５図の領域■、■、■、■、
■のどれかを指示しているか調べ、プログラムＢが動作
中であれば、第５図の領域■、■、■、■、■のどれか
を指示しているか調べる。
第３図Ｏで＠は［相］の領域を指示していると判定され
た場合、プロセッサｌは第３図［相］に示す如（、第３
図■のステップで指示されたＲＡＭアクセス命令を実行
すが、＠は［相］の領域を指示していないと判定された
場合、第３図■に示す如く、Ｏ８に実行中であった制御
プログラムのステップ情報を通知し、第３図［相］に示
す如く、制御プログラムの処理を中断する。
た場合、プロセッサｌは第３図［相］に示す如（、第３
図■のステップで指示されたＲＡＭアクセス命令を実行
すが、＠は［相］の領域を指示していないと判定された
場合、第３図■に示す如く、Ｏ８に実行中であった制御
プログラムのステップ情報を通知し、第３図［相］に示
す如く、制御プログラムの処理を中断する。
以上説明した如く、本発明はプロセッサがＲＡＭを誤ア
クセスした場合、直ちに処理を中断させ、Ｏ８に制御プ
ログラムの処理したステップ情報を通知させるため、制
御プログラムが連続して破壊されることを防止し、プロ
セッサの誤処理の原因究明を容易とすることが出来る。
クセスした場合、直ちに処理を中断させ、Ｏ８に制御プ
ログラムの処理したステップ情報を通知させるため、制
御プログラムが連続して破壊されることを防止し、プロ
セッサの誤処理の原因究明を容易とすることが出来る。
第１図は本発明の構成を示す処理の流れ図、第２図は本
発明の一実施例を示す回路のブロック図、 第３図は第２図の動作を説明するフローチャート、図で
ある。 図において、 ｌはプロセッサ、 ２は割込み制御回路、 ３はＲＯＭ。 ４は外部記憶装置、 惰１イ卸ブロゲラムの展開」に態、亥がし日月する口糸
Ｌ！−図
発明の一実施例を示す回路のブロック図、 第３図は第２図の動作を説明するフローチャート、図で
ある。 図において、 ｌはプロセッサ、 ２は割込み制御回路、 ３はＲＯＭ。 ４は外部記憶装置、 惰１イ卸ブロゲラムの展開」に態、亥がし日月する口糸
Ｌ！−図
Claims (1)
- 【特許請求の範囲】 メモリ上に展開された制御プログラムの指示に基づき動
作するプロセッサと、該制御プログラムを展開するメモ
リと、該メモリに対する該プロセッサのアクセスを検出
して、該プロセッサに割込み信号を送出するアクセス検
出手段とを備えた装置の処理において、 該アクセス検出手段が送出する割込み信号により、該プ
ロセッサが該制御プログラムの処理ステップから分岐し
て実行する破壊検出用プログラムを用意しておき、 該アクセス検出手段が割込み信号を送出した時、該メモ
リに対しプロセッサが送出したアドレスを抽出した後（
７）、 該プロセッサのメモリに対するアクセスが書込みか否か
を調べ（８）、 メモリに対する書込みであれば、該メモリに予め格納さ
れた破壊検出用プログラムの参照領域が指定するアクセ
ス可能領域と書込み禁止領域とアクセス禁止領域とを参
照して、該メモリに対するアクセス可能領域を読出し（
９）、 前記抽出したアドレスの指示するメモリ領域が該アクセ
ス可能領域であるかを調べ（１０）、アクセス可能領域
であれば、処理中であった制御プログラムのステップの
処理の実行に戻り（１１）、書込み禁止領域又はアクセ
ス禁止領域であれば、オペレーティングシステムに処理
中であった制御プログラムのステップ情報を通知して（
１２）、制御プログラムの処理を中断し（１３）、 該プロセッサのメモリに対するアクセスが書込みでなけ
れば、該メモリに予め格納された破壊検出用プログラム
の参照領域を参照して、該メモリに対するアクセス可能
領域と書込み禁止領域とを読出し（１４）、 前記抽出したアドレスの指示するメモリ領域が該アクセ
ス可能領域又は書込み禁止領域であるかを調べ（１５）
、 アクセス可能領域又は書込み禁止領域であれば、処理中
であった制御プログラムのステップの処理の実行に戻り
（１１）、 アクセス禁止領域であれば、オペレーティングシステム
に処理中であった制御プログラムのステップ情報を通知
して（１２）、制御プログラムの処理を中断する（１３
）ことを特徴とするプログラム破壊防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310429A JPH02156357A (ja) | 1988-12-08 | 1988-12-08 | プログラム破壊防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310429A JPH02156357A (ja) | 1988-12-08 | 1988-12-08 | プログラム破壊防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156357A true JPH02156357A (ja) | 1990-06-15 |
Family
ID=18005140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63310429A Pending JPH02156357A (ja) | 1988-12-08 | 1988-12-08 | プログラム破壊防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02156357A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633984B2 (en) | 1999-01-22 | 2003-10-14 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier on a small footprint device using an entry point object |
| US6769053B1 (en) | 1999-06-10 | 2004-07-27 | Belle Gate Investment B.V. | Arrangement storing different versions of a set of data in separate memory areas and method for updating a set of data in a memory |
| US6823520B1 (en) | 1999-01-22 | 2004-11-23 | Sun Microsystems, Inc. | Techniques for implementing security on a small footprint device using a context barrier |
| US6883716B1 (en) | 1999-12-07 | 2005-04-26 | Sun Microsystems, Inc. | Secure photo carrying identification device, as well as means and method for authenticating such an identification device |
| US6907608B1 (en) | 1999-01-22 | 2005-06-14 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier in a small footprint device using global data structures |
| US6922835B1 (en) | 1999-01-22 | 2005-07-26 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier on a small footprint device using run time environment privileges |
| US6996213B1 (en) | 1998-09-29 | 2006-02-07 | Sun Microsystems, Inc. | Superposition of data over voice |
| US7020740B2 (en) | 1999-12-06 | 2006-03-28 | Sun Microsystems, Inc. | Computer arrangement using non-refreshed DRAM |
| US7080261B1 (en) | 1999-12-07 | 2006-07-18 | Sun Microsystems, Inc. | Computer-readable medium with microprocessor to control reading and computer arranged to communicate with such a medium |
| US7093122B1 (en) | 1999-01-22 | 2006-08-15 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier in a small footprint device using shared object interfaces |
| USRE39269E1 (en) | 1994-02-08 | 2006-09-05 | Sun Microsystems, Inc. | Data exchange system comprising portable data processing units |
| US7185110B2 (en) | 1995-08-04 | 2007-02-27 | Sun Microsystems, Inc. | Data exchange system comprising portable data processing units |
-
1988
- 1988-12-08 JP JP63310429A patent/JPH02156357A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39269E1 (en) | 1994-02-08 | 2006-09-05 | Sun Microsystems, Inc. | Data exchange system comprising portable data processing units |
| JP2007226839A (ja) * | 1995-08-04 | 2007-09-06 | Belle Gate Invest Bv | データ構造を記憶するメモリ及び方法 |
| US7185110B2 (en) | 1995-08-04 | 2007-02-27 | Sun Microsystems, Inc. | Data exchange system comprising portable data processing units |
| US6996213B1 (en) | 1998-09-29 | 2006-02-07 | Sun Microsystems, Inc. | Superposition of data over voice |
| US7145991B2 (en) | 1998-09-29 | 2006-12-05 | Sun Microsystem, Inc. | Superposition of data over voice |
| US6922835B1 (en) | 1999-01-22 | 2005-07-26 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier on a small footprint device using run time environment privileges |
| US6823520B1 (en) | 1999-01-22 | 2004-11-23 | Sun Microsystems, Inc. | Techniques for implementing security on a small footprint device using a context barrier |
| US7607175B2 (en) | 1999-01-22 | 2009-10-20 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier on a small footprint device using an entry point object |
| US7478389B2 (en) | 1999-01-22 | 2009-01-13 | Sun Microsystems, Inc. | Techniques for implementing security on a small footprint device using a context barrier |
| US7093122B1 (en) | 1999-01-22 | 2006-08-15 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier in a small footprint device using shared object interfaces |
| US6907608B1 (en) | 1999-01-22 | 2005-06-14 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier in a small footprint device using global data structures |
| US7395535B2 (en) | 1999-01-22 | 2008-07-01 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier in a small footprint device using global data structures |
| US6633984B2 (en) | 1999-01-22 | 2003-10-14 | Sun Microsystems, Inc. | Techniques for permitting access across a context barrier on a small footprint device using an entry point object |
| US6769053B1 (en) | 1999-06-10 | 2004-07-27 | Belle Gate Investment B.V. | Arrangement storing different versions of a set of data in separate memory areas and method for updating a set of data in a memory |
| US7360039B2 (en) | 1999-06-10 | 2008-04-15 | Belle Gate Investment B.V. | Arrangements storing different versions of a set of data in separate memory areas and method for updating a set of data in a memory |
| US7197596B2 (en) | 1999-12-06 | 2007-03-27 | Sun Microsystems, Inc. | Computer arrangement using non-refreshed DRAM |
| US7020740B2 (en) | 1999-12-06 | 2006-03-28 | Sun Microsystems, Inc. | Computer arrangement using non-refreshed DRAM |
| US7273169B2 (en) | 1999-12-07 | 2007-09-25 | Sun Microsystems, Inc. | Secure photo carrying identification device, as well as means and method for authenticating such an identification device |
| US6883716B1 (en) | 1999-12-07 | 2005-04-26 | Sun Microsystems, Inc. | Secure photo carrying identification device, as well as means and method for authenticating such an identification device |
| US7080261B1 (en) | 1999-12-07 | 2006-07-18 | Sun Microsystems, Inc. | Computer-readable medium with microprocessor to control reading and computer arranged to communicate with such a medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156357A (ja) | プログラム破壊防止方法 | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPH0844629A (ja) | メモリアクセス異常監視装置 | |
| JPS61279940A (ja) | 計算機の異常検出装置 | |
| JPS62175834A (ja) | 中央処理装置の暴走検出回路 | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPH11161548A (ja) | 暴走検知機能付きコンピュータ | |
| JPS63178357A (ja) | 計算機システムのシステム立ち上げ方式 | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JPH04365145A (ja) | メモリ障害処理方法 | |
| JPH039487B2 (ja) | ||
| JPH06168161A (ja) | データ処理装置におけるプログラム未格納領域の実行エラー検出方法 | |
| JPS62113241A (ja) | 障害回復装置 | |
| JPS61228544A (ja) | 書込保護方式 | |
| JPS61216059A (ja) | 記憶デ−タ保護方式 | |
| JPS59191662A (ja) | プログラム暴走検出方式 | |
| JPH04142625A (ja) | 情報処理装置 | |
| JPH07117902B2 (ja) | 情報処理装置の再立ち上げ装置 | |
| JPH01166145A (ja) | Ｃｐｕ監視装置 | |
| JPS62121554A (ja) | トラツプ装置 | |
| JPH01180656A (ja) | メモリ保護装置 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPH03100736A (ja) | パトロール診断装置 | |
| JPH04145542A (ja) | 情報処理装置 |