JPH01166145A

JPH01166145A - Ｃｐｕ監視装置

Info

Publication number: JPH01166145A
Application number: JP62322974A
Authority: JP
Inventors: Takashi Yamagishi; 孝山岸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-12-22
Filing date: 1987-12-22
Publication date: 1989-06-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、ウォッチ・ドッグ・タイマを用いたハード
ウェア的な監視処理と、動作監視プログラムを用いたソ
フトウェア的な監視処理とを併用するようにしたＣＰＵ
監視装置に関する。

（従来の技術）従来この種のＣＰＵ監視装置では、第７図に示されるよ
うに、アドレスバス、データバス、コントロール信号ラ
インのそれぞれにアドレス−数構出回路２．データ一致
検出回路３及び状態一致回路４を接続し、それらの出力
をアンドゲート５に導くことによって、特定のアドレス
に特定のデータを書込むべき命令がＣＰＵ１で実行され
たことを検出し、その検出出力でウォッチ・ドッグ・タ
イマとして様能するリトリガブルモノマルチ６をトリガ
し、リトリガブルモノマルチ６の出力をリセット信号と
してｃｐｕｉに対しリセットをかけるようにしている。

一方、その他の回路７の中に含まれるシステムメモリ内
には、第８図のフローチャート及び第９図のプログラム
リストに示されるように、ＣＰＵ監視プログラムがサブ
ルーチンとして格納されている。

このサブルーチンプログラムでは第８図にボされるよう
に、まず割込状態を保存した後（ステップ８０１）、割
込禁止命令を実行して外部からの割込を禁止しくステッ
プ８０２）、特定ボートに特定データを書込んでウォッ
チ・ドッグ・タイマをクリアする（ステップ８０３）。

その後、ソフト的に動作状態の監視を行ない（ステップ
８０４）、動作が異常の場合にはくステップ８０５）、
異常処理を行なった（ステップ８０６）後、割込状態の
復帰処理を実行して〈ステップ８０７）、先のルーチン
への復帰を行なう。

このように、この従来装置にあっては、第９図に示され
るように、システムプログラム中にタイマクリア命令８
を記述し、これを定期的に実行させることによって、ハ
ードウェア的にＣＰＵＩの動作監視を行なう一方、第８
図に示される動作監視プログラム（ステップ８０４〜８
０６）を実行させることによって、ｃｐｕｉの動作をソ
フトウェア的にも監視している訳である。

（発明が解決しようとする問題点）しかしながら、このような従来のＣＰＵ監視装置にあっ
ては、特定のアドレスに、特定のデータを出力すべき命
令をシステムプログラム中に記述すれば、その実行と共
にウォッチ・ドッグ・タイマが直ちにクリアされてしま
う構成となっていたため、プログラミングミス等によっ
てシステム中の別の個所に同様な記述が存在すると、Ｃ
ＰＵが暴走しているにも係わらず、ＣＰｔＪｌをリセッ
トできない場合が生じる。

また、第９図に示されるように、割込禁止命令９とタイ
マクリア命令８とは別々の命令となっているため、タイ
マクリア命令８を構造化してサブルーチンとしたような
場合、ＣＰＩＪｌの暴走により割込禁止命令９を経るこ
となくタイマクリア命令８だけが実行され、しかもこの
状態では割込許可状態のため、タイマクリア命令８の実
行直後に別の割込があって、ソフトウェア的な動作異常
監視処理（ステッ゛ブ８０４〜８０６）がスキップされ
てしまうと、前述したウォッチ・ドッグ・タイマによる
ハードウェア的な処理及び上述のソフトウェア的な動作
監視処理のいずれの場合でも、ＣＰＵｌの動作異常をチ
エツクできないという問題点がある。

この発明の目的は、この種の、ハードウェア的処理及び
ソフトウェア的処理を併用するようにしたＣＰＵ監視装
置において、プログラミングミス。

ＣＰＵの暴走等に係わらず、前述したハードウェア的な
異常監視処理、ソフトウェア的な異常監視処理の双方を
確実に実行させることにある。

［発明の構成］（問題点を解決するための手段）この発明は、上記の目的を達成するために、システムメ
モリ内に格納され、かつその先頭に少な（とも割込禁止
命令を有する動作監視プログラムと、前記割込禁止命令の格納アドレスと同一のアドレスに割
付けられ、かつ該アドレスが指定された状態でＣＰＵが
実行動作を行なうときにクリアされ、さらにそのタイム
アツプ信号によってＣＰＵにリセットをかけるウォッチ
・ドッグ・タイマとを備え、動作監視プログラムの実行に先立つ割込禁止処理と、ウ
ォッチ・ドッグ・タイマのクリア処理とが連動して同時
に行なえるように構成したことを特徴とするものである
。

（作用）このような構成によれば、システムプログラムメモリ中
の特定アドレスに記述された命令を実行しない限り、ウ
ォッチ・ドッグ・タイマにはクリアがかからない。

従って、ブロクラミングミスによるウォッチ・ドッグ・
タイマの誤ったクリアを確実に防止できる。

さらに、ウォッチ・ドッグ・タイマがクリアされる時点
では、必ず割込禁止状態となるため、別の割込がかかり
、動作監視プログラムがスキップされる虞れもなくなる
。

（実施例）第１図は、本発明に係わるＣＰＵ監視装置の一実施例の
ハードウェア構成を示すブロック図、第２図は同ソフト
ウェア構成を示すフローチャート、第３図は動作監視プ
ログラムの要部を示すプログラムリストである。

なお、これらの図において、前記従来例と同一構成部分
についは同符号を付して説明は省略する。

第１図において、アドレス−数構出回路１０は、アドレ
スバス上に特定アドレス（１２３７）が出力されたこと
を検出するもので、また状態−数構出回路１１はコント
ロール信号が実行状態を示ずことを検出するようになさ
れている。

そして、これらの回路１０．１１の出力はアンドゲート
１２を介してリトリガブルモノマルチ６に与えられてい
る。

すなわち、ハードウェア的に見ると、ウォッチ・ドッグ
・タイマを構成するリトリガブルモノマルチ６は、アド
レスバス上にアドレス（１２３７＞が出力されている状
態で、ｃｐｕｉが実行動作を行なうときにトリガされる
ようになされている。

第４図は、第１図に示されるブロック図を、更に具体的
な素子を用いて表わした回路図である。

この図では、ＣＰＵ１としてＭＰＵ８０８５が使用され
、またアドレス−数構出回路１０．状態一致検出回路１
１及びアンドゲート１２としては、各アドレスビット、
コントロールビットをインバータで適宜反転したものが
示されている。

また、リトリガブルモノマルチ６としては、外付抵抗Ｒ
９外付コンデンサＣを用いたリトリガブルモノマルチ回
路素子が使用されている。

一方、第３図に示されるように、システムメモリ内のア
ドレス（１２３７）には、割込禁止命令９として（ＤＩ
＞が格納されており、それに続くアドレスには、第２図
に示されるように、ソフトウェア的な動作監視プログラ
ム（ステップ２０３〜２０６）が記述されている。

次に以上の構成よりなる本実施例装置の動作を、第５図
のタイムチャート及び第６図のＣＰｔＪ状態表を参照し
ながら説明する。

ＣＰＵが正常に動作している場合には、第２図に示され
るサブルーチンプログラムが定期的に実行される。

すなわち、まず最初のステップでは、第３図に示される
ように、アドレス（１２３４）、（１２３５）、（１２
３６）に格納された命令を順次実行することによって、
割込状態の保存を行なう（ステップ２０１）。

続いて、アドレス（１２３７）に格納されたｖＪ込禁止
命令９すなわち（ＤＩ）を実行し、これによりＣＰＵ　
１は割込禁止状態となる。

同時に、第１図に示されるように、アドレスバス上にア
ドレス（１２３７）が送出されることによって、これを
アドレス−数構出回路１０が検出し、またコントロール
信号ラインにおいて、第６図に示されるように、信号Ｓ
ｏ　＝１．Ｓ＋　＝１となることにより、状態−数構出
回路１１がＣＰＵ１において実行動作が行なわれたこと
を検出する。

その結果、ウォッチ・ドッグ・タイマを構成するリトリ
ガブルモノマルチ６に対しトリガがかかる。

そのため、第５図に示されるように、ｃｐｕ　ｉが正常
な場合には、Ｐ＋　、Ｒ２、Ｒ３、Ｒ４の各時点におい
て、外付コンデンサＣの放電が繰返えされ、モノマルチ
６の出力Ｇ３がＬ′′に維持され、ｃｐｕｉにリセット
がかかることはない。

これに対して、ＣＰＵ１に暴走が生じて、第２図に示さ
れるサブルーチンプログラムの実行が行なわれなくなる
と、第５図に示されるように、時点Ｐ４以降においてト
リガパルスＧ１が得られなくなり、時間ｔ１の経過と共
に、モノマルチ６の出力Ｇ３がＩＩ　Ｌ　１１から“Ｈ
ＩＩへ転じ、これによりＣＰＵ１に対しリセットがかか
るわけである。

また、この実施例装置の場合、ウォッチ・ドッグ・タイ
マを構成するリトリガブルモノマルチ６をトリガするた
めには、アドレス（１２３７）に何らかの命令を記述す
る他はなく、このため従来装置のように、プログラミン
グミス等によるタイマクリア処理の発生を確実に防止す
ることができる。

また、割込禁止命令が実行されて割込禁止処理が行なわ
れるときには、これと連動して同時にウォッチ・ドッグ
・タイマにクリアがかかる。しかも、割込禁止命令は、
動作監視プログラム（ステップ２０３〜２０５）の先頭
に記述されているから、割込禁止命令が実行されれば、
その後、割込信号が到来しても、必ず動作監視プログラ
ム〈ステップ２０３〜２０５）の実行が保証され、従来
装置のように、これらがスキップされることは決してな
い。

従って、この実施例装置によれば、ウォッチ・ドッグ・
タイマを用いたハードウェア的なＣＰＵ監視及び動作監
視プログラム（ステップ２０３〜２０５）によるソフト
ウェア的なＣＰＵ監視の双方を如何なる場合にも確実に
行なわせることができる。

［発明の効果〕以上の実施例の説明により明らかなように、本発明によ
れば、この種のハードウェア的なＣＰＵ監視処理とソフ
トウェア的なＣＰＵ監視処理とを併用するようにしたＣ
ＰＵ監視装置において、如何なる場合にも双方の処理を
確実に行なわせることができ、この種装置の信頼性を向
上させることができる。

【図面の簡単な説明】

第１図は本発明装置の一実施例のハードウェア構成を概
略的に示すブロック図、第２図は同ソフトウェア構成を
示すフローチャート、第３図は動作監視プログラムの要
部を示すプログラムリスト、第４図は同装置のより具体
的な回路構成を示す回路図、第５図は動作を示すタイム
チャート、第６図はコントロール信号ラインの状態を示
す状態説明図、第７図は従来装置のハードウェア構成を
承示すプログラムリストである。１・・・ＣＰＵ６・・・リトリガブルモノマルチ９・・・割込禁止命令１０・・・アドレス一致検出回路１１・・・状態一致検出回路１２・・・アンドゲート

Claims

【特許請求の範囲】

（１）システムメモリ内に格納され、かつその先頭に少
なくとも割込禁止命令を有する動作監視プログラムと、前記割込禁止命令の格納アドレスと同一のアドレスに割
付けられ、かつ該アドレスが指定された状態でＣＰＵが
実行動作を行なうときにクリアされ、さらにそのタイム
アップ信号によってＣＰＵにリセットをかけるウォッチ
・ドッグ・タイマとを備え、動作監視プログラムの実行に先立つ割込禁止処理と、ウ
ォッチ・ドッグ・タイマのクリア処理とが連動して同時
に行なえるように構成したことを特徴とするＣＰＵ監視
装置。