JPH0215657A - 半導体集積回路の補修用配線構造およびその配線方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野１ 本発明は、半導体集積回路のチップ製造後、チップ上で
のカット、布線等による論理変更を行う集積回路補修に
関し、特に、補修時の加工容易化、補修集積回路の歩留
まりの向上を図るための半導体集積回路の補修用配線構
造および補修用配線方法に関する。 ■従来の技術】 近年、半導体集積回路（以下、ＬＳＩという）の高集積
化、微細化に伴い、開発工程において、ＬＳＩのチップ
内配線の一部を切断したり、新たな配線を行ったりして
不良箇所の修正を行い、短期間でＬＳＩの論理変更を行
う例か報告されている。 このような従来の技術として、例えば、特開昭５２−２
２９９５６号公報には、レーザまたは集束イオンビーム
による穴空けおよび配線切断、ＣＶＤ法による接続用配
線形成の方法について記載されている。 また、特開昭６２−２９８１３４号公報には、ＬＳＩ内
に予備配線を設けておき、論理変更時にこの予備配線を
利用することにより、補修時の配線間接続を容易化する
技術か開示されている。 ［発明か解決しようとする課ＷＵ１ ところで、微細高集積配線は、第３図に示すように、絶
縁性基板６５の上に設けられた複数の配線パターンＲＡ
Ｌ１．ＡＬ２およびＡｌ１からなる多層構造にな、って
いる０例えば、同図（ａ）に示すように、その最上層Ａ
Ｌ３に属する配線パターン６６．６４か相互に近接して
いるために、配線パターン６６を切断するとき、隣接配
線パターン６４の一部にも切断か及ぶおそれかある。 また、同図（ｂ）に示すように、配線パターン層ＡＬ２
の配線パターン６９をその一部６２において切断すると
きに、その上層の配線パターン層ＡＬ３に属する配線パ
ターン６３および６１が相互に近接しているために、そ
の一方、例えば配線パターン６１の一部または全部を切
断してしまうおそれがある。このように、目的の配線パ
ターン以外の配線パターンを切断する可能性か存在する
ことは、補修されたＬＳＩの信頼性を低下させることに
なる。 また、補修のための新たな配線パターンを形成する場合
に、第３図（Ｃ）に示すように、その新たな配線パター
ン７０を接続しようとする目的の配線パターン７２につ
いて、その一部表面を露出させる必要がある。その際、
近接した隣接配線パターン７１の一部を同時に露出させ
るおそれかあり、その場合には配線パターン７０を形成
したときに、配線パターン７１および７２を短絡してし
まうことになる。同様に、同図（ｄ）に示すように、下
層ＡＬ２の配線パターン６９に新たな配線パターン６０
を接続するために、配線パターン６９の一部を露出させ
るときに、上層の配線パターン６８の一部を切断してし
まうおそれかある。この場合にも、配線パターン６０を
形成したときに、配線パターン６８および６９を短絡す
る事態か生しる。このような短絡は、補修されたしｓｒ
の誤動作の原因となる。 微細化された配線パターンの切断、接続を行う際に、上
記のような目的外の配線パターンの切断、短絡等の不都
合な事態の発生を防止するには、高度な加工精度が要求
され、超高精度イオンビーム装置等の高価な補修用装置
を必要とする。 しかも、このような高精度の装置をもってしても、多層
配線、微細高集積配線の加工は困難であり、加工された
ＬＳＩの歩留まりも低下するという問題があった。。 本発明の目的は、補修されたＬＳＩの歩留まりを向上さ
せることかできる半導体集積回路の補修用配線構造およ
び補修用配線方法を提供することにある。 本発明の他の目的は、補修用装置の位置合わせ精度、加
工精度等の要求を緩和することができる半導体集積回路
の補修用配線構造および補修用配線方法を提供すること
にある。 １課題を解決するための手段１ 本発明による半導体集積回路の補修用配線構造は、特定
の配線パターンに対して、該特定の配線パターンに隣接
する配線パターンの一部に、前記両配線パターンの間隔
を拡張する迂回部を設けたことを特徴とするものである
。 前記隣接する配線パターンの迂回部は、当該隣接する配
線パターンと同一層内に設けるか、または前記隣接する
配線パターンの迂回部は、スルーホールを介して当該隣
接する配線パターンと異なる層内に設けることができる
。異なる層に設ける場合には、前記隣接する配線パター
ンの層より上層とすることか望ましい。 本発明による半導体集積回路の補修用配線構造は、他の
見地によれば、はぼ平行な隣接する２つの配線パターン
について、両配線パターンの一部に、前記両配線パター
ンの間隔を拡張した補修用エリアを設け、該補修用エリ
アを、チップ製造後の配線の変更による補修に供するこ
とを特徴とするものである。 また、本発明による半導体集積回路の補修用配線方法は
、半導体集積回路のチップ製造後の補修に供する配線パ
ターンを作成する補修用配線方法であって、まず、隣接
配線パターンの間隔を考慮しない配線を行い１次に、補
修の対象となりつる配線パターンに着目して、該配線パ
ターンと該配線パターンに隣接する配線パターンとの間
隔か予め定めた間隔より広い部分が存在するか否かをチ
ェックし、該チェックの結果が否定的であれば、前記隣
接する配線パターンの経路を変更することにより前記着
目した配線パターンとの間隔を前記予め定めた間隔、よ
り大とする迂回部を設けることを特徴とするものである
。 本発明による半導体集積回路の補修用配線方法は、更に
具体的には１半導体集積回路のチップ製造後の補修に供
する配線パターンを作成する補修用配線方法であって、
ａ）隣接配線パターンの間隔を考慮しない配線を行い、
ｂ）補修の対象となりうる配線パターンを登録し、Ｃ）
該登録した各配線パターンについて、当該配線パターン
に隣接する配線パターンを検索し、ｄ）前記登録した配
線パターンの１つについて、隣接する配線パターンとの
間隔か予め定めた間隔より広い部分か存在するか否かを
チェックし、ｅ）該チェックの結果が釘定的である場合
には、当該箇所を補修用エリアとして登録し、ｆ）前記
チェックの結果か否定的である場合には、適切な箇所に
おいて前記隣接配線パターンの経路を変更することによ
り、前記着目した配線パターンとの間隔を前記予め定め
た間隔より大とする迂回部を設け、当該箇所を補修用エ
リアとして登録し、ｇ）前記ステ・ンプＣ）〜ｆ）を前
記登録したすべての配線パターンについて繰返すことを
特徴とするものである。 前記ステップｄ）のチェックは１例えば、前記登録した
配線パターンの１つについて、該配線パターンの一端か
ら他端へ向かって、単位長毎に各箇所について順次、実
行する。 前記ステップＣ）およびｆ）の後、および／または前記
ステップｇ）の後に、前記補修用エリアの登録結果を出
力装置に出力するようにしてもよい。例えば、表示装置
またはプリンタ等にリスト表示し、あるいはグラフィッ
ク表示装置またはＸ−Ｙプロッタ等にグラフィック表示
することが考えられる。 前記チェックの対象となる隣接配線パターンとしては、
前記着目した配線パターンと同一層内の配線パターンの
みならず、当該層よりＬ層の配線パターンについても、
該上層の配線パターンを当該層に投ｒ＃１ノて考慮に入
れることかできる。 前記迂回部は、前記隣接配線パターンと同一層内または
より上層内に設けることが好ましい。 なお、本明細、書において、「配線する」とは、実際の
ＬＳＩ内に導線を形成する行為ではなく、設計上、ＬＳ
Ｉ内の配線パターンの配置を決定することをいうものと
する。 １作用１ 本発明は、ＬＳＩ製造後に補修の必要か生しる可能性の
あるＬＳＩの各部において、予め、補修用エリアを積極
的に設けておき、この補修用エリア内には隣接配線パタ
ーン間隔か所定間隔以上に拡大した部分を設ける。補修
時には、このいずれかの補修用エリア内において、既設
配線の切断および新規配線の形成を行う。 すなわち、既設配線の切断を行う場合に、目的の配線パ
ターンの補修用エリア内部分においては隣接する配線パ
ターンとの間隔か所定間隔以りに設定されているのて、
その補修用エリア内で切断を行えば、加工精度の不足に
より隣接配線パターンにまて切断か及ぶおそれかなくな
る。 また、新規配線パターンの形成を行う場合、同様に、目
的の配線パターンの補修用エリア内の部分において、配
線パターン形成を行えば、位置決め、加工精度の不足に
より隣接パターンへの短絡を惹起することもなくなる。 好ましくは、補修用エリアをすべての端子一端子間、端
子−分岐点間、および分岐点−分岐点間に設けておけば
、いかなる論理変更にも対処することかできる。なお、
分岐点とは、−点から配線パターンが３本以上導出され
ているような点をいう。 このように、本発明によれば、ｉＩ！Ｓ度の位置合わせ
および加工精度か要求されることなく、信頼性の高い補
修か行える。したがって、超高精度の補修用装置を用い
ることなく、補修り、Ｓ　Ｉの歩留まりを向上させるこ
とができる。勿論、本発明は、超高精度の補修用装置の
使用を禁１卜するものてはなく、そのような装とを用い
れば、より一層′Ｉ＆細複雑な多層配線パターンの補修
が回部になることは容易に理解されよう。 なお、配線パターンの切断および形成の方法としては、
前記特開昭［１２−２２９９５６号、同６２−２９８１
：１４号に開示されたーような公知の方法を用いること
ができる。 ［実施例１ 以下、論理ＬＳＩを例とした本発明の実施例について、
図面を参照して詳細に説明する。 第１図は、多層配線を有するＬＳＩ内部の１つの配線層
の一部の概略構成を示している。ＬＳＩ内には、論理ゲ
ート等の論理回路単位の領域（セルという）Ａ−、−Ｆ
かあり、各セルには他のセル等との接続のための端子１
〜７か設けられている。 この例ては、補修前の状態として、セルＡ。 Ｂ、Ｃか論理接続関係にあり、それぞれの端子１〜３か
相互に接続されている。すなわち、端子ｌは、順次、配
線パターン３１．スルーホール１１、配線パターン３２
．スルーホール１２および配線パターン３３を介して端
子２へ接続され、端子２は順次、配線パターン３３、ス
ルーホール１２、配線パターン３４、スルーホール１３
、配線パターン３５を介して端子３へ接続されている。 一方、セルＤ、Ｅ、Ｆも論理接続関係にあり、それぞれ
の端子４〜６か相〃に接続されている。 すなわち、端子４は、１１１’［次、配線パターン３６
、スルーホール１４、配線パターン３７、スルーホール
１５および配線パターン３９を介して端子５へ接続され
、端子５は、順次、配線パターン３９スルーホール１５
、配線パターン４０、スルーホール１６、配線パターン
４１、スルーホール１７、配線パターン４２．スルーホ
ール１８、配線パターン４３、スルーホール１９、配線
パターン４４、スルーホール２０および配線パターン４
５を介して端子６へ接続されている。 本実施例では、スルーホール１１．１２問およびスルー
ホール１４．１５間に、補修用エリア１０１を設け、ス
ルーホール１２．１３問およびスルーホール１５．２０
間に補修用エリア　１０２を設けている。この場合、ス
ルーホール１２およびスルーホール１５は配線パターン
の分岐点を構成している。可能てあれば、端子−分岐点
間の補修用エリアとして、端子２およびスルーホール１
２間、ならびに端−子５およびスルーホール１５間にも
補修用エリアを設けることか好ましい。 補修用エリア　１０１内ては、スルーホール１４および
１５間の配線パターン３７の一部において、同一層内て
両スルーホールを結ぶ直線から外れる湾曲部または迂回
部３８を設け、隣接する配線パターン３２との間隔を拡
張している。この拡張幅は、配線パターンの切断、形成
等の補修に伴う加工上、隣接配線パターンか支障となら
ない幅とする。この幅は、使用する補修用装置の加工精
度によっても変わる。 補修用エリア　１０２内ては、スルーホール１５および
２０間の配線パターンに迂回部４６を設けている。たた
し、この迂回部４６を構成する配線パターン４１〜４３
は、迂回部３８と異なり、スルーホール１６〜１９を利
用して、他の配線パターン層に設けられている。配線パ
ターン４１〜４３は必ずしも同一層に設ける必要はなく
、少なくとも配線パターン４２は第１図に示した層より
上層に設けることか望ましい。第３図に示したように、
一般的には、配線パターン層の偶数番目の層と奇ａ番目
の層ては、配線パターンの走る方向か交差しており、新
たな配線に利用てきる配線パターン間の隙間（チャネル
）もその方向に走っていることか多い。したかって、−
例として、第１図に示した層か前記Ａｌ１層であれば、
配線パターン４１．４３はＡｌ１層に設け、配線パター
ン４２はＡｌ１層に設けることが考えられる。 補修用エリア　＋０１のように、迂回部の配線パターン
を同一層に設ければ、スルーホールの個数を削減てきる
。一方、補修用エリア　１０２のように迂回部の配線パ
ターンを上層に設ければ、スルーホール数は増加するが
、例えば、端子５．６間の配線パターンについて補修す
る必要か生した場合には、より上層て加工を行える利点
かある。配線パターン４６を最上層に設ければ、その配
線パターンの切断時に、上層の配線パターンを考慮する
必要かなく、また、浅い穴で加工かできるのて、加工か
容易となり加工不良を低減できる。 さて、第１図において、セルＢの端子２を、セルＣの端
子３の０代りにセルＦの端子７に接続し直すという論理
変更の必要か生じたとする。この場合には、まず、補修
用エリア　１０２内のＸ”部て、レーザまたは集束イオ
ンビーム等を用いる従来の方法により配線パターン３４
を切断する。この際、第１図に示すように、隣接配線パ
ターンとの間隔か充分あるのて、従来のように隣接配線
パターンにまで切断か及ぶような事態か避けられる０次
に、今切断した配線パターン３４の端子２側の点から端
子７へ布線５０を施す、この布線５０は、図てはディス
クリート線により接続しているように示しているか、こ
れは単に模式的に示したにすぎない。 第２図に、従来の第３図に示した場合と対照される本発
明のＬＳＩ構造を示す。第２図は、本発明によるＬＳＩ
の補修用エリアの断面図である。 第２図（ａ）では、第３図（ａ）と比較して分かるよう
に、Ａｌ１層の隣接配線パターン６４．６６の間隔か拡
張されているので、加工精度を要求されることなく、配
線パターン６６のみを正しく切断することができる。同
様に、第２図（ｂ）の場合には、配線パターン６１か隣
接配線パターン６３から所定距離以上離されたので、下
層の配線パターン６２の切断時に、通常の加工精度でも
、」−層の配線パターン６１．６３のいずれをも傷付け
ることかない。また、第２図（ｃ）の場合には、第３図
（ｃ）の場合に比べ、配線パターン７１か配線パターン
７２から所定距離以上離されたので、同一層内で隣接す
る配線パターン７１７２を配線パターン７０により短絡
するおそれが低減される。同様に、第２図（ｄ）の場合
にも、ｍ３図（ｄ）の場合に比べ、配線パターン６８が
配線パターン６７から離されたので、配線パターン６０
を介して上下層間での配線パターンの短絡の可能性か低
減される。 次に、第１図に示したような補修用エリアの作成処理の
一例について、第４図のフローチャートを参照して説明
する。 まず、前記補修用エリアを考慮しない従来の一般的な自
動配線を行う（ＳＯ）。そこで、補修対象となりう、る
全配線パターンを登録する（Ｓｌ）。この配線パターン
の単位は、端子一端子間の配線パターン、および分岐か
ある場合は端子−分岐点間あるいは分岐点−分岐点間の
配線パターンとする。登録の対象とする配線パターンは
、例えば、クロック信号パターン等、論理変更の頻度の
高い特定の配線グループを指定して行うようにしてもよ
い。あるいは、ある特定の範囲内の配線パターンについ
てのみ行うようにしてもよい、これにより、論理変更の
殆ど発生しない配線パターンの変更をなくし、本発明処
理の迅速化および配線効率および配線密度の向上を図る
ことかてきる。 次に、このように登録された各配線パターンについて隣
接する配線パターンを検索して認識する（Ｓ２）。この
際、「隣接配線パターン」としては、当該配線パターン
と同一層の配線パターンのみならず、上層の配線パター
ンに対しても考慮する必要かある。なぜなら、補修は、
前述のようにＬＳＩの表面から行われるからである。し
たかって、ある層の配線パターンか他の層の配線パター
ンに“°隣接する°°か否かを考える場合には、その層
より上の層のみを考慮すればよい。ある層、例えば上記
例でＡＬＩの配線パターンかそれより上層、例えばＡｌ
１の配線パターンに隣接するか否かは１層ＡＬ３の配線
パターンを層ＡＬＩに写像することにより、同一層内の
関係として判断することがてきる。さらに、上層の配線
パターンのうち、着目する配線パターンに交差する配線
パターンも「隣接配線パターン」として考慮する。 次に、ある配線パターンのいずれかの箇所において、前
記隣接すると判断されたすべての配線パターンとの間に
、予め定めた所定の間隔かあるか否かを調べる（Ｓ３）
、例えば、当該配線パターンの一端から他端へ向かって
単位長ずつ検査箇所をずらして隣接配線パターンとの間
隔を検査していく。この場合、前述のように、隣接配線
パターンには上層の配線パターンも含む。前記ステラフ
Ｓ３の条件を満足する箇所かあれば、その区域を補修可
能領域すなわち補修用エリアとして登録する（Ｓ５）。 前記条件か満たされる箇所か存在しない場合には、少な
くとも−か所、新たに補修用エリアを設ける（Ｓ４）、
この位置としては、上層の交差する配線パターンについ
ては変更を行わなくてよい位置を選ぶことか好ましい、
すなわち、平行隣接する配線パターン経路の一部を変更
して前記迂回部を形成する。その補修用エリアの態様と
しては、第１図に示したように少なくとも２つの態様（
補修用エリア　１０１および１０２）が考えられる。 この際、すてに補修用エリアとして登録された区域のネ
ットの変更は禁止する。このようにして作成された新た
な補修用エリアも登録される（Ｓ５　）。 このような処理かすべての配線パターンについて繰返さ
れ（Ｓａ）、完了すれば、適当な出力装置（図示せず）
、例えばタラフィック表示装置あるいはｘ−Ｙプロッタ
に、各層毎に配線パターンを表示し、かつ、その上に登
録された補修用エリアを表示する。（Ｓ７）この補修用
エリアの登録結果の出力態様は、操作者か認識できるも
のてあれば、このようなグラフィック表示に限るもので
はなく、文字、記号等によるリスト表示てあってもよい
。これにより、登録された補修用エリアの位置を確認す
ることかできる。また、この表示は、補修の必要か生じ
たときに、配線パターンのどの部分を切断し、どの部分
に布線を施せばよいかの判断の手助けとなる。 第４図の処理は、人手により行うこともてきるか、好ま
しくは、コンピュータプログラムにより自動的に行う。 このコンピュータプログラムでは、各配線パターンを座
標点の連結として定義し、隣接パターンとの間隔の算出
、配線パターン経路の変更等の処理を、座標値の計算、
変更等によって行うことが可能である。 以上、本発明の好適実施例についてのみ説明したが１本
発明の要旨を逸脱することなく種々の変更、変形を行う
ことは可能であることは、当業者には容易に理解されよ
う。 【発明の効果１ 本発明によれ、ば、ＬＳＩ変更後の論理変更時の配線パ
ターンの切断、接続を行う専用の場所としての補修用エ
リアを予め設けておくことにより、ＬＳＩの補修時の加
工精度の要求が緩和されるのて、加工が容易になるとと
もに加工不良が低減され、その結果、論理変更の成功率
が上り、補修したＬＳＩの歩留まりが向上する。

【図面の簡単な説明】

第１図は本発明を適用したＬＳＩ内部の概略図、第２図
は本発明に係る補修ＬＳＩの断面図、第３図は従来の補
修ＬＳＩの断面図、第４図は本発明の補修用配線方法の
一実施例のフローチャートである。 １〜７・・・端子、１１へ２０・・・スルーホール。 ３１〜４５・・・配線パターン、Ａ−Ｆ・・・セル、１
０１、１０２・・・補修用エリア 第２図

Claims (1)

1. 【特許請求の範囲】 １、特定の配線パターンに対して、該特定の配線パター
   ンに隣接する配線パターンの一部に、前記両配線パター
   ンの間隔を拡張する迂回部を設けたことを特徴とする半
   導体集積回路の補修用配線構造。 ２、前記隣接する配線パターンの迂回部は、当該隣接す
   る配線パターンと同一層内に設けることを特徴とする請
   求項１記載の半導体集積回路の補修用配線構造。 ３、前記隣接する配線パターンの迂回部は、スルーホー
   ルを介して当該隣接する配線パターンと異なる層内に設
   けることを特徴とする請求項１記載の半導体集積回路の
   補修用配線構造。 ４、前記異なる層は、前記隣接する配線パターンの層よ
   り上層とすることを特徴とする請求項３記載の半導体集
   積回路の補修用配線構造。 ５、ほぼ平行な隣接する２つの配線パターンについて、
   両配線パターンの一部に、前記両配線パターンの間隔を
   拡張した補修用エリアを設け、該補修用エリアを、チッ
   プ製造後の配線の変更による補修に供することを特徴と
   する半導体集積回路の補修用配線構造。 ６、半導体集積回路のチップ製造後の補修に供する配線
   パターンを作成する補修用配線方法であって、 まず、隣接配線パターンの間隔を考慮しない配線を行い
   、 次に、補修の対象となりうる配線パターンに着目して、
   該配線パターンと該配線パターンに隣接する配線パター
   ンとの間隔が予め定めた間隔より広い部分が存在するか
   否かをチェックし、 該チェックの結果が否定的であれば、前記隣接する配線
   パターンの経路を変更することにより、前記着目した配
   線パターンとの間隔を前記予め定めた間隔より大とする
   迂回部を設けることを特徴とする半導体集積回路の補修
   用配線方法。 ７、半導体集積回路のチップ製造後の補修に供する配線
   パターンを作成する補修用配線方法であって、 ａ）隣接配線パターンの間隔を考慮しない配線を行い、 ｂ）補修の対象となりうる配線パターンを登録し、 ｃ）該登録した各配線パターンについて、当該配線パタ
   ーンに隣接する配線パターンを検索し、 ｄ）前記登録した配線パターンの１つについて、隣接す
   る配線パターンとの間隔が予め定めた間隔より広い部分
   が存在するか否かをチェックし、 ｅ）該チェックの結果が肯定的である場合には、当該箇
   所を補修用エリアとして登録し、ｆ）前記チェックの結
   果が否定的である場合には、適切な箇所において前記隣
   接配線パターンの経路を変更することにより、前記着目
   した配線パターンとの間隔を前記予め定めた間隔より大
   とする迂回部を設け、当該箇所を補修用エリアとして登
   録し、 ｇ）前記ステップｃ）〜ｆ）を前記登録したすべての配
   線パターンについて繰返す ことを特徴とする半導体集積回路の補修用配線方法。 ８、前記ステップｄ）のチェックは、前記登録した配線
   パターンの１つについて、該配線パターンの一端から他
   端へ向かって、単位長毎に各箇所について順次、実行す
   ることを特徴とする請求項７記載の半導体集積回路の補
   修用配線方法。 ９、請求項７記載の方法において、前記ステップｅ）お
   よびｆ）の後、および／または前記ステップｇ）の後に
   、前記補修用エリアの登録結果を出力装置に出力するこ
   とを特徴とする半導体集積回路の補修用配線方法。 １０、前記チェックの対象となる隣接配線パターンとし
   ては、前記着目した配線パターンと同一層内の配線パタ
   ーンのみならず、当該層より上層の配線パターンについ
   ても、該上層の配線パターンを当該層に投影して考慮に
   入れることを特徴とする請求項６または７記載の半導体
   集積回路の補修用配線方法。 １１、前記迂回部は、前記隣接配線パターンと同一層内
   またはより上層内に設けることを特徴とする請求項６ま
   たは７記載の半導体集積回路の補修用配線方法。