JPH02159583A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02159583A JPH02159583A JP63315276A JP31527688A JPH02159583A JP H02159583 A JPH02159583 A JP H02159583A JP 63315276 A JP63315276 A JP 63315276A JP 31527688 A JP31527688 A JP 31527688A JP H02159583 A JPH02159583 A JP H02159583A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pad
- transistor
- semiconductor integrated
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000005259 measurement Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に内部回路とは別に
トランジスタのしきい電圧をチェックするためのチェッ
ク・トランジスタを同じチ・ンブに含む半導体集積回路
に関する。
トランジスタのしきい電圧をチェックするためのチェッ
ク・トランジスタを同じチ・ンブに含む半導体集積回路
に関する。
従来の半導体集積回路について、図面を参照して説明す
る。
る。
第３図は、従来の半導体集積回路のチップを示す平面模
式図である。
式図である。
従来、半導体集積回路は選別時において直接内部の素子
のしきい電圧を測定できないため、機能に関与するトラ
ンジスタ（以下、内部Ｔｒと記す）とは別にしきい電圧
（Ｖｔ）測定用のトランジスタ（以下、チェックＴｒと
記す）を設けている。このチェックＴ、１３のｖＴを測
定して、これとの相関から内部Ｔ、のＶ丁を決定し、こ
の値が規格の範囲内かどうかによって選別を行なってい
る。チェックＴ、１３はまた、他のパッド１５とは別に
、専用のパッド１４を有している。
のしきい電圧を測定できないため、機能に関与するトラ
ンジスタ（以下、内部Ｔｒと記す）とは別にしきい電圧
（Ｖｔ）測定用のトランジスタ（以下、チェックＴｒと
記す）を設けている。このチェックＴ、１３のｖＴを測
定して、これとの相関から内部Ｔ、のＶ丁を決定し、こ
の値が規格の範囲内かどうかによって選別を行なってい
る。チェックＴ、１３はまた、他のパッド１５とは別に
、専用のパッド１４を有している。
上述した従来の半導体集積回路では、予め内部Ｔ、のｖ
ＴとチェックＴ、の■７を測定し、両者の相関関係を求
めておいて、選別時には内部Ｔｒの７丁を測定し、これ
をもとに選別を行なっているが、量産時には両者の相関
関係が不安定になりやすいため、ＶＴの測定誤差が生じ
やすく、結果として選別精度に劣るという欠点がある。
ＴとチェックＴ、の■７を測定し、両者の相関関係を求
めておいて、選別時には内部Ｔｒの７丁を測定し、これ
をもとに選別を行なっているが、量産時には両者の相関
関係が不安定になりやすいため、ＶＴの測定誤差が生じ
やすく、結果として選別精度に劣るという欠点がある。
更に、従来の半導体集積回路のチェックＴ、はＴｒとパ
ッドで１つのブロックを形成しており、チップ内におけ
る比較的広い面積を占めている。通常、従来のチェック
Ｔ、とそのパッドは目合わせパターンやチェック抵抗等
と共に、半導体集積回路の機能を満足するために必要十
分な構成要素を配置した後の余剰部分に置かれるが、こ
れらの存在は、半導体集積回路のより高い集積度を追求
する上で妨げとなる事は明らかである。また、従来のチ
ェックＴ１のパッドは、他のパッドと形状及び配置が異
るために他のパッドと１０−プカードを兼用することが
出来ず、■↑測定専用のプローブカードが必要であると
いう欠点がある。
ッドで１つのブロックを形成しており、チップ内におけ
る比較的広い面積を占めている。通常、従来のチェック
Ｔ、とそのパッドは目合わせパターンやチェック抵抗等
と共に、半導体集積回路の機能を満足するために必要十
分な構成要素を配置した後の余剰部分に置かれるが、こ
れらの存在は、半導体集積回路のより高い集積度を追求
する上で妨げとなる事は明らかである。また、従来のチ
ェックＴ１のパッドは、他のパッドと形状及び配置が異
るために他のパッドと１０−プカードを兼用することが
出来ず、■↑測定専用のプローブカードが必要であると
いう欠点がある。
本発明の目的は、チェック精度が高くかつチップサイズ
の縮小化が可能な半導体集積回路を提供することにある
。
の縮小化が可能な半導体集積回路を提供することにある
。
本発明の半導体集積回路は、内部回路とは別にトランジ
スタのしきい電圧をチェックするためのチェック・トラ
ンジスタを同じチップに含む半導体集積回路において、
しきい値測定モードとノーマルモードの切換えを制御す
る信号を印加するプログラム端子と、前記制御信号の高
低に応じてパッドを前記チェック・トランジスタ又は前
記内部回路のいずれか一方へ切換えて接続する選択回路
を備えているというものである。
スタのしきい電圧をチェックするためのチェック・トラ
ンジスタを同じチップに含む半導体集積回路において、
しきい値測定モードとノーマルモードの切換えを制御す
る信号を印加するプログラム端子と、前記制御信号の高
低に応じてパッドを前記チェック・トランジスタ又は前
記内部回路のいずれか一方へ切換えて接続する選択回路
を備えているというものである。
次に、本発明について図面を参照して説明する。
第１図及び第２図はそれぞれ本発明の一実施例を示す回
路図及びチップの平面模式図である。
路図及びチップの平面模式図である。
パッド１０．１１．１２はチェックＴｒ１のパッドを兼
ねており、選択回路２によってノーマルモードとしきい
値測定モードの切換えが行なわれる。この切換えは、プ
ログラム端子のパッド９がらの信号により制御される。
ねており、選択回路２によってノーマルモードとしきい
値測定モードの切換えが行なわれる。この切換えは、プ
ログラム端子のパッド９がらの信号により制御される。
パッド９の信号が“Ｌ ＩＩの時は選択回路２のＰチャ
ネルトランジスタＱ ｐ ！〜Ｑ９３がオンしており、
（内部回路の）端子３．４．５側が選択されてノーマル
モードとなる。逆に、パッド９の信号が“Ｈ”の時は選
択回路２のＮチャネルトランジスタＱ ａ ｔ〜Ｑｎｓ
がオンして、端子６，７．８側が選択されてしきい値測
定モードとなる。この選択機能により、Ｖｔの測定を機
能・電気的特性の測定時に行なう事が可能となり、あら
かじめチェックＴ、１と内部Ｔ、のＶＴ相関をとらずに
済み（従来例のようにパッド込みのブロックにしないで
よいから、チェックＴ、は内部Ｔ、と大きさを同じにし
て、場所的にも近くに配置できる）、選別の精度を向上
する事が出来、また選別工数を削減できる。更に、プロ
ーブカードが１枚で済み、選別にががる費用を削減でき
る。その上、チェックＴｒ専用のパッドが無くなること
で、チップサイズの縮小を実現できる。
ネルトランジスタＱ ｐ ！〜Ｑ９３がオンしており、
（内部回路の）端子３．４．５側が選択されてノーマル
モードとなる。逆に、パッド９の信号が“Ｈ”の時は選
択回路２のＮチャネルトランジスタＱ ａ ｔ〜Ｑｎｓ
がオンして、端子６，７．８側が選択されてしきい値測
定モードとなる。この選択機能により、Ｖｔの測定を機
能・電気的特性の測定時に行なう事が可能となり、あら
かじめチェックＴ、１と内部Ｔ、のＶＴ相関をとらずに
済み（従来例のようにパッド込みのブロックにしないで
よいから、チェックＴ、は内部Ｔ、と大きさを同じにし
て、場所的にも近くに配置できる）、選別の精度を向上
する事が出来、また選別工数を削減できる。更に、プロ
ーブカードが１枚で済み、選別にががる費用を削減でき
る。その上、チェックＴｒ専用のパッドが無くなること
で、チップサイズの縮小を実現できる。
以上説明したように本発明は、半導体集積回路において
ノーマルモードと７丁測定モードとの切換え用の選択回
路を組み込む事により、選別の精度を向上し、且つ簡便
で安価に選別を行なえる上に、チップサイズの縮小化を
実現できるという効果がある。
ノーマルモードと７丁測定モードとの切換え用の選択回
路を組み込む事により、選別の精度を向上し、且つ簡便
で安価に選別を行なえる上に、チップサイズの縮小化を
実現できるという効果がある。
第１図は、本発明の一実施例の回路図、第２図は、本発
明の一実施例のチップを示す平面模式図、第３図は、従
来の半導体集積回路のチップを示す平面模式図である。 １・・・チェック・トランジスタ、２・・・選択回路、
３〜８・・・端子、９・・・プログラム端子（パッド）
、１０〜１２・・・パッド、１３・・・チェックＴｒ、
１４・・・チェックＴ、のパッド、１５・・・パッド。
明の一実施例のチップを示す平面模式図、第３図は、従
来の半導体集積回路のチップを示す平面模式図である。 １・・・チェック・トランジスタ、２・・・選択回路、
３〜８・・・端子、９・・・プログラム端子（パッド）
、１０〜１２・・・パッド、１３・・・チェックＴｒ、
１４・・・チェックＴ、のパッド、１５・・・パッド。
Claims (1)
- 内部回路とは別にトランジスタのしきい電圧をチェック
するためのチェック・トランジスタを同じチップに含む
半導体集積回路において、しきい値測定モードとノーマ
ルモードの切換えを制御する信号を印加するプログラム
端子と、前記制御信号の高低に応じてパッドを前記チェ
ック・トランジスタ又は前記内部回路のいずれか一方へ
切換えて接続する選択回路を備えていることを特徴とす
る半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63315276A JPH02159583A (ja) | 1988-12-13 | 1988-12-13 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63315276A JPH02159583A (ja) | 1988-12-13 | 1988-12-13 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02159583A true JPH02159583A (ja) | 1990-06-19 |
Family
ID=18063464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63315276A Pending JPH02159583A (ja) | 1988-12-13 | 1988-12-13 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02159583A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764573A (en) * | 1996-11-05 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device capable of externally and readily identifying set bonding optional function and method of identifying internal function of semiconductor device |
-
1988
- 1988-12-13 JP JP63315276A patent/JPH02159583A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764573A (en) * | 1996-11-05 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device capable of externally and readily identifying set bonding optional function and method of identifying internal function of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| US4743841A (en) | Semiconductor integrated circuit including circuit elements evaluating the same and having means for testing the circuit elements | |
| US4716323A (en) | Power voltage drop detecting circuit | |
| JPH0450678A (ja) | テスト容易化回路 | |
| US7050920B2 (en) | Semiconductor device having a test circuit for testing an output circuit | |
| US6489799B1 (en) | Integrated circuit device having process parameter measuring circuit | |
| JPH02159583A (ja) | 半導体集積回路 | |
| US5212410A (en) | Register circuit in which a stop current may be measured | |
| JPH04188643A (ja) | 半導体集積回路 | |
| JPH0568103B2 (ja) | ||
| JP3207639B2 (ja) | 半導体集積回路 | |
| JPH04249782A (ja) | 半導体集積回路の試験回路 | |
| JPH0582652A (ja) | 半導体集積回路装置 | |
| JPH05172896A (ja) | 半導体集積回路 | |
| JPH0267744A (ja) | 集積回路 | |
| JPS6020157A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPH09159732A (ja) | 半導体集積回路 | |
| JPH04244974A (ja) | 半導体集積回路の測定方法 | |
| JP2000323965A (ja) | Ｃｒ発振回路及びそのテスト方法 | |
| HK1003724A (en) | Integrate circuit | |
| JPS635278A (ja) | 半導体集積回路の試験回路 | |
| JPH05268046A (ja) | 半導体集積回路及びその試験方法 | |
| JPH0452576A (ja) | 半導体測定装置 | |
| JPH07198795A (ja) | 入出力バッファテスト回路 | |
| JPH03255968A (ja) | 回路素子の特性評価測定用回路 |