JPH0267744A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0267744A JPH0267744A JP63220108A JP22010888A JPH0267744A JP H0267744 A JPH0267744 A JP H0267744A JP 63220108 A JP63220108 A JP 63220108A JP 22010888 A JP22010888 A JP 22010888A JP H0267744 A JPH0267744 A JP H0267744A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- monitor
- transistor
- chip
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 6
- 239000000523 sample Substances 0.000 claims description 12
- 238000005259 measurement Methods 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 230000016507 interphase Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関する。
従来、集積回路はＩＣチップ特性選別時において、チッ
プ内部の機能に関与するＭＯＳトランジスタ（以下内部
トランジスタと云う）のしきい値（以下Ｖ、と略す）を
直接測定できないので、それとは別にソース、ドレイン
、ゲート及びバックゲートのモニタパッドを設けたＶｔ
モニタ用のｎチャネル及びＰチャネルのＭＯＳトランジ
スタ（以下モニタ用トランジスタと云う）を同一チップ
内に設けている。
プ内部の機能に関与するＭＯＳトランジスタ（以下内部
トランジスタと云う）のしきい値（以下Ｖ、と略す）を
直接測定できないので、それとは別にソース、ドレイン
、ゲート及びバックゲートのモニタパッドを設けたＶｔ
モニタ用のｎチャネル及びＰチャネルのＭＯＳトランジ
スタ（以下モニタ用トランジスタと云う）を同一チップ
内に設けている。
第２図は従来の集積回路の平面図である。
ＩＣチップ６、は機能パッド３とモニタパッド２、を複
数個有するモニタ用トランジスタ１．を有している。
数個有するモニタ用トランジスタ１．を有している。
ＩＣチップ６、のｖＴ選別は、予め機能パッドに接続す
る内部トランジスタのＶＴとモニタ用トランジスタ１．
のＶＴとを測定して相間係数を求めておき、間接的に行
っていた。
る内部トランジスタのＶＴとモニタ用トランジスタ１．
のＶＴとを測定して相間係数を求めておき、間接的に行
っていた。
上述した従来の集積回路では、ＩＣチップ内の内部トラ
ンジスタとモニタ用トランジスタのＶＴの相関関係を使
用しているので、量産時には両者の相関関係が変動して
しまいＶＴの測定誤差が生じ、結果として選別精度に劣
るという欠点があった。
ンジスタとモニタ用トランジスタのＶＴの相関関係を使
用しているので、量産時には両者の相関関係が変動して
しまいＶＴの測定誤差が生じ、結果として選別精度に劣
るという欠点があった。
更に、モニタパッドは他の機能パッドとは形状及び配置
が異っているため、機能パッドの測定用プローブカード
と兼用する事が出来ず、それとは別に７丁測定専用のプ
ローブカードを設ける必要があるという欠点があった。
が異っているため、機能パッドの測定用プローブカード
と兼用する事が出来ず、それとは別に７丁測定専用のプ
ローブカードを設ける必要があるという欠点があった。
本発明の目的は、ＩＣチップのＶＴ測定確度がよくかつ
一種類のプローブカードで同時に内部トランジスタとモ
ニタ用トランジスタの測定ができる集積回路を提供する
ことにある。
一種類のプローブカードで同時に内部トランジスタとモ
ニタ用トランジスタの測定ができる集積回路を提供する
ことにある。
本発明の集積回路は、プローブの探針群に接触して、チ
ップの内部トランジスタの電気特性を測定する機能パッ
ド及びモニタ用トランジスタのしきい値を測定するモニ
タパッドを有する集積回路において、前記モニタパッド
及び前記機能パッドが前記探針群の接触部に対応して方
形辺上に配置されて構成されている。
ップの内部トランジスタの電気特性を測定する機能パッ
ド及びモニタ用トランジスタのしきい値を測定するモニ
タパッドを有する集積回路において、前記モニタパッド
及び前記機能パッドが前記探針群の接触部に対応して方
形辺上に配置されて構成されている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図である。
ＩＣチップ６は、モニタ用トランジスタ１から表面配線
を介してＩＣチップの右辺に沿って機能パッド３と共に
直線状に配列されたモニタパッド２が、第２図のモニタ
パッド２．と異る点以外は従来のＩＣチップ６ａと同様
である。
を介してＩＣチップの右辺に沿って機能パッド３と共に
直線状に配列されたモニタパッド２が、第２図のモニタ
パッド２．と異る点以外は従来のＩＣチップ６ａと同様
である。
ＩＣチップ６の内部のモニタ用トランジスタ１の基本的
構成は従来のモニタ用トランジスタ１３と同様であるが
、モニタパッド及び配線パターンが異る。
構成は従来のモニタ用トランジスタ１３と同様であるが
、モニタパッド及び配線パターンが異る。
ここでモニタパッド２は機能パッド３と同一直線上に配
置されているので、モニタ用トランジスタ１のｖＴの測
定は機能・電気的特性の内部トランジスタの測定と同時
に行なうことができる。
置されているので、モニタ用トランジスタ１のｖＴの測
定は機能・電気的特性の内部トランジスタの測定と同時
に行なうことができる。
従って、本実施例によればモニタ用トランジスタと内部
トランジスタのＶ丁相関係数をとらずに済み、選別の精
度が向上する上に、選別工数を削減できる。
トランジスタのＶ丁相関係数をとらずに済み、選別の精
度が向上する上に、選別工数を削減できる。
更に、プローブカードが１枚で済み、費用を削減するこ
とができる。
とができる。
以上説明したように本発明は、モニタ用トランジスタの
パッドをＩＣチップの方形辺上に機能パッドと同一直線
上に配置することによって、Ｖ丁選別の精度を向上し、
かつ簡便で安価に選別を行なえるという効果がある。
パッドをＩＣチップの方形辺上に機能パッドと同一直線
上に配置することによって、Ｖ丁選別の精度を向上し、
かつ簡便で安価に選別を行なえるという効果がある。
乙ＩＣチッソ
第１図は本発明の一実施例の平面図、第２図は従来の集
積回路の一例の平面図である。 １・・・モニタ用トランジスタ、２・・・モニタパッド
、３・・・機能パッド、４・・・プローブカード、５・
・・探針。
積回路の一例の平面図である。 １・・・モニタ用トランジスタ、２・・・モニタパッド
、３・・・機能パッド、４・・・プローブカード、５・
・・探針。
Claims (1)
- プローブの探針群に接触して、チップの内部トランジ
スタの電気特性を測定する機能パッド及びモニタ用トラ
ンジスタのしきい値を測定するモニタパッドを有する集
積回路において、前記モニタパッド及び前記機能パッド
が前記探針群の接触部に対応して方形辺上に配置されて
いることを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220108A JPH0267744A (ja) | 1988-09-01 | 1988-09-01 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220108A JPH0267744A (ja) | 1988-09-01 | 1988-09-01 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267744A true JPH0267744A (ja) | 1990-03-07 |
Family
ID=16746037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220108A Pending JPH0267744A (ja) | 1988-09-01 | 1988-09-01 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0267744A (ja) |
-
1988
- 1988-09-01 JP JP63220108A patent/JPH0267744A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080111578A1 (en) | Device for Measurement and Analysis of Electrical Signals of an Integrated Circuit Component | |
| JP3726711B2 (ja) | 半導体装置 | |
| KR100399355B1 (ko) | 로컬 모니터 회로를 포함하는 반도체 집적 회로 | |
| GB1451295A (en) | Testing seminconductor devices | |
| JPH0267744A (ja) | 集積回路 | |
| US5658804A (en) | Method for measuring parasitic components of a field effect transistor and a semiconductor integrated circuit | |
| KR200145298Y1 (ko) | 탐침 확인용 패드(pad)가 내장된 반도체 칩 | |
| JPH065686A (ja) | 半導体集積回路装置 | |
| US7786724B1 (en) | Methods and apparatus for collecting process characterization data after first failure in a group of tested devices | |
| JPH04188643A (ja) | 半導体集積回路 | |
| JPH0136597B2 (ja) | ||
| JPH0666372B2 (ja) | 集積回路 | |
| JPS6235644A (ja) | 半導体装置 | |
| JPH0121562Y2 (ja) | ||
| JPS63234553A (ja) | 半導体集積回路装置 | |
| JPS6313341A (ja) | 半導体集積回路とその試験方法 | |
| JPH04288847A (ja) | 半導体試験装置 | |
| JPH0582652A (ja) | 半導体集積回路装置 | |
| JPH02159583A (ja) | 半導体集積回路 | |
| US20030107035A1 (en) | Semiconductor chip | |
| JPH05172896A (ja) | 半導体集積回路 | |
| KR20000051684A (ko) | 반도체 칩의 테스트 패턴 | |
| JPS5666053A (en) | Fixed probing card | |
| JPH0680708B2 (ja) | 半導体チツプの検査方法 | |
| JPH02251162A (ja) | 半導体集積回路 |