JPH02159766A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH02159766A JPH02159766A JP63315874A JP31587488A JPH02159766A JP H02159766 A JPH02159766 A JP H02159766A JP 63315874 A JP63315874 A JP 63315874A JP 31587488 A JP31587488 A JP 31587488A JP H02159766 A JPH02159766 A JP H02159766A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- stress
- gate insulating
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
液晶表示装置等の表示セル駆動に用いる薄膜トランジス
タに関し、 ゲート絶縁膜のクラック発生を防止することを目的とし
、 絶縁性基板上に、ゲート電極、ゲート絶縁膜。
タに関し、 ゲート絶縁膜のクラック発生を防止することを目的とし
、 絶縁性基板上に、ゲート電極、ゲート絶縁膜。
動作半導体層、ソース・ドレイン電極がその順に積層さ
れてなる薄膜トランジスタの、前記ゲート絶縁膜を、内
部応力の異なる少なくとも２種の絶縁膜を積層し、且つ
、各絶縁膜の応力と厚さの積が、ほぼ相殺し合う構成と
した。
れてなる薄膜トランジスタの、前記ゲート絶縁膜を、内
部応力の異なる少なくとも２種の絶縁膜を積層し、且つ
、各絶縁膜の応力と厚さの積が、ほぼ相殺し合う構成と
した。
本発明は液晶表示装置等の表示セル駆動に用いる薄膜ト
ランジスタに関する。
ランジスタに関する。
薄膜トランジスタを使用した液晶等のアクティブマトリ
クス型表示装置は、薄膜トランジスタがスイッチング素
子として働くため、各画素の電圧を正確に制御すること
ができ、大容量２階調表示に適した表示装置である。そ
こで昨今では、ポケッ）ＴＶの表示装置として既に商品
化されているのを始め、ＯＡ端末機器の表示装置を目指
して盛んな開発が行われている。
クス型表示装置は、薄膜トランジスタがスイッチング素
子として働くため、各画素の電圧を正確に制御すること
ができ、大容量２階調表示に適した表示装置である。そ
こで昨今では、ポケッ）ＴＶの表示装置として既に商品
化されているのを始め、ＯＡ端末機器の表示装置を目指
して盛んな開発が行われている。
ＯＡ端末機器の表示装置などのように、画面・す゛イズ
の大きい表示装置を実現するためには、画素数に応じて
多数の１−ランジスタを無欠陥で形成することが必要で
、これは必ずしも容易ではない。
の大きい表示装置を実現するためには、画素数に応じて
多数の１−ランジスタを無欠陥で形成することが必要で
、これは必ずしも容易ではない。
例えば、薄膜Ｉ−ランジスタの不良原因にゲート絶縁膜
にクラックが生じる問題がある。このクラックは、絶縁
性基板とゲー”ト絶縁膜との間で、熱膨張係数が異なる
ため生じるものであって、デー１−絶縁膜の成膜工程で
加熱され、膜形成後冷却された時、熱膨張係数の差によ
りゲート絶縁膜に内部応力、即ち、熱応力と材料固有の
真性応力が発生する。デー１〜絶縁膜の熱膨張係数が絶
縁性基板より大きいときはゲート絶縁膜内に圧縮応力が
、小さいときは引′張応力が生じ、この応力がある値を
越すとゲート絶縁膜にクラックが生じる。
にクラックが生じる問題がある。このクラックは、絶縁
性基板とゲー”ト絶縁膜との間で、熱膨張係数が異なる
ため生じるものであって、デー１−絶縁膜の成膜工程で
加熱され、膜形成後冷却された時、熱膨張係数の差によ
りゲート絶縁膜に内部応力、即ち、熱応力と材料固有の
真性応力が発生する。デー１〜絶縁膜の熱膨張係数が絶
縁性基板より大きいときはゲート絶縁膜内に圧縮応力が
、小さいときは引′張応力が生じ、この応力がある値を
越すとゲート絶縁膜にクラックが生じる。
そこでクランクの発生を防止するため、ゲート絶縁膜と
してかねてより内部応力の小さい絶縁膜が用いられてい
る。
してかねてより内部応力の小さい絶縁膜が用いられてい
る。
〔発明が解決しようとする課題〕
ところが、従来は製造方法の極側などにより、デー１〜
絶縁膜の内部応力を低くすることはできても、良好な絶
縁性が得られないなどの問題があり、低応力で絶縁性の
良好な膜が得られる成膜条件を見つけるのは難しかった
。
絶縁膜の内部応力を低くすることはできても、良好な絶
縁性が得られないなどの問題があり、低応力で絶縁性の
良好な膜が得られる成膜条件を見つけるのは難しかった
。
本発明は上記問題を解消して、他に悪影響を及ぼすこと
なしに、ゲート絶縁膜のクラック発生を防止することを
目的とする。
なしに、ゲート絶縁膜のクラック発生を防止することを
目的とする。
〔課題を解決するための手段］
本発明の構成および原理を第１図（ａ）、 （ｂ）によ
り説明する。
り説明する。
本発明は、第１図（ａ）に示す絶縁性基板１上に７トリ
クス状に配列された薄膜１−ランジスタのゲート絶縁膜
Ｇを、第２図（ｂ）に示すように複数の絶縁膜Ｇｉ
（但しｉ ＝１，２．・・・ｎ）の積層膜とし、且つ、
各絶縁膜Ｇ、の内部応力σ、と厚さｄ、の積の和か略Ｏ
となるよう構成した。
クス状に配列された薄膜１−ランジスタのゲート絶縁膜
Ｇを、第２図（ｂ）に示すように複数の絶縁膜Ｇｉ
（但しｉ ＝１，２．・・・ｎ）の積層膜とし、且つ、
各絶縁膜Ｇ、の内部応力σ、と厚さｄ、の積の和か略Ｏ
となるよう構成した。
なお同口において、２ばゲート電極、３は動作半導体層
で例えばアモルファスシリコン（ａ−３ｉ）層、４はコ
ンタクト層で例えばｎ”ａ−３ｉ層、５はソース・ドレ
イン電極である。
で例えばアモルファスシリコン（ａ−３ｉ）層、４はコ
ンタクト層で例えばｎ”ａ−３ｉ層、５はソース・ドレ
イン電極である。
ことにより、それぞれの絶縁膜Ｇ、の厚さが薄くなるた
め１、−側湾たりの膜応力も小さくなる。
め１、−側湾たりの膜応力も小さくなる。
上記ゲート絶縁膜Ｇを、内部応力が引張応力となる絶縁
膜と圧縮応力となる絶縁膜とを組合せて積層すると、引
張応力と圧縮応ツノとでは作用する方向が反対となるの
で、各絶縁膜Ｇ、の内部応力が相殺し合い、ゲート絶縁
膜Ｇ全体の合成された応力を小さくし、きわめて０に近
づけることができる。
膜と圧縮応力となる絶縁膜とを組合せて積層すると、引
張応力と圧縮応ツノとでは作用する方向が反対となるの
で、各絶縁膜Ｇ、の内部応力が相殺し合い、ゲート絶縁
膜Ｇ全体の合成された応力を小さくし、きわめて０に近
づけることができる。
即ち、ゲート絶縁膜Ｇ全体の応力σは、各絶縁膜Ｇ、の
内部応力σ、と厚さｄ、により下記０式によって表され
る。
内部応力σ、と厚さｄ、により下記０式によって表され
る。
従って、σ８とｄ、を組み合わせてσ、ｄ、の和を略０
とずれば、ゲート絶縁膜Ｇ全体の内部応力σを見掛け一
ト略０とするごとができる。
とずれば、ゲート絶縁膜Ｇ全体の内部応力σを見掛け一
ト略０とするごとができる。
しかもゲート絶縁膜Ｇをこのような構成とする〔実 施
例〕 第２図は本発明の一実施例構成説明図で、本実施例の薄
膜トランジスタを示している。第１図と同一部分は同一
符号を付して示しである。
例〕 第２図は本発明の一実施例構成説明図で、本実施例の薄
膜トランジスタを示している。第１図と同一部分は同一
符号を付して示しである。
本実施例ではゲート絶縁膜Ｇとして、ゲート電極２側に
ＳｉＯ□膜Ｇ１．動作半導体層であるａＳｉＳｉ側にＳ
ｉＮ膜Ｇ２を配設した。
ＳｉＯ□膜Ｇ１．動作半導体層であるａＳｉＳｉ側にＳ
ｉＮ膜Ｇ２を配設した。
この２つの膜の内部応力は、Ｓ ｒ ０．２膜Ｇ１は圧
縮応力で、その大きさは膜厚が２０００人の時凡そ一３
Ｘ１０９ｄｙｎ／ｃｍ２．５ｉＮＩＩＩＧｚは引張応力
で、その大きさは膜厚１０００人の時凡そ５Ｘ１０９ｄ
ｙｎ／ｃｍ２である。
縮応力で、その大きさは膜厚が２０００人の時凡そ一３
Ｘ１０９ｄｙｎ／ｃｍ２．５ｉＮＩＩＩＧｚは引張応力
で、その大きさは膜厚１０００人の時凡そ５Ｘ１０９ｄ
ｙｎ／ｃｍ２である。
このように組み合わせたことにより、ゲート絶縁膜Ｇの
内部応力σは、前述の０式において、Σσ、 ｄｔ
＝ （−３Ｘ１０９Ｘ２０００Ｘ１０−８）＋（５×１
０９×１０００×１Ｏ−８）−−−１×１０４ 従って、 σ−（−１ＸＩＯ’ ）／（３０００Ｘ１０−１１）−
（−１／３）Ｘｌ、０９ ｄｙｒｉ／ｃｍ２ときわめて
小さい圧縮応力が残るのみである。
内部応力σは、前述の０式において、Σσ、 ｄｔ
＝ （−３Ｘ１０９Ｘ２０００Ｘ１０−８）＋（５×１
０９×１０００×１Ｏ−８）−−−１×１０４ 従って、 σ−（−１ＸＩＯ’ ）／（３０００Ｘ１０−１１）−
（−１／３）Ｘｌ、０９ ｄｙｒｉ／ｃｍ２ときわめて
小さい圧縮応力が残るのみである。
このようにゲート絶縁膜２全体の内部応力を零に近い値
とした本実施例では、ゲート絶縁膜２にはクラックの発
生は見られなかった。
とした本実施例では、ゲート絶縁膜２にはクラックの発
生は見られなかった。
第３図は上記一実施例における５ｉｎ２膜ＧとＳｉＮ膜
Ｇ２の厚さを変え、且つ２つの膜の合計厚さ、即ら、ゲ
ー）［縁膜２の厚さを３０００人一定とした場合の、ゲ
ート絶縁膜２の内部応力σの変化を示す図である。
Ｇ２の厚さを変え、且つ２つの膜の合計厚さ、即ら、ゲ
ー）［縁膜２の厚さを３０００人一定とした場合の、ゲ
ート絶縁膜２の内部応力σの変化を示す図である。
同図に見られるように、５ｉＯｚ膜Ｇ１を厚くしていく
とごσは圧縮応力となり、５ｉＮＩＩＵＧ２を厚くして
い（とσは引張応力となって、」−記一実施例で用いた
ＳｉＯ□ＩＩＵＧ ＋ を約２０００人ＳｉＮ膜Ｇ２を
約１０００人という組合せの近辺で、σは最も小さくな
る。
とごσは圧縮応力となり、５ｉＮＩＩＵＧ２を厚くして
い（とσは引張応力となって、」−記一実施例で用いた
ＳｉＯ□ＩＩＵＧ ＋ を約２０００人ＳｉＮ膜Ｇ２を
約１０００人という組合せの近辺で、σは最も小さくな
る。
このように合計厚さが約３０００人となるように、５ｉ
Ｏｚ膜Ｃ，とＳｉＮ膜Ｇ２の厚さの組合せを変えた試料
について、薄膜トランジスタの耐圧不良の発生を調べた
ところ、第３図の斜線を施した範囲内では耐圧不良は発
生せず、斜線の外、即ち、５ｉ０２膜Ｇ、と５ｉＮ）Ｉ
！Ｇｚの厚さが、それぞれ凡そ９００Å以下、２２００
Å以上の範囲（図の△の領域）、及び凡そ２２００Å以
上２００Å以下の範囲（図のＢの領域）では耐圧不良が
発生する。
Ｏｚ膜Ｃ，とＳｉＮ膜Ｇ２の厚さの組合せを変えた試料
について、薄膜トランジスタの耐圧不良の発生を調べた
ところ、第３図の斜線を施した範囲内では耐圧不良は発
生せず、斜線の外、即ち、５ｉ０２膜Ｇ、と５ｉＮ）Ｉ
！Ｇｚの厚さが、それぞれ凡そ９００Å以下、２２００
Å以上の範囲（図の△の領域）、及び凡そ２２００Å以
上２００Å以下の範囲（図のＢの領域）では耐圧不良が
発生する。
クラックが生した場合には必ず耐圧が不良となるが、耐
圧不良はクラック以外の原因でも生しるので、耐圧が不
良であってもクランクがあるとは必ずしも言えないので
、上記試料の耐圧不良を顕微鏡で観察すると、その多く
にゲート絶縁膜のクラックが見られたことから、−上記
耐圧不良は主としてクランクにより生したものであると
判断できる。従って、耐圧不良の発生状況をもってクラ
ンクの発生状況を示す指標とすることができる。
圧不良はクラック以外の原因でも生しるので、耐圧が不
良であってもクランクがあるとは必ずしも言えないので
、上記試料の耐圧不良を顕微鏡で観察すると、その多く
にゲート絶縁膜のクラックが見られたことから、−上記
耐圧不良は主としてクランクにより生したものであると
判断できる。従って、耐圧不良の発生状況をもってクラ
ンクの発生状況を示す指標とすることができる。
第４図は一ト記試料のゲート絶縁膜Ｇの応力σに対する
耐圧不良の発生率を示す図であって、σが凡そ３Ｘ］０
’ ｄｙｎ／ｃｍ２以下（引張応力）ないし−２，５Ｘ
１０９ｄｙｎ／ｃｍ２以−ト（圧縮応力）の範囲では耐
圧不良は発生せず、これをはずれた領域で発生する。
耐圧不良の発生率を示す図であって、σが凡そ３Ｘ］０
’ ｄｙｎ／ｃｍ２以下（引張応力）ないし−２，５Ｘ
１０９ｄｙｎ／ｃｍ２以−ト（圧縮応力）の範囲では耐
圧不良は発生せず、これをはずれた領域で発生する。
以−ヒの如く本実施例では、ゲート絶縁膜Ｇの見掛はト
の応力が小さく、零に近くなり、しかもゲート絶縁膜Ｇ
を構成する各絶縁膜Ｇ、のそれぞれの厚さが薄くなるの
で、各絶縁膜Ｇ、−層当側湾の膜応力自体が小さくなる
ので、デー１〜絶縁膜Ｇにクランクが発生せず、薄膜１
−ランジスクの特性劣化がなく、信頬度並びに製造歩留
りを向上させることができる。
の応力が小さく、零に近くなり、しかもゲート絶縁膜Ｇ
を構成する各絶縁膜Ｇ、のそれぞれの厚さが薄くなるの
で、各絶縁膜Ｇ、−層当側湾の膜応力自体が小さくなる
ので、デー１〜絶縁膜Ｇにクランクが発生せず、薄膜１
−ランジスクの特性劣化がなく、信頬度並びに製造歩留
りを向上させることができる。
なお、本発明はト記−実施例によって限定されるもので
はなく、例えば、ゲート絶縁膜Ｇの合計厚さや、使用す
る絶縁膜Ｇ、のそれぞれの材質及び厚さ、或いは積層膜
数等は、種々選択し得るものである。
はなく、例えば、ゲート絶縁膜Ｇの合計厚さや、使用す
る絶縁膜Ｇ、のそれぞれの材質及び厚さ、或いは積層膜
数等は、種々選択し得るものである。
例えば、絶縁膜Ｇ、の材質として、−上記ＳｉＮおよび
ＳｉＯ□以外に、Ｔ ａ ０２等を用いることもできる
。
ＳｉＯ□以外に、Ｔ ａ ０２等を用いることもできる
。
また、クラックの発生を抑止できるゲート絶縁膜Ｇの見
掛は上の応力σの値は、上述の各絶縁膜Ｇ、の材質、そ
れぞれの厚さ、積層膜数、或いは全体の厚さ等によって
異なるので、ゲート絶縁膜Ｇの構成等によって最適な値
を選択すべきものである。
掛は上の応力σの値は、上述の各絶縁膜Ｇ、の材質、そ
れぞれの厚さ、積層膜数、或いは全体の厚さ等によって
異なるので、ゲート絶縁膜Ｇの構成等によって最適な値
を選択すべきものである。
以−ヒ説明した如く、本発明によれば、ゲート絶縁膜自
体の見かけヒの応力がきわめて小さくなるとともに、ゲ
ート絶縁膜を構成する各絶縁膜の一側湾たりの膜応力が
小さくなるので、ゲート絶縁膜にクラックが発生せず、
薄膜１〜ランジスタ特性の劣化を防止でき、信頼性およ
び製造歩留りが向−ヒする。
体の見かけヒの応力がきわめて小さくなるとともに、ゲ
ート絶縁膜を構成する各絶縁膜の一側湾たりの膜応力が
小さくなるので、ゲート絶縁膜にクラックが発生せず、
薄膜１〜ランジスタ特性の劣化を防止でき、信頼性およ
び製造歩留りが向−ヒする。
第１図は本発明の構成および原理説明図、第２図は本発
明の一実施例構成説明間、第３図はゲート絶縁膜の構成
と応力σの関係説明図、 第４図はゲート絶縁膜の応力と耐圧不良率の関係説明図
である。 図において、Ｇはゲート絶縁膜、Ｇ、は各絶縁膜、１は
絶縁性基板（ガラス基板）、２はゲート電極、３は動作
半導体層（ａ−３ｉ層）、５はソース・ドレイン電極を
示す。
明の一実施例構成説明間、第３図はゲート絶縁膜の構成
と応力σの関係説明図、 第４図はゲート絶縁膜の応力と耐圧不良率の関係説明図
である。 図において、Ｇはゲート絶縁膜、Ｇ、は各絶縁膜、１は
絶縁性基板（ガラス基板）、２はゲート電極、３は動作
半導体層（ａ−３ｉ層）、５はソース・ドレイン電極を
示す。
Claims (1)
- 【特許請求の範囲】 絶縁性基板（１）上に、ゲート電極（２）、ゲート絶縁
膜（Ｇ）、動作半導体層（３）、ソース・ドレイン電極
（５）がその順に積層されてなるトランジスタ構成にお
いて、 前記ゲート絶縁膜（Ｇ）を、内部応力の異なる少なくと
も２種の絶縁膜（Ｇ＿ｉ）を積層し、且つ各絶縁膜の応
力と厚さの積が、ほぼ相殺し合うよう構成したことを特
徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31587488A JP2718119B2 (ja) | 1988-12-13 | 1988-12-13 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31587488A JP2718119B2 (ja) | 1988-12-13 | 1988-12-13 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02159766A true JPH02159766A (ja) | 1990-06-19 |
| JP2718119B2 JP2718119B2 (ja) | 1998-02-25 |
Family
ID=18070635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31587488A Expired - Lifetime JP2718119B2 (ja) | 1988-12-13 | 1988-12-13 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718119B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324830A (ja) * | 1991-04-25 | 1992-11-13 | Sanyo Electric Co Ltd | 液晶表示装置 |
| WO2011124128A1 (zh) * | 2010-04-06 | 2011-10-13 | 北京京东方光电科技有限公司 | 阵列基板、液晶面板及其制造方法 |
| JP2012099847A (ja) * | 2012-01-13 | 2012-05-24 | Sony Corp | 薄膜トランジスタ基板の製造方法 |
-
1988
- 1988-12-13 JP JP31587488A patent/JP2718119B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324830A (ja) * | 1991-04-25 | 1992-11-13 | Sanyo Electric Co Ltd | 液晶表示装置 |
| WO2011124128A1 (zh) * | 2010-04-06 | 2011-10-13 | 北京京东方光电科技有限公司 | 阵列基板、液晶面板及其制造方法 |
| JP2012099847A (ja) * | 2012-01-13 | 2012-05-24 | Sony Corp | 薄膜トランジスタ基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2718119B2 (ja) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| JP4393662B2 (ja) | 液晶表示装置の作製方法 | |
| US7687325B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| US5191452A (en) | Active matrix liquid crystal display fabrication for grayscale | |
| JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100213402B1 (ko) | 전극배선재료 및 이를 이용한 전극배선기판 | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JP2003234355A (ja) | 半導体装置の作製方法 | |
| JP3300282B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JPH02211672A (ja) | 薄膜トランジスタ | |
| JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| JPH0764109A (ja) | 液晶表示装置 | |
| JP2002289861A (ja) | 半導体装置およびそれを用いた液晶表示装置 | |
| JP2718119B2 (ja) | 薄膜トランジスタ | |
| US20070290187A1 (en) | Repair structure and active device array substrate | |
| JPH0588199A (ja) | 液晶表示装置 | |
| JPH06222390A (ja) | 液晶表示装置 | |
| JPS62226668A (ja) | 薄膜トランジスタ | |
| JP2007065150A (ja) | 液晶表示装置 | |
| JPS596578A (ja) | 電界効果型トランジスタアレイ | |
| JP2661112B2 (ja) | 薄膜トランジスタ | |
| JPH0777695A (ja) | 液晶表示装置及びその製造方法 | |
| JP2768590B2 (ja) | アクティブマトリクス基板 | |
| JP3283919B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 12 |